Η αντιστοιχία των παραπάνω επαφών με αυτές του διπολικού τρανζίστορ είναι (προφανώς) η εξής: S E, D C, G B.

Σχετικά έγγραφα
Σε αντίθεση με τα διπολικά τρανζίστορ, που στηρίζουν τη λειτουργία τους σε δύο τύπους

Η αντιστοιχία των παραπάνω επαφών με αυτές του διπολικού τρανζίστορ είναι (προφανώς) η εξής: S E, D C, G B.

ΗΛΕΚΤΡΟΝΙΚΑ Ι. ΚΕΦΑΛΑΙΟ 4 Ο : FET (Τρανζίστορ επίδρασης πεδίου)

Άσκηση 7. Τρανζίστορ Επίδρασης Πεδίου Επαφής (JFET)

ΤΕΙ - ΧΑΛΚΙ ΑΣ 12. ΤΡΑΝΖΙΣΤΟΡ ΕΠΙ ΡΑΣΗΣ ΠΕ ΙΟΥ (FET) Tρανζίστορ στο οποίο το ρεύµα εξόδου ελέγχεται όχι από το ρεύµα αλλά από την τάση εισόδου.

ΑΝΑΛΟΓΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

Τα τρανζίστορ επίδρασης πεδίου (FET) Σπύρος Νικολαΐδης Αναπληρωτής Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

ΗΛΕΚΤΡΟΝΙΚΗ Ι. n channel. p channel JFET

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (7 η σειρά διαφανειών)

ΗΛΕΚΤΡΟΝΙΚΗ Ι ΤΡΑΝΖΙΣΤΟΡ ΕΠΙΔΡΑΣΗΣ ΠΕΔΙΟΥ. Eλεγχος εσωτερικού ηλεκτρικού πεδίου με την εφαρμογή εξωτερικού δυναμικού στην πύλη (gate, G).

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)

Ηλεκτρονική Μάθημα V Τρανζίστορ επίδρασης πεδίου. Καθηγητής Αντώνιος Γαστεράτος Τμήμα Μηχανικών Παραγωγής και Διοίκησης, Δ.Π.Θ.

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Άσκηση Transistors επίδραση Πεδίου (JFET)


Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Ενισχυτές με FET. Σπύρος Νικολαΐδης Καθηγητής Τομέας Ηλεκτρονικής & ΗΥ Τμήμα Φυσικής

ΤΡΑΝΖΙΣΤΟΡΣ 1. ΟΜΗ ΚΑΙ ΑΡΧΗ ΛΕΙΤΟΥΡΓΙΑΣ ΤΟΥ ΙΠΟΛΙΚΟΥ ΤΡΑΝΖΙΣΤΟΡ

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

ΤΡΑΝΖΙΣΤΟΡ ΕΠΙ ΡΑΣΗΣ ΠΕ ΙΟΥ (FET)

Πόλωση των Τρανζίστορ

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 3

του διπολικού τρανζίστορ

Ηλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

«Αναθεώρηση των FET Transistor»

Κεφάλαιο 3. Λογικές Πύλες

Άσκηση 10 Στοιχεία ηλεκτρονικής τεχνολογίας

Χαρακτηρισμός (VCVS) (VCIS) Μετατροπέας ρεύματος σε τάση (ICVS)

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Άσκηση 5. Τρανζίστορ Διπολικής Επαφής σε συνδεσμολογία Κοινής Βάσης

ΗΛΕΚΤΡΟΝΙΚΗ Ι. 1. Ημιαγωγική γ δίοδος Ένωση pn 2. Τρανζίστορ FET

Πρόβλημα Υπολογίστε τα: VG, VGSQ, VDS, IDQ, IB, IE, IE, VC, VCE και VDS.

ΑΣΠΑΙΤΕ / Τμήμα Εκπαιδευτικών Ηλεκτρολόγων Μηχανικών & Εκπαιδευτικών Ηλεκτρονικών Μηχανικών

Τρανζίστορ διπολικής επαφής (BJT)

Περιοχή φορτίων χώρου

2. ΔΙΠΟΛΙΚΟ ΤΡΑΝΖΙΣΤΟΡ (BIPOLAR JUNCTION TRANSISTOR BJT) και ΣΥΝΑΦΗ ΕΝΙΣΧΥΤΙΚΑ ΚΥΚΛΩΜΑΤΑ 1,2

Ερωτήσεις θεωρίας Σημειώσεις στο τρανζίστορ MOSFET

Βασικές αρχές ηµιαγωγών και τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

Περιοχή φορτίων χώρου

Χαρακτηρισμός (VCVS) (VCIS) Μετατροπέας ρεύματος σε τάση (ICVS)

ΚΕΦΑΛΑΙΟ 6. Σχ.6.1. Απλή συνδεσµολογία καθρέπτη ρεύµατος.

ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 4

ΠΕΡΙΕΧΟΜΕΝΑ 1 ΗΜΙΑΓΩΓΙΚΗ ΙΟ ΟΣ 1

Ηλεκτρονική. Ενότητα: 4 Διπολικά Τρανζίστορ (BJT) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΗΣ

2 η ενότητα ΤΑ ΤΡΑΝΖΙΣΤΟΡ ΣΤΙΣ ΥΨΗΛΕΣ ΣΥΧΝΟΤΗΤΕΣ

4. ΕΝΙΣΧΥΤΕΣ ΙΣΧΥΟΣ (ΜΕ ΔΙΠΟΛΙΚΑ ΤΡΑΝΖΙΣΤΟΡ) 1

2.9 ΚΥΚΛΩΜΑΤΑ ΠΕΡΙΟΡΙΣΤΩΝ Τρανζίστορ Διπολικής Επαφής (BJT) ΚΕΦΑΛΑΙΟ 3: ΤΡΑΝΖΙΣΤΟΡ ΔΙΠΟΛΙΚΗΣ ΕΠΑΦΗΣ (BJT)...131

Περιοχή φορτίων χώρου

Τρανζίστορ Φαινοµένου Πεδίου Ι

ΗΛΕΚΤΡΟΛΟΓΙΑ ΤΕΧΝΟΛΟΓΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ

Πόλωση τάξης ΑΒ με χρήση διαιρέτη τάσης

Ηλεκτρονική. Ενότητα 6: Η AC λειτουργία του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΜΑΘΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΑΡΑΓΩΓΗΣ ΚΑΙ ΔΙΟΙΚΗΣΗΣ

ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 9

ΠΕΡΙΕΧΟΜΕΝΑ ΜΕΡΟΣ ΠΡΩΤΟ ΘΕΩΡΙΑ

Τρανζίστορ FET Επαφής

Λογική Τρανζίστορ-Τρανζίστορ. Διάλεξη 3

Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης ΗΛΕΚΤΡΟΝΙΚΗ Ι. Ασκήσεις. Χατζόπουλος Αλκιβιάδης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχ. Υπολογιστών Α.Π.Θ.

Ηλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

Υ60 Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων 8: Διπολικά Τρανζίστορ

R 1. Σχ. (1) Σχ. (2)

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

PWM (Pulse Width Modulation) Διαμόρφωση εύρους παλμών

ΘΕΜΑ : ΒΑΣΙΚΕΣ ΣΥΝΔΕΣΜΟΛΟΓΙΕΣ ΤΕΛΕΣΤΙΚΟΥ ΕΝΙΣΧΥΤΗ. ΔΙΑΡΚΕΙΑ: 1περίοδος

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΤΙ ΕΙΝΑΙ Η ΗΛΕΚΤΡΟΝΙΚΗ;

Υ60 Σχεδίαση Αναλογικών Ολοκληρωμένων Κυκλωμάτων 12: Καθρέφτες Ρεύματος και Ενισχυτές με MOSFETs

4 η ΕΝΟΤΗΤΑ. Το MOSFET

«Ενισχυτές ενός τρανζίστορ και πολλών τρανζίστορ»

ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΩΝ ΜΗΧΑΝΙΚΩΝ

Ηλεκτρονική. Ενότητα 4: Διπολικά Τρανζίστορ (BJT) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

ΓΡΑΠΤΕΣ ΠΡΟΑΓΩΓΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΜΑΪΟΥ/ΙΟΥΝΙΟΥ 2014

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ & ΣΥΣΤΗΜΑΤΩΝ

ΗΛΕΚΤΡΟΝΙΚΑ Ι. Ενότητα 4: Ενισχυτής κοινού εκπομπού. Επ. Καθηγητής Γαύρος Κωνσταντίνος ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΤΕ

ΑΝΑΛΟΓΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

ΑΝΑΛΟΓΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

ΘΕΜΑ 1 ο (3 μονάδες):

Λογικά Κυκλώματα CMOS. Διάλεξη 5

Διπολικά τρανζίστορ (BJT)

Άσκηση 1 ΛΥΣΗ. Το Q Στη χαρακτηριστική αντιστοιχεί σε ρεύµα βάσης 35 (Fig.2). Η πτώση τάσης πάνω στην : Στο Q έχω

ΔΙΔΑΣΚΩΝ: Δρ. Στυλιανός Τσίτσος

Ηλεκτρονική. Ενότητα 7: Βασικές τοπολογίες ενισχυτών μιας βαθμίδας με διπολικά τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

1.1 Θεωρητική εισαγωγή

ΗΥ335: Προχωρημένη Ηλεκτρονική. «Βαθμίδες Εξόδου» Φώτης Πλέσσας UTH ΤHMMY

Ηλεκτρονική. Ενότητα 9: Τρανζίστορ Επίδρασης Πεδίου (FET) Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

3. ίοδος-κυκλώµατα ιόδων - Ι.Σ. ΧΑΛΚΙΑ ΗΣ διαφάνεια 1. Kρυσταλλοδίοδος ή δίοδος επαφής. ίοδος: συνδυασµός ηµιαγωγών τύπου Ρ και Ν ΤΕΙ ΧΑΛΚΙ ΑΣ

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

Ηλεκτρονικά Ισχύος. ίοδος

Διαφορικοί Ενισχυτές

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

Άσκηση 8. Θυρίστορ. Στόχος. Εισαγωγή. 1) Θυρίστορ. 2) Δίοδος Shockley ΤΕΙ ΔΥΤΙΚΗΣ ΕΛΛΑΔΑΣ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ Τ.Ε. ΗΛΕΚΤΡΟΝΙΚΑ Ι (ΕΡ)

ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 1

Transcript:

3. ΤΡΑΝΖΙΣΤΟΡ ΕΓΚΑΡΣΙΟΥ ΠΕΔΙΟΥ (Field Effect Transistor FET) 3.1. Γενικά Σε αντίθεση με τα διπολικά τρανζίστορ, που στηρίζουν τη λειτουργία τους σε δύο τύπους φορέων (ηλεκτρόνια και οπές), τα τρανζίστορ εγκαρσίου πεδίου (FET) στηρίζουν τη λειτουργία τους σε έναν τύπο φορέα (ηλεκτρόνια ή οπές). Ανάλογα με τη δομή τους, οι βασικοί τύποι FET είναι οι παρακάτω: Τo FET επαφής (Junction FET ή JFET). Τo FET με ημιαγώγιμο οξείδιο μετάλλου (Metal-Oxide emiconductor FET ή MOFET). Ανάλογα με το αν ο φορείς που δημιουργούν το ρεύμα είναι ηλεκτρόνια (σε ημιαγωγό τύπου n) ή οπές (σε ημιαγωγό τύπου p), τα FET χαρακτηρίζονται ως n-fet ή p-fet και n-mofet ή p-mofet. Ένα FET, ανεξάρτητα από τη δομή του, έχει τρεις (3) επαφές: Την πηγή (ource ή ) η οποία παρέχει τους ηλεκτρικούς φορείς (ηλεκτρόνια ή οπές). Τον απαγωγό (Drain ή D) ο οποίος υποδέχεται τους ηλεκτρικούς φορείς (ηλεκτρόνια ή οπές). Την πύλη (Gate ή G) μέσω της οποίας ελέγχεται η λειτουργία του FET. Η αντιστοιχία των παραπάνω επαφών με αυτές του διπολικού τρανζίστορ είναι (προφανώς) η εξής: E, D C, G B. Από την άλλη πλευρά, μεταξύ των διπολικών τρανζίστορ και των FET, υπάρχουν οι παρακάτω διαφορές: Σε αντίθεση με τα διπολικά τρανζίστορ που στηρίζουν τη λειτουργία τους σε δύο τύπους φορέων (ηλεκτρόνια και οπές) τα τρανζίστορ εγκαρσίου πεδίου (FET) στηρίζουν τη λειτουργία τους σε έναν τύπο φορέα (ηλεκτρόνια ή οπές). Λόγω του παραπάνω γεγονότος, τα FET είναι πολύ πιο «γρήγορα» ως διατάξεις και μπορούν να χρησιμοποιηθούν σε υψηλότερες συχνότητες από ότι τα διπολικά τρανζίστορ. Τα FET είναι στοιχεία «ελεγχόμενα από τάση» (την τάση της πύλης) ενώ τα διπολικά τρανζίστορ είναι «ελεγχόμενα από ρεύμα» (το ρεύμα της βάσης). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.1

Στα διπολικά τρανζίστορ, η λειτουργία στην ενεργό περιοχή προϋποθέτει ορθή πόλωση στη δίοδο βάσης-εκπομπού και ανάστροφη πόλωση στη δίοδο βάσηςσυλλέκτη. Αντίθετα, στα FET, οι αντίστοιχες δίοδοι (πύλης-πηγής και πύληςαπαγωγού) μπορεί να είναι, και οι δύο, ανάστροφα πολωμένες. 3.2. FET επαφής (Junction FET JFET) 1 3.2.1. Δομή και χαρακτηριστικές (εξόδου και μεταφοράς) Στα JFET, η πηγή () παρέχει ηλεκτρόνια, τα οποία, αφού περάσουν μέσα από το κανάλι που σχηματίζουν οι περιοχές p, συλλέγονται από τον απαγωγό (D). Στις περισσότερες εφαρμογές οι δύο περιοχές p είναι εσωτερικά συνδεδεμένες και βρίσκονται στο ίδιο ηλεκτρικό δυναμικό (JFET απλής πύλης). Η λειτουργία της διάταξης ελέγχεται από την πύλη (G). Λόγω του ότι η πύλη G είναι ανάστροφα πολωμένη, το ρεύμα πύλης I G είναι πολύ μικρό (της τάξης των na). Έτσι, επειδή Ι = I G +I D, ισχύει ότι I I D. Όπως φαίνεται και από τη χαρακτηριστική εξόδου, το ρεύμα απαγωγού I D (δηλαδή το ρεύμα μεταξύ πηγής και απαγωγού) αρχικά (και μέχρι μια τάση V D = V P που χαρακτηρίζεται ως τάση συμπίεσης) αυξάνει ανάλογα με την τάση V D (ωμική περιοχή) ενώ, στη συνέχεια, σταθεροποιείται (ενεργός περιοχή). Επιπλέον, η μέγιστη τιμή του ρεύματος Ι D παρατηρείται όταν η πύλη είναι βραχυκυκλωμένη (I D,max = I D όταν V G = 0). 2,3 Τέλος, για (αρνητική) τάση V G = V G,off = V P, οι περιοχές φορτίων χώρου στις επαφές p-n αρχίζουν να εφάπτονται, το κανάλι διέλευσης φορέων κλείνει και το FET αποκόπτεται. Συνοπτικά, ισχύει ότι V D V P (ωμική περιοχή το JFET συμπεριφέρεται ως ωμική αντίσταση D = Ι V D > V P (ενεργός περιοχή το JFET συμπεριφέρεται ως πηγή ρεύματος). V P ). D 1 Η ανάλυση που ακολουθεί αφορά τα n-fet (η πύλη G εφάπτεται σε περιοχή τύπου p εμβαπτισμένη σε ημιαγωγό τύπου n). 2 Επειδή το JFET λειτουργεί ακόμη και όταν είναι V G = 0, χαρακτηρίζεται ως διάταξη κανονικά on. 3 Ο συμβολισμός Ι D δηλώνει το ρεύμα με συμβατική φορά από τον απαγωγό (D) προς την πηγή () με βραχυκυκλωμένη (hort-circuited) πύλη. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.2

Η χαρακτηριστική μεταφοράς δίνεται από την εξίσωση V I D = I D 1 V G G,off 2 D G n V DD V GG p p Κανάλι διέλευσης φορέων (e) I D I D V G = 0 (βραχυκυκλωμένη πύλη) I D /I D Ωμική περιοχή (V D V P ) V G = 1 V Ενεργός περιοχή (V D > V P ) V G = V G,off = V P V G /V G,off V P V D Παραπομπές Α.P. Malvino, Ηλεκτρονική, ενότητες 11.1 11.3 (και λυμένα παραδείγματα). Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 12.1. 3.2.2. Τεχνικές πόλωσης Οι κυριότερες τεχνικές πόλωσης των JFET είναι οι παρακάτω: Πόλωση στην ωμική περιοχή (το JFET συμπεριφέρεται ως ωμική αντίσταση) Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.3

Άμεση πόλωση πύλης: Εφαρμόζεται εξωτερική τάση V GG στην πύλη G (το σχετικό κύκλωμα έχει 2 πηγές, τη V GG και τη V DD ). Η συγκεκριμένη τεχνική πόλωσης (αντίστοιχη της πόλωσης βάσης των διπολικών τρανζίστορ) δεν μπορεί να διασφαλίσει σταθερό και ελεγχόμενο σημείο ηρεμίας (σταθερό ρεύμα I D βλ. γραφική παράσταση που ακολουθεί) και, γι αυτό, χρησιμοποιείται για την πόλωση στην ωμική περιοχή. Στο κύκλωμα με άμεση πόλωσης πηγής (βλ. σχήμα αμέσως παρακάτω) ισχύει ότι V DD V D = V DD I D D, άρα στον κόρο (όπου V D 0) είναι I D,AT =. Για την καλύτερη λειτουργία της μεταγωγικής διάταξης, δημιουργείται κατάσταση «σκληρού κόρου» μέσω κατάλληλης επιλογής των V DD, D (ώστε να ισχύει ότι I D,AT << I D ). D Πόλωση στην ενεργό περιοχή (το JFET συμπεριφέρεται ως πηγή ρεύματος) Αυτοπόλωση πηγής: Δεν εφαρμόζεται τάση στην πύλη (V G 0) οπότε VG V G = V G V 0 V = I I D I I D = Αν και το σημείο ηρεμίας συνεχίζει να είναι ασταθές, εν τούτοις η διακύμανσή του είναι μικρότερη από ότι στην άμεση πόλωση πύλης. Συνήθως, επιλέγεται αντίσταση VP V = D = η οποία διασφαλίζει ότι η ευθεία G 1 ID = (με κλίση ) είναι Ι D η διχοτόμος της ορθής γωνίας μεταξύ των αξόνων V G και I D (οπότε το σημείο ηρεμίας Q παρουσιάζει τη μικρότερη δυνατή διακύμανση.) Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.4

Πόλωση με διαιρέτη τάσης: Εφαρμόζεται με τρόπο παρόμοιο με την VDB για τα διπολικά τρανζίστορ. Ισχύει ότι 2 V V G = V DD, V = V G V G, I I D = 1 2 Ωστόσο, η συγκεκριμένη τεχνική είναι λιγότερο αποτελεσματική από ότι για τα διπολικά τρανζίστορ, λόγω της μεγάλης διακύμανσης της τάσης V G η οποία, με τη σειρά της, προκαλεί διακύμανση στο ρεύμα Ι (άρα και στο I D ) 4. Γενικά, επιλέγεται V G >> V G ώστε η η διακύμανση αυτή να περιορίζεται. Πόλωση πηγής με διπλή τροφοδοσία: Εκτός από την εξωτερική τάση V DD στον απαγωγό D, εφαρμόζεται εξωτερική τάση V και στην πηγή. Ισχύει ότι 4 Λόγω της ανάστροφης πόλωσης της διόδου πύλης-πηγής, η V G δεν μπορεί να έχει «προβλέψιμη» (και σχετικά μικρή) τιμή. Υπενθυμίζεται ότι, στα διπολικά τρανζίστορ, το γεγονός ότι V BE 0,7V, οφειλόταν στην ορθή πόλωση της διόδου βάσης-εκπομπού. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.5

V V G = I I D I I D = Δεδομένου ότι η V δεν μπορεί να είναι πολύ μεγαλύτερη από τη V G, η συγκεκριμένη τεχνική δεν είναι κατάλληλη για διατάξεις ενισχυτών, λόγω της μεγάλης διακύμανσης της τάσης V G. V - V G Πόλωση με πηγή ρεύματος: Στο σχετικό κύκλωμα, το ρεύμα I D παρέχεται από το συλλέκτη διπολικού τρανζίστορ (I D = I C ) οπότε διατηρείται σταθερό. Είναι η μόνη τεχνική πόλωσης που εξασφαλίζει σταθερό ρεύμα I D, ανεξάρτητο της τάσης V G. Παραπομπές Α.P. Malvino, Ηλεκτρονική, ενότητες 11.4 11.5 (και λυμένα παραδείγματα) Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 12.2 12.5 (και λυμένα παραδείγματα) Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.6

3.2.3. Χρήση των JFET σε κυκλώματα ενισχυτών Μοντέλο AC για το JFET H διαγωγιμότητα g m του JFET προκύπτει με βάση τον ορισμό g m = di dv D G = 2I V D G,off V 1 V G G,of f V = g mo G 1 VG, off Ένα προσεγγιστικό, αλλά αρκετά αξιόπιστο, μοντέλο AC για το JFET φαίνεται αμέσως παρακάτω 5 : G D G i d = g m.v gs v gs 5 Το γεγονός ότι η πηγή ρεύματος στην έξοδο του μοντέλου, δίνεται από τον τύπο i d = g m v gs είναι δηλωτικό του γεγονότος ότι το ρεύμα εξόδου i d «ελέγχεται» από την τάση v gs της πύλης. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.7

Ενισχυτής κοινής πηγής (C) V DD D C 2 π C 1 1 v in (t) v π (t) ~ 2 L v out (t) C 3 π v gs (t) G g m.v gs 1 // 2 v π (t) ~ D // L v out (t) z in,stage Τάση εισόδου: v in = v π π z in,stage z in,stage = v gs Αντίσταση εισόδου συνολική: z in,stage = 1 // 2 // G 1 // 2 ( 1 // 2 << G ) Τάση εξόδου: v out = g m.v gs.( D // L ) Κέρδος τάσης: Α v = v v out in v v out = g m.( D // L ) gs Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.8

Ενισχυτής κοινού απαγωγού (CD) ή ακόλουθος πηγής V DD D C 2 π C 1 1 v in (t) v π (t) ~ 2 L v out π v gs (t) v π (t) ~ 1 // 2 G g m.v gs z in,stage // L v out Τάση εισόδου: v in = v π π z in,stage z in,stage = v gs + g m.v gs.( // L ) Αντίσταση εισόδου συνολική: z in,stage = 1 // 2 // G 1 // 2 ( 1 // 2 << G ) Τάση εξόδου: v out = g m.v gs.( // L ) Κέρδος τάσης: Α v = v v out in g m.v gs.( // L ) = v g.v.( // ) gs m gs L g m 1 g ( m ( // L // ) L ) Παραπομπές Α.P. Malvino, Ηλεκτρονική, ενότητες 11.6 11.7 (και λυμένα παραδείγματα). Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 12.6 12.7 (και λυμένα παραδείγματα). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.9

3.2.4. Χρήση των JFET σε κυκλώματα μεταγωγής Ένα κύκλωμα μεταγωγής με JFET φαίνεται στο σχήμα που ακολουθεί (στο δεξί σχήμα, φαίνεται το ισοδύναμο κύκλωμα). Όταν V G < 0 V (με τιμή κοντά στην V P ) το JFET είναι σε αποκοπή (ο διακόπτης του ισοδύναμου κυκλώματος ανοίγει) οπότε v out v in (ο μεταγωγέας σε κατάσταση ΟΝ). Αντίθετα, όταν V G = 0 V, το JFET λειτουργεί στην ωμική περιοχή (με ισοδύναμη αντίσταση D ), ο διακόπτης του ισοδύναμου κυκλώματος κλείνει, οπότε ο διαιρέτης τάσης που D δημιουργείται δίνει v out v in 0 (έχει επιλεγεί D >> D ) και ο μεταγωγέας μεταβαίνει σε κατάσταση OFF. D D Παραπομπές Α.P. Malvino, Ηλεκτρονική, ενότητες 11.8 (και λυμένα παραδείγματα 11.17, 11.18). Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 12.8. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.10

3.3. FET με ημιαγώγιμο οξείδιο μετάλλου (MOFET) 6 3.3.1. Δομή και χαρακτηριστικές Η λειτουργία των MOFET στηρίζεται στη διέλευση ηλεκτρονίων μέσα από το λεπτό κανάλι που σχηματίζεται μεταξύ της ημιγώγιμης περιοχής τύπου p (που ονομάζεται «υπόστρωμα») και του στρώματος του io 2. Με κριτήριο τη δομή τους, τα MOFET (ανεξάρτητα από το αν είναι n-mofet ή p- MOFET), κατηγοριοποιούνται σε δύο (2) τύπους: Τα MOFET τύπου αραίωσης (Depletion-mode MOFET ή D-MOFET). Στο συγκεκριμένο τύπο MOFET, η διέλευση των ηλεκτρονίων γίνεται μέσω του καναλιού που σχηματίζεται μεταξύ του υποστρώματος (του ημιαγωγού τύπου p) και του io 2. Στα D-MOFET, η δίοδος πύλης-πηγής μπορεί να είναι πολωμένη είτε ανάστροφα (V G < 0, λειτουργία αραίωσης) είτε με μηδενική πόλωση (V G = 0, λειτουργία μηδενικής πόλωσης) είτε ορθά (V G > 0, λειτουργία πύκνωσης) 7. Πλέον, τα MOFET τύπου αραίωσης χρησιμοποιούνται ελάχιστα έως καθόλου. Τα MOFET τύπου πύκνωσης (Enhancement-mode MOFET ή E-MOFET). Στο συγκεκριμένο τύπο MOFET, το υπόστρωμα (ημιαγωγός τύπου p) καταλαμβάνει όλο το «πλάτος» του MOFET απομονώνοντας τις δύο περιοχές τύπου n. Ωστόσο, η διέλευση ηλεκτρονίων είναι εφικτή και πραγματοποιείται «εφαπτομενικά» προς το στρώμα του io 2. Προϋπόθεση για τη λειτουργία του Ε-MOFET είναι η δίοδος πύλης-πηγής να πολώνεται ορθά και να είναι υψηλότερη από μια τάση κατωφλίου (V G > V G,th > 0), άρα τα E-ΜOFET λειτουργούν μόνο με πύκνωση 8,9. Τα E- MOFET αποτελούν τη βάση για τα ολοκληρωμένα κυκλώματα που χρησιμοποιούνται στους σύγχρονους υπολογιστές. 6 Η ανάλυση που ακολουθεί αφορά τα n-mofet(η περιοχή τύπου p που ονομάζεται «υπόστρωμα» είναι εμβαπτισμένη σε ημιαγωγό τύπου n). 7 Επειδή το MOFET αραίωσης (D-MOFET) μπορεί να λειτουργεί με V G = 0, χαρακτηρίζεται ως διάταξη κανονικά on. 8 Αυτός είναι και ο λόγος που το MOFET πύκνωσης (E-MOFET) χαρακτηρίζεται ως διάταξη κανονικά off (αποκόπτεται όταν V G = 0). 9 Επισημαίνεται η σημασία των όρων «αραίωση» και «πύκνωση» είναι διαφορετική όταν χαρακτηρίζουν την κατάσταση λειτουργίας από όταν χαρακτηρίζουν το ίδιο το MOFET. Έτσι, η «λειτουργία αραίωσης» αντιστοιχεί σε λειτουργία με V G < 0 ενώ η «λειτουργία πύκνωσης» σε λειτουργία με V G > V G,threshold > 0. Από την άλλη πλευρά, τα MOFET αραίωσης (D-MOFET) μπορούν να λειτουργήσουν σε κατάσταση είτε αραίωσης (V G < 0) είτε πύκνωσης (V G > 0) ενώ το MOFET πύκνωσης (Ε-MOFET) λειτουργεί μόνο σε κατάσταση πύκνωσης (V G > V G,threshold > 0). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.11

Στρώμα io 2 D Στρώμα io 2 D G n V DD G n V DD p p V GG V GG D-MOFET (αραίωσης) V G < 0 (λειτουργία αραίωσης) V G = 0 (μηδενική πόλωση) V G > 0 (λειτουργία πύκνωσης) Κανάλι διέλευσης φορέων (e) Κανάλι διέλευσης φορέων (e) Ε-MOFET (πύκνωσης) V G > 0 (λειτουργία πύκνωσης, μόνο) Παραπομπές Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 13.113.2. Α.P. Malvino, Ηλεκτρονική, ενότητες 12.1 12.2 (και λυμένα παραδείγματα). 3.3.2. MOFET τύπου πύκνωσης (Ε-MOFET) Τεχνικές πόλωσης Από τις τεχνικές πόλωσης που περιγράφηκαν για το JFET (ενότητα 3.2.2), η αυτοπόλωση και η πόλωση με πηγή ρεύματος δημιουργούν αρνητική τάση V G (V G < 0) δηλαδή λειτουργία αραίωσης, που δεν μπορεί να υποστηριχθεί από το MOFET πύκνωσης. Για το λόγο αυτόν, τα κυκλώματα με MOFET τύπου πύκνωσης χρησιμοποιούν, κυρίως, την άμεση πόλωση πύλης (πόλωση στην ωμική περιοχή) και την πόλωση με διαιρέτη τάσης (πόλωση στην ενεργό περιοχή). Χαρακτηριστικές (εξόδου και μεταφοράς) Στα Ε-MOFET η δίοδος πύλης-πηγής πολώνεται ορθά και, μάλιστα, προκειμένου να υπάρχει ρεύμα μεταξύ πηγής και απαγωγού, η τάση πύλης-πηγής V G θα πρέπει να υπερβαίνει μια τάση κατωφλίου (V G > V G,threshold > 0). Αυτό φαίνεται τόσο στη Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.12

χαρακτηριστική εξόδου (όπου I D 0, για V G = V G,threshold ) όσο και στη χαρακτηριστική μεταφοράς (όπου το ρεύμα I D αρχίζει να δημιουργείται μόνον όταν η V G υπερβεί την τιμή V G,threshold ). Από τη χαρακτηριστική μεταφοράς, προκύπτει ότι το ρεύμα I D δεν μπορεί να υπερβεί μια τιμή κόρου I D,sat, η οποία, όπως προκύπτει από το κύκλωμα του σχήματος (λαμβανομένου υπόψη ότι, στον κόρο, οι πόλοι D και είναι, σχεδόν, βραχυκυκλωμένοι, άρα V D 0) είναι ίση με VDD ID,sat ( 10 ) I D D V G = +15 V V G = +10 V V G = +5 V V G = V G,threshold I D V D V DD I D,A Ωμική περιοχή D Ενεργός περιοχή V G = V G,threshold V G = V G,on V G Όταν το MOFET χρησιμοπoιείται για μεταγωγική λειτουργία (ON-OFF), πολώνεται στην ωμική περιοχή (όπου ισοδυναμεί με με μια μικρή αντίσταση D,on ) και, ουσιαστικά, μεταβαίνει από την κατάσταση αποκοπής (OFF) στην κατάσταση κόρου (ON) και αντίστροφα. Η κατάσταση αποκοπής (OFF) υλοποιείται με V G = V G,threshold (τάση LOW, για την οποία I D 0). Από την άλλη πλευρά, η κατάσταση κόρου (OΝ) 10 Δεδομένου ότι V D = V DD I D D και ότι, στον κόρο, V D 0. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.13

υλοποιείται με V G = V G,on (οπότε I D = I D,on ) όπου V G,on ( HIGH ) μια τάση αρκετά μεγαλύτερη από την V G,threshold. H επίτευξη κόρου (ΟΝ) στο MOFET διασφαλίζεται όταν ικανοποιείται η συνθήκη I D,AT < I D,on με V G = V G,on. δηλαδή, όταν (στην κατάσταση V G = V G,on ) το ρεύμα I D,on έχει τιμή που υπερβαίνει το VDD ρεύμα κόρου I D,AT (όπως αυτό δίνεται από τη σχέση ID,AT ). D Χρήση Ε-MOFET σε ψηφιακά κυκλώματα Βασική αρχή υλοποίηση πύλης NOT Στα E-MOFET, η τάση εξόδου v out είναι θετική ( high ) ή μηδενική ( low ) όταν η τάση εισόδου v in (ουσιαστικά, η v gs ) είναι μηδενική ( low ) ή θετική (> V G,th high ) αντίστοιχα. Συγκεκριμένα: v in v gs = 0 ( low ) MOFET δεν άγει v out = V DD ( high ) v in v gs > V G,th ( high ) MOFET άγει v out 0 ( low ) Το γεγονός αυτό καθιστά το Ε-MOFET κατάλληλο για την υλοποίηση πύλης ΝΟΤ. V DD D v out v in Μια βελτιωμένη σχεδίαση της πύλης NOT περιλαμβάνει δύο (2) συμπληρωματικά E- MOFET (complementary E-MOFET ή CMO), από τα οποία το ένα είναι τύπου p και το άλλο τύπου n. Έτσι, στο κύκλωμα που ακολουθεί, όταν η τάση εισόδου v in (ουσιαστικά, η v gs ) είναι μηδενική ( low ), το άνω MOFET (τύπου p) άγει (και το κάτω αποκόπτεται) οπότε v out = V DD ( high ). Αντίθετα, όταν η τάση εισόδου v in (δηλαδή, η v gs ) είναι θετική και > V G,th ( high ), το άνω MOFET αποκόπτεται (και το κάτω MOFET, τύπου n, άγει) οπότε v out 0 ( low ). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.14

V DD p-mofet v in v out n-mofet Γενίκευση υλοποίηση λογικών πυλών με CMO Γενίκευση του ανωτέρω αναστροφέα (πύλη ΝΟΤ) αποτελεί το κύκλωμα CMO που φαίνεται παρακάτω: Το PUN (Pull-Up Network) θα άγει (θα βραχυκυκλώνεται) για όλους τους συνδυασμούς (Α, B, C) που απαιτούν Υ V DD ( high ) 11. Τα PUNs υλοποιούνται με P-MOFET. Το PDN (Pull-Down Network) θα άγει (θα βραχυκυκλώνεται) για όλους τους συνδυασμούς (Α, B, C) που απαιτούν Υ 0 ( low ) 12. Τα PDNs υλοποιούνται με N-MOFET. 11 12 Με άλλα λόγια, το PUN ( pull-up network ) «τραβάει» την τάση Υ «προς τα πάνω» (Υ = V DD ). Δηλαδή, το PDN ( pull-down network ) «τραβάει» την τάση Υ «προς τα κάτω» (Υ 0). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.15

Τόσο στα PUNs όσο και στα PDNs, οι πύλες O υλοποιούνται με παράλληλα MOFET ενώ οι πύλες AND με MOFET σε σειρά. O AND PUN (με P-MOFET) O: Υ = V DD = 1 όταν είτε Q A άγει (Α=0) είτε Q Β άγει (Β=0) 13 AND: Υ = V DD = 1 όταν και Q A άγει (Α=0) και Q Β άγει (Β=0) AND O Α Β Υ 0 0 1 0 1 1 1 0 1 1 1 0 Y = A + B = AB (product of sums) Α Β Υ 0 0 1 0 1 0 1 0 0 1 1 0 Υ = A B = A B (sum of products) PDN (με N-MOFET) O: Υ = V DD = 0 όταν είτε Q A άγει (Α=1) είτε Q Β άγει (Β=1) Α Β Υ 0 0 1 0 1 0 1 0 0 1 1 0 Υ = A B = A B (sum of products) Α Β Υ 0 0 1 0 1 1 1 0 1 AND: Υ = V DD = 0 όταν και Q A άγει (Α=1) και Q Β άγει (Β=1) 1 1 0 13 Y = A + B = AB (product of sums) Επισημαίνεται ότι, στους πίνακες αλήθειας που ακολουθούν, τα Α και Β αντιπροσωπεύουν τις εισόδους των MOFET ενώ το Y είναι την έξοδο του PUN ή του PDN. Για τη διαμόρφωση των πινάκων, πρέπει να λαμβάνεται υπόψη η σημασία του Α = 0 ή 1 και Β = 0 ή 1 σε σχέση με τη συμπεριφορά («άγει» ή «αποκόπτεται») των τρανζίστορ Q A ή Q B. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.16

Παράδειγμα 1 υλοποίηση πύλης ΝΟ Α Β O Υ (NO) NO 0 δύο 0 (2) εισόδων 0 1 0 1 1 0 1 0 1 0 1 1 1 0 Υ = A B = A B Από τη σχέση Υ = A B = A B (και με βάση τους πίνακες αλήθειας για τα PUN και PDN), προκύπτει ότι, στην πύλη NO, το PUN (P-MOFET) είναι μία πύλη AND (Υ = A B ) και το PDN (N-MOFET) είναι μία πύλη O (Υ = A B ) Παράδειγμα 2 υλοποίηση πύλης ΝAND Α Β AND Υ (NAND) 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 Υ = AB = A + B Από τη σχέση Υ = AB = A + B, προκύπτει ότι, στην πύλη NAND, το PUN (P-MOFET) είναι μία πύλη O (Υ = AB ) και το PDN (N-MOFET) είναι μία πύλη AND (Υ = A + B ). Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.17

Παραπομπές Α.P. Malvino, Ηλεκτρονική, ενότητες 12.4 12.7 (και λυμένα παραδείγματα) Α.P. Malvino, Βασική Ηλεκτρονική, ενότητες 13.4. Γερ. Κ. Παγιατάκης: Ηλεκτρονική (βασικά στοιχεία) 3.18