ΤΕΙ Δυτικής Ελλάδας Τμήμα Μηχανικών Πληροφορικής ΤΕ Εργαστήριο Σχεδίασης Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο 2016-2017 Διάλεξη 1 η : Εισαγωγή Δρ. Παρασκευάς Κίτσος Επίκουρος Καθηγητής diceslab.cied.teiwest.gr E-mail: pkitsos@teimes.gr 1
ΔΙΕΞΑΓΩΓΗ ΜΑΘΗΜΑΤΟΣ 5 ώρες διδασκαλίας 3 ώρες θεωρία και 2 ώρες εργαστήριο Διαλέξεις Θεωρία: Παρασκευή (11.00-14.00) (αίθουσα Α3) Εργαστήριο: Παρασκευή (9.00-11.00) (εργαστήριο Ε1) Υλικό διδασκαλίας «Σχεδιασμός Ψηφιακών Συστημάτων σε FPGAs», Wayne Wolf, Εκδόσεις Νέων Τεχνολογιών, 2014. Επιπλέον βιβλιογραφία «Σχεδίαση Ψηφιακών Συστημάτων με τη γλώσσα VHDL», S. Brown, Z. Vranesic, Εκδόσεις Τζιόλα, Θεσσαλονίκη 2001. «Ψηφιακά Ηλεκτρονικά με VHDL, Σ. Σουραβλάς, Μ. Ρουμελιώτης, Εκδόσεις Τζιόλα, Θεσσαλονίκη 2007. Ιστοσελίδα μαθήματος Στο eclass του τμήματος στο μάθημα με τον αντίστοιχο τίτλο. 2
ΑΞΙΟΛΟΓΗΣΗ ΜΑΘΗΜΑΤΟΣ Γραπτές Εξετάσεις στη Θεωρία Εργαστήριο: Από 10 έως 12 εργαστηριακές ασκήσεις με σκοπό την εκμάθηση των εργαλείων προγραμματισμού των FPGAs (π.χ. ModelSim, ISE). Εξετάσεις στον υπολογιστή 3
ΑΝΤΙΚΕΙΜΕΝΟ και ΠΕΡΙΓΡΑΦΗ ΜΑΘΗΜΑΤΟΣ Εισαγωγή και βασικές έννοιες των επαναπρογραμματιζόμενων ολοκληρωμένων κυκλωμάτων (FPGAs) Μεθοδολογίες σχεδιασμού Αρχιτεκτονικές των FPGAs FPGA ολοκληρωμένα βασισμένα σε SRAM μνήμες Φυσικός σχεδιασμός των FPGAs Σύστημα εισόδων/εξόδων Εργαλεία και ροή σχεδιασμού για FPGAs Σχεδιασμός ακολουθιακών κυκλωμάτων Θέματα κατανάλωσης ισχύος Συνδυαστικά κυκλώματα Δοκιμή και επαλήθευση των FPGAs 4
ΣΤΟΧΟΙ ΜΑΘΗΜΑΤΟΣ Κατανόηση, σχεδιασμός και βελτιστοποίηση επαναπρογραμματιζόμενων ψηφιακών ολοκληρωμένων κυκλωμάτων Κατανόηση πολύ βασικών εννοιών σχεδιασμού ψηφιακών ολοκληρωμένων κυκλωμάτων (VLSI) Εφαρμογή αυτών στο σχεδιασμό των FPGAs Βασικές διαφορές των FPGAs με τα ASIC ολοκληρωμένα 5
ΔΟΜΗ ΠΑΡΟΥΣΙΑΣΗΣ Εισαγωγή Θέματα σχεδιασμού Βασικές διαφορές FPGA και ASIC ολοκληρωμένων 6
ΤΟ ΠΡΩΤΟ ΤΡΑΝΖΙΣΤΟΡ Bell Labs, 1948 7
ΤΟ ΠΡΩΤΟ ΟΛΟΚΛΗΡΩΜΕΝΟ Το πρώτο ολοκληρωμένο Texas Instruments, 1958 Ένα ολοκληρωμένο κύκλωμα αποτελείται από πολλαπλά στοιχεία (τρανζίστορ, διόδους, αντιστάσεις κ.λ.π.) τα οποία μαζί µε τις διασυνδέσεις τους έχουν κατασκευαστεί σε μια ενιαία ψηφίδα πυριτίου 8
ΚΛΙΜΑΚΑ ΟΛΟΚΛΗΡΩΣΗΣ Μικρής κλίμακας ολοκλήρωσης (SSI): > 10 τρανζίστορ Μεσαίας κλίμακας ολοκλήρωσης (MSI): > 100 τρανζίστορ Υψηλής κλίμακας ολοκλήρωσης (LSI): > 1000 τρανζίστορ Πολύ υψηλής κλίμακας ολοκλήρωσης (VLSI): > 10000 τρανζίστορ Gate Equivalent: Είναι ο χώρος που καταλαμβάνει η λογική πύλη NAND δύο εισόδων 9
ΘΕΜΑΤΑ ΣΧΕΔΙΑΣΜΟΥ 10
O ΝΟΜΟΣ ΤΟΥ MOORE (1/2) Το 1965, ο Gordon Moore παρατήρησε ότι ο αριθμός των τρανζίστορ σε ένα τσιπ διπλασιάζεται κάθε 18 με 24 μήνες. Έκανε την πρόβλεψη ότι η τεχνολογία ημιαγωγών θα διπλασιάζει την δυνατότητα ολοκλήρωσης κάθε 18 μήνες 11
O ΝΟΜΟΣ ΤΟΥ MOORE (2/2) 12
1,000,000 ΑΡΙΘΜΟΣ ΤΡΑΝΖΙΣΤΟΡ ΣΕ K ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ 1 δισεκατομμύριο τρανζίστορ 100,000 10,000 1,000 100 10 8086 i486 Pentium i386 80286 Pentium III Pentium II Pentium Pro 1 1975 1980 1985 1990 1995 2000 2005 2010 2003: Προβολή Intel Pentium 4 microprocessor (55 εκατομμύρια τρανζίστορ) 512 Mbit DRAM (> 0.5 δις τρανζίστορ) Προέλευση: Intel 13
ΔΟΜΗ ΣΥΓΧΡΟΝΩΝ ΟΛΟΚΛΗΡΩΜΕΝΩΝ RAM Εξωτερικό interface Μικροεπεξεργαστής UDL DSP Εξειδικευμένο core για την εφαρμογή που υλοποιείται RAM Itanium II, IEEE 2002 14
Ο ΚΟΣΜΟΣ ΤΩΝ ΟΛΟΚΛΗΡΩΜΕΝΩΝ ΚΥΚΛΩΜΑΤΩΝ 15
ΜΕΘΟΔΟΙ ΥΛΟΠΟΙΗΣΗΣ ASIC (Application Specific Integration Circuit) Τα ψηφιακά κυκλώματα για τα κατασκευαστούν πρέπει να σταλθούν σε ειδικά εργοστάσια επεξεργασίας ημιαγωγών Εργασία αρκετά χρονοβόρα και ακριβή Το κύκλωμα καταλήγει τελικά στο φυσικό σχεδιασμό του (Layout) FPGA (Field Programmable Gates Arrays) Μπορεί να αγοραστεί από οποιονδήποτε και προγραμματίζεται εξολοκλήρου από τον σχεδιαστή του ψηφιακού σχεδίου Δε σχεδιάζεται ο φυσικός σχεδιασμός του κυκλώματος (Layout). Η χρήστης με ειδική μεθοδολογία προγραμματίζει τη συσκευή 16
ΚΟΣΤΟΣ ΚΑΤΑΣΚΕΥΗΣ ASIC Ισχύων κόστος: 2-3 Δισεκατομμύρια $ Μια τυπική γραμμή παραγωγής ενός τέτοιου εργοστασίου καταλαμβάνει όσο ένα τετράγωνο μιας μεγάλης πόλης Που απασχολεί μερικές εκατοντάδες υπαλλήλους Απαιτεί κύκλο εργασιών από 6 έως 8 μήνες Τα έσοδα φθίνουν αρκετά μετά από 2 χρόνια 17
ΔΕΙΚΤΗΣ ΚΟΣΤΟΥΣ ΣΤΑ ASIC Για «μεγάλα» ολοκληρωμένα (IC): Η συσκευασία είναι πολύ ακριβή Η δοκιμασία (testing) και η επαλήθευση του κυκλώματος είναι επίσης πολύ ακριβή Για «μικρά» ολοκληρωμένα (IC): Το κόστος σχεδιασμού μπορεί να είναι τεράστιο (10- έως 20- εκατομμύρια $) 18
FIELD PROGRAMMABLE GATE ARRAYS (FPGA) LE LE LE Interconnect network LE LE LE Τα FPGA ολοκληρωμένα είναι προγραμματιζόμενες λογικές «συσκευές» Αποτελούνται από i) λογικά στοιχεία και ii) δίκτυο διασυνδέσεων Δίνουν δυνατότητα πολύ-επίπεδης σχεδίασης 19
Κάθε λογικό στοιχείο (logic element) έχει έξοδο 1-bit Οι διασυνδέσεις (καλώδια) προγραμματίζονται για την σωστή διασύνδεση μεταξύ των στοιχείων 20
FPGA vs ASIC FPGAs: Τα λογικά στοιχεία Είναι προκατασκευασμένα Δεν μας ενδιαφέρει ο φυσικός σχεδιασμός ASIC: Υλοποίηση του κυκλώματος εξαρχής Καταναλώνουν λιγότερη ισχύ 21
ΧΑΡΑΚΤΗΡΙΣΤΙΚΑ FPGA ΚΑΙ ASIC ΟΛΟΚΛΗΡΩΜΕΝΩΝ Ερώτηση: Θέλεις να υλοποιήσεις το ψηφιακό σου κύκλωμα σε FPGA ή ASIC ολοκληρωμένο? Θα πρέπει να ξέρεις τα εξής για τα FPGAs: Έχουν μικρότερο κύκλο σχεδιασμού Δεν καθυστερούν κατά τη κατασκευή του σχεδίου που θα υλοποιήσουν (το τελικό προϊόν ετοιμάζεται πολύ γρήγορα) Αλλά είναι ποιο αργά, είναι μεγαλύτερα και καταναλώνουν περισσότερο ισχύ 22
ΕΠΙΠΕΔΑ ΣΧΕΔΙΑΣΗΣ ΣΥΣΤΗΜΑΤΟΣ Προδιαγραφές συστήματος: Συναρτήσεις, λογική, κόστος Αρχιτεκτονική: Σχεδιασμός των λειτουργιών και μεγάλων λογικών συστημάτων Λογικής: Σχεδιασμός σε επίπεδο πύλης και καταχωρητών Κύκλωμα: Σχεδιασμός τρανζίστορ Φυσικός Σχεδιασμός Σχεδιασμός συστήματος σε FPGA 23
ΣΧΕΔΙΑΣΤΙΚΑ ΕΠΙΠΕΔΑ ΑΦΑΙΡΕΣΗΣ ΣΥΣΤΗΜΑ + ΜΟΝΑΔΑ ΠΥΛΗ ΚΥΚΛΩΜΑ S n+ G ΣΤΟΙΧΕΙΟ n+ D 24
TOP-DOWN vs BOTTOM-UP ΣΧΕΔΙΑΣΜΟΣ Ο Top-Down σχεδιασμός δημιουργεί («σπάει») χαμηλότερα επίπεδα ξεκινώντας από τα υψηλοτέρα σχεδίασης Ο Bottom-Up σχεδιασμός ξεκινάει αντίθετα και δημιουργεί μεγαλύτερα επίπεδα ξεκινώντας από τα χαμηλότερα επίπεδα 25
TOP-DOWN KAI BOTTOM-UP ΣΧΕΔΙΑΣΜΟΣ: ΤΙ ΧΡΗΣΙΜΟΠΟΙΕΙΤΑΙ? Στη πραγματικότητα ένας συνδυασμός Κάποιοι μηχανικοί ορίζουν την αρχιτεκτονική Άλλοι ξεκινούν από ψηλά και χωρίζουν την αρχιτεκτονική σε μονάδες και υπομονάδες Ενώ κάποιοι άλλοι ξεκινούν από χαμηλά και χτίζουν τις βασικές δομικές μονάδες του κυκλώματος 26
ΙΕΡΑΡΧΙΚΟΣ ΣΧΕΔΙΑΣΜΟΣ (1/2) Εξωτερική όψη ενός ψηφιακού συστήματος Είσοδοι/Έξοδοι Λογική (body) Εσωτερική όψη ενός ψηφιακού συστήματος Απλά λογικά στοιχεία (πύλες, πίνακες, flipflops κλπ) διασυνδεδεμένα με καλώδια cout a Full adder sum b cin 27
ΙΕΡΑΡΧΙΚΟΣ ΣΧΕΔΙΑΣΜΟΣ (2/2) box1 box2 x z w 28
ΙΕΡΑΡΧΙΑ ΤΩΝ ΣΥΣΤΗΜΑΤΩΝ Z X W box1 box2 not Κάθε λογικό σύστημα αντιμετωπίζεται σα να είναι ένα μαύρο κουτί (black box). Το κάθε μαύρο κουτί αποτελείται από άλλα μικρότερα. Για να περιγράψεις πως λειτουργεί ένα σύστημα χρειάζεται να ξέρεις τη συμπεριφορά των εισόδων και των εξόδων του κάθε μαύρου κουτιού και όχι το εσωτερικό του. 29
ΣΥΝΟΨΗ Τα FPGA ολοκληρωμένα έχουν σημαντικές δυνατότητες Σκοπός του μαθήματος είναι η απόκτηση εμπειρίας για τον προγραμματισμό των FPGAs Παράγοντες όπως κόστος, αξιοπιστία, ταχύτητα και κατανάλωση ισχύος είναι πολύ σημαντικές 30