Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

Σχετικά έγγραφα
Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

Υλοποίηση Πλήρη Αθροιστή με χρήση: Α) Ψηφιακών Πυλών Β) Αποκωδικοποιητή (74138)και Γ) Πολυπλέκτη(74153)

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Διδάσκoντες: Γιώργος Ζάγγουλος και Λάζαρος Ζαχαρία. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Σχεδιασμός Αποκωδικοποιητή και υλοποίηση του στο Logisim και στο Quartus. Εισαγωγή στο Logisim

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Οικουμενικές Πύλες (ΝΑΝD NOR), Πύλη αποκλειστικού Η (XOR) και Χρήση KarnaughMaps

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Διδάσκoντες: Δρ. Γιώργος Ζάγγουλος και Δρ. Παναγιώτα Μ. Δημοσθένους. Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Εργαστήριο Ψηφιακής Σχεδίασης

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Εισαγωγή στη VHDL Υλοποίηση στο Quartus

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus (a) με πύλες: and, or, xor και not (b) μόνο με πύλες nand2 και (c) με Vhdl (dataflow)

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Εισαγωγή στο Εργαστήριο Υλικού

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

Σχεδιασμός Συνδυαστικού κυκλώματος και υλοποίηση στο Quartus και στο Logisim. Υλοποίηση κυκλώματος μόνο με πύλες Nand 2 εισόδων.

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Σχεδίαση Ψηφιακών Συστημάτων

8.1 Θεωρητική εισαγωγή

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Ολοκληρωμένα Κυκλώματα

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

Ψηφιακή Σχεδίαση Ενότητα 10:

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

Σχεδιασμός Ψηφιακών Συστημάτων

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

Ψηφιακά Συστήματα. 8. Καταχωρητές

Καταστάσεων. Καταστάσεων

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Εισαγωγή στην πληροφορική

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΜΙΧΑΛΗΣ ΨΑΡΑΚΗΣ ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟΥ ΠΕΙΡΑΙΩΣ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Εργαστηριακή Άσκηση 4: Ιεραρχική σχεδίαση και προσχεδιασμένοι πυρήνες

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ - VHDL ΑΝΤΩΝΗΣ ΠΑΣΧΑΛΗΣ

12. ΚΑΤΑΧΩΡΗΤΕΣ. e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΗΜΥ 213 Εργαστήριο Οργάνωσης Υπολογιστών και Μικροεπεξεργαστών

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων 15/11/2010. Σχεδιασμός Ακολουθιακών Κυκλωμάτων 1

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΝΕΟ ΚΑΙ ΠΑΛΑΙΟ ΣΥΣΤΗΜΑ

Ψηφιακή Σχεδίαση. Ενότητα: ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ No:07. Δρ. Μηνάς Δασυγένης. Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Σχεδίαση Ψηφιακών Συστηµάτων

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Ψηφιακή Λογική Σχεδίαση

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Ψηφιακή Λογική Σχεδίαση

Ειδικής Υποδομής Υποχρεωτικό

Απαριθμητές (Ασύγχρονοι Σύγχρονοι, Δυαδικοί Δεκαδικοί)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Περιεχόµενα. Πρόλογος Εισαγωγή 21

6.1 Θεωρητική εισαγωγή

Σύγχρονοι Απαριθμητές. Διάλεξη 8

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

Ψηφιακή Λογική Σχεδίαση

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ενότητα 1. Λογικής Σχεδίασης. Καθηγητής Αντώνης Πασχάλης

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Ψηφιακή Λογική Σχεδίαση

Transcript:

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα Διδάσκoντες: Γιώργος Ζάγγουλος και Λάζαρος Ζαχαρία Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ατζέντα 1. Στόχοι 11 ου Εργαστηρίου 2. Οικουμενικός Καταχωτητής(74194) 3. Οικουμενικός καταχωρητής με D flip-flops 4. Σύγχρονοι Μετρητές Ακολουθιακά Κυκλώματα 5. Ανάλυση 6 ης εργαστηριακής άσκησης 6. Σχεδιασμός 6 ης άσκησης στο εργαστήριο 7. Παρουσίαση Τελικού Πρότζεκτ Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 2

Στόχοι Εργαστηρίου Με την ολοκλήρωση αυτού του εργαστηρίου, θα πρέπει να είστε σε θέση: 1. Να υλοποιείτε σύγχρονους μετρητές και άλλα ακολουθιακά κυκλώματα χρησιμοποιώντας D Flip-Flops. 2. Nα ορίζετε διαφορετικούς σχεδιασμούς ως Top-Level Entity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς (αρχεία.bsf), και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. 3. Να δημιουργείτε και να χρησιμοποιείτε σωστά τους διαύλους (data/address busses) και τις ονομασίες καλωδίων στο Quartus. 4. Να δημιουργείτε κατάλληλα αρχεία προσομοίωσης για έλεγχο των καταχωρητών, μετρητών και γενικά των ακολουθιακών κυκλωμάτων Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 3

Οικουμενικός Καταχωρητής (shift register) Δυνατότητες: 1. Συγκράτηση Δεδομένων 2. Αριστερή ολίσθηση 3. Δεξιά ολίσθηση 4. Παράλληλη φόρτωση Δεδομένων Σειριακές είσοδοι (για ολίσθηση) Είσοδοι για παράλληλη φόρτωση MODE επιλογή λειτουργίας Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 4

Αποτελέσματα προσομοίωσης shift register Επιλογές [S1 S0]: 00: Συγκράτηση Δεδομένων 01: Αριστερή ολίσθηση 10: Δεξιά ολίσθηση 11: Παράλληλη φόρτωση Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 5

Οικουμενικός Καταχωρητής (4-bit) με πολυπλέκτες και D flip-flops [2x74153 & 2x7474] Ποια η διαφορά μεταξύ των εντολών shift και rotate; Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 6

Αποτελέσματα προσομοίωσης universal_register Επιλογές [S1 S0]: 00: Συγκράτηση Δεδομένων 01: Περιστροφή προς τα δεξιά 11: Παράλληλη φόρτωση 10: Περιστροφή προς τα αριστερά Rotate >>> Shift >>> 1100 0110 0011 1001 1100 1100 0110 0011 0001 0000 Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 7

Μετρητής Ριπής BCD Clear (θετικής λογικής) Modulo 2 (αρν. λογικής) Modulo 5 (αρν. λογικής) Μονάδες Clear (θετικής λογικής) Modulo 2 (αρν. λογικής) Modulo 5 (αρν. λογικής) Δεκάδες Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 8

Σύγχρονοι Μετρητές Ακολουθιακά Κυκλώματα Η παρούσα κατάσταση καθορίζεται από τις τιμές που «κρατούν» τα Flip-Flops H επόμενη κατάσταση του κάθε Flip-Flop καθορίζεταιαπό το ίδιο το πρόβλημα ή τις αποφάσεις του σχεδιαστή. Ηκάθε είσοδος των Flip-Flops απαιτεί μια συνάρτηση (συνήθως συνδυαστική) η οποία καθορίζεται με βάση μόνο την παρούσα κατάσταση (Moore) ή και σε συνδυασμό με τις εισόδους του κυκλώματος (Mealy) Οι έξοδοι μπορεί να είναι οι ίδιες με την κατάσταση των Flip- Flops ή να είναι και αυτές το αποτέλεσμα Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 9

Παράδειγμα Μετρητή 4 καταστάσεων Παρούσα Κατ. Επόμενη Κατ. Είσοδοι F-Fs Q1 Q0 Q1+ Q0+ D1 D0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 0 0 Σε FSM με χρήση D F-Fs, οι είσοδοι D είναι στην ουσία ίδιες με την επόμενη κατάσταση λόγω του χαρακτηριστικού πίνακα του D F-F. Για εξαγωγή των λογικών εξισώσεων D1και D0, μπορούμε να επιλέξουμε τους ελαχιστόρουςπου δίνουν 1 στην αντίστοιχη είσοδο των F-Fs. D1= Q1 Q0+ Q1Q0 D0= Q1 Q0 + Q1Q0 Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 10

Παράδειγμα Μετρητή 4 καταστάσεων D1= Q1 Q0+ Q1Q0 D0= Q1 Q0 + Q1Q0 Πως θα μπορούσατε να εμφανίζετε στην έξοδο του πιο πάνω κυκλώματος τους αριθμούς 0,3,6,8 αντί των αριθμών 0,1,2,3; Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 11

Εργαστηριακή Άσκηση 6 Σχεδιάστε έναν καταχωρητή4-bitχρισημοποιώνταςτο ολοκληρωμένο 74194(shift register) και στη συνέχεια επιβεβαιώστε την ορθή του λειτουργία με το αρχείο προσομοίωσης shift_register.vwf. Σχεδιάστε έναν καταχωρητή 4-bit χρισημοποιώντας τo ολοκληρωμένo74153 (2 πολυπλέκτες4x1) και το 7474 (2D F-Fs) με δυνατότητες συγκράτησης, περιστροφής(rotation) και παράλληλης φόρτωσης.επιβεβαιώστε την ορθή του λειτουργία με το αρχείο προσομοίωσης universal_register.vwf. Σχεδιάστε έναν σύγχρονο μετρητή BCD 2 ψηφίων με D Flip- Flopsκαι ελέγξτε την ορθή του λειτουργίαδημιουργώντας δική σας προσομοίωση συνολικής διάρκειας 10μs. Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 12

Μαθησιακά Αποτελέσματα Με την ολοκλήρωση αυτού του εργαστηρίου θα πρέπει να μπορείτε να: Υλοποιείτε κυκλώματα καταχωρητών και σύγχρονων μετρητών. Ορίζετε διαφορετικούς σχεδιασμούς ως Top-LevelEntity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. Σχεδιάζετε και να χρησιμοποιείτε τα ακολουθιακά κυκλώματα με D Flip-Flops. Γνωρίζετε τις διαφορές μεταξύ μηχανών Moore και Mealy και να μπορείτε να τις σχεδιάσετε βάσει προκαθορισμένων προδιαγραφών. Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 13

Σύστημα Ελέγχου Πληρότητας Αιθουσών (Μπλοκ Διάγραμμα πιθανής λύσης) Νοέμβριος 17 Εργαστήριο Ψηφιακών Συστημάτων Γ.Ζ. & Λ.Ζ. - 14