Θέματα Διπλωματικών Εργασιών

Θέματα Διπλωματικών Εργασιών 1 Επισκόπηση Οι προτεινόμενες Διπλωματικές Εργασίες αφορούν στην περιοχή της Σχεδίασης Συστημάτων VLSI, στην Υλοποίηση αλγορίθμων DSP καθώς και στην Σχεδίαση Συστημάτων επί Ψηφίδας (System on a Chip SoC) που αποτελεί την σύγχρονη άποψη στη σχεδίαση Μικροϋπολογιστικών Συστημάτων. Σε κάθε μια από τις προτεινόμενες εργασία η έμφαση είναι στην ερευνητική ή στην αναπτυξιακή κατεύθυνση. Οι στόχοι των Διπλωματικών αυτών εργασιών είναι οι εξής: Απόκτηση τεχνογνωσίας στην ευρύτερη περιοχή της Μικροηλεκτρονικής Τεχνολογίας και των SoC. Μεθοδολογίες Σχεδίασης Συστημάτων με τη χρήση Γλώσσας Περιγραφής Υλικού (VHDL ή Verilog) και την λειτουργική προσομοίωσή τους (ModelSim). Μεθοδολογίες Σχεδίασης SoC που περιλαμβάνει την συνεργατική σχεδίαση υλικού και του λογισμικού. Για παράδειγμα την σχεδίαση υλικού μιας περιφερειακής μονάδας και της διασύνδεσης της με το διάδρομο του συστήματος καθώς και του λογισμικού οδήγησης των περιφερειακών ή/και της εφαρμογής. Τεχνογνωσία και εμπειρία στην χρήση και αξιοποίηση εργαλείων σχεδίασης VLSI που χρησιμοποιούνται σήμερα στην σύγχρονη βιομηχανία Μικροηλεκτρονικής. Στις περισσότερες εργασίες θα γίνει χρήση των εργαλείων της πλατφόρμας Synopsys. Ειδικότερα με τα Design Compiler και PrimePower της Synopsys, η σύνθεση των κυκλωμάτων/συστημάτων που θα σχεδιασθούν, θα μετρηθούν οι επιδόσεις όσον αφορά σε επιφάνεια, ταχύτητας λειτουργίας και κατανάλωσης ισχύος. Να σημειωθεί ότι για την διευκόλυνση της σχεδίασης ASIC τα μέλη του εργαστηρίου έχουν δημιουργήσει περιβάλλον ροής σχεδίασης που επιτρέπει σε ένα νέο σχεδιαστή (όπως είναι ένας Διπλωματικός) να ξεκινήσει γρήγορα χωρίς χρονική επιβάρυνση, με φιλικό user interface για την τοποθέτηση των παραμέτρων της σχεδίασης του. Επικοινωνία Καθ. Κ. Πεκμεστζή Τηλ: 210-772 2500 e-mail: pekmes@microlab.ntua.gr Λεκτ. Νίκος Μοσχόπουλος Τηλ: 210-772 4429 e-mail: Nikos@microlab.ntua.gr Υ.Δ. Δ. Μπεκιάρης Τηλ: 210-772 2493 e-mail: mpekiaris@microlab.ntua.gr Υ.Δ. Κώστας Τσουμάνης Τηλ: 210-772 3653 e-mail: kostastsoumanis@microlab.ntua.gr

2 Περιοχή Σχεδίασης Συστημάτων VLSI 2.1 Αποδοτική Σχεδίαση Σύνθετων Αριθμητικών Μονάδων (2 ΕΡΓΑΣΙΕΣ) Στο αριθμητικό τμήμα των αλγορίθμων που χρησιμοποιούνται συχνά σε εφαρμογές (π.χ. ψηφιακής επεξεργασίας σήματος, τηλεπικοινωνιών και κρυπτογραφίας) οι βασικές πράξεις (πρόσθεση, πολλαπλασιασμός) εμφανίζονται τις περισσότερες φορές συνδυασμένες μεταξύ τους. Έτσι συχνά παρατηρούμε την ανάγκη υλοποίησης σύνθετων πράξεων της μορφής όπως: x a + y, (x 1 +x 2 ) a, (x 1 +x 2 ) a + y, x 1 a 1 + x 2 a 2 + y. Για παράδειγμα σε ένα FIR φίλτρο 16 σημείων έχουμε: y = x a + x a +... + x a n n 0 n 1 1 n 1 1 για κάθε δείγμα x n o υπολογισμός του αποτελέσματος απαιτεί 16 πολλαπλασιασμούς και 16 προσθέσεις. Με τη χρήση της σύνθετης πράξης x a + y έχουμε αποδοτικότερη υλοποίηση. x n D D... D a... X a X a 0 1 15 X y n + +... Αντίστοιχα στην υλοποίηση του FFT έχουμε τον υπολογισμό "πεταλούδας" όπου οι μεταβλητές x, y, X, Y και η σταθερά W είναι μιγαδικοί αριθμοί. s x + s k + D X s s s a k + 1 Xk+ 1 = xk + yk WN + s s s a + Y = x y W + D k+ 1 k k N Ένας μιγαδικός πολλαπλασιασμός της μορφής αναλύεται ως εξής: P = ( a + j a )( x + j x ) = ( a x a x ) + j ( a x + a x ) = P + j P R Ι R R R R Ι Ι R Ι Ι R R Ι όπου οι δείκτες R και I δηλώνουν το πραγματικό και φανταστικό τμήμα του κάθε αριθμού αντίστοιχα. Επομένως το πραγματικό και φανταστικό τμήμα του γινομένου υλοποιείται με βάση τις επόμενες σχέσεις: PR = ar xr aι xι P = a x + a x Ι R Ι Ι R Στον υπολογισμό "πεταλούδας" εκτός του μιγαδικού πολλαπλασιασμού υπάρχει και ένας αθροιστικός όρος, συνεπώς με την χρήση της σύνθετης πράξης x 1 a 1 + x 2 a 2 + y, η υλοποίηση του FFT είναι αποδοτικότερη σε σύγκριση με αυτήν που βασίζεται σε βασικές πράξεις (πρόσθεση, πολλαπλασιασμός). Για το σύνολο των αριθμητικών πράξεων που θα επιλεγούν, θα καταγραφούν οι αποδοτικότερες αρχιτεκτονικές σχεδίασης των αριθμητικών τους κυκλωμάτων μαζί με τα χαρακτηριστικά τους αλλά και τις αδυναμίες τους. Στόχος είναι ο εντοπισμός εκείνων των κατηγοριών αριθμητικών κυκλωμάτων τα οποία είτε δεν έχουν αναλυθεί επαρκώς στο παρελθόν είτε οι τεχνικές σχεδίασής τους δεν είναι αποδοτικές. Ειδικότερα για τον μιγαδικό πολλαπλασιαστή μπορούν να διερευνηθούν οι εξής νέοι αλγόριθμοι (δίνονται μόνο οι τίτλοι): Χρήση προενταμίευσης των όρων αr + αi και αr αi. Μιγαδικός πολλαπλασιαστής βασισμένος σε πολυπλέκτη. Mux Based Truncated Complex Number Array Multiplier. Μιγαδικός πολλαπλασιαστής βασισμένος στον αλγόριθμο του Gauss. Στη συνέχεια θα μελετηθούν νέες αποδοτικότερες τεχνικές σχεδίασης κυκλωμάτων των παραπάνω σύνθετων αριθμητικών πράξεων. Για την επιβεβαίωση της ορθότητας των αρχιτεκτονικών που θα προκύψουν, θα περιγραφούν σε Γλώσσα Περιγραφής Υλικού (Verilog ή VHDL). Τα κυκλώματα που θα σχεδιαστούν θα ελεγχθούν, ώστε να επιβεβαιώσουν την ορθότητα των τεχνικών σχεδίασης. Στη συνέχεια θα καταγραφεί η απόδοσή τους, όσον αφορά το μέγεθος (area), την ταχύτητα (delay) και την κατανάλωση ενέργειας, σε πλατφόρμες υλοποίησης ASIC και FPGAs (Xilinx), ώστε να αξιολογηθεί η αποδοτικότητά τους. s y k a WN x = 2π j a N e - s Y k + 1

2.2 Πολλαπλασιαστές με περικοπή υλικού Σε ένα πολλαπλασιασμό n n bit το αποτέλεσμα προκύπτει σε 2n bit. Στους περισσότερους αλγόριθμους για να μην προκύψει συνεχής αύξηση του πλήθους των bit σε κάθε βήμα του αλγόριθμου, τα αποτελέσματα στρογγυλεύονται (ή περικόπτονται) και οι πράξεις έχουν μια συγκεκριμένη ακρίβεια. Η κλασική προσέγγιση στον πολλαπλασιασμό είναι αφού υπολογιστούν όλα τα bit του γινομένου ακολουθεί η στρογγύλευσή του. Μια πιο αποδοτική προσέγγιση είναι να παραλείψουμε τα κυκλώματα υπολογισμού των μερικών γινόμενων και των αντίστοιχων αθροιστών που χειρίζονται τα LSB τα οποία πρόκειται να περικοπούν. Η περικοπή αυτή των κυκλωμάτων δημιουργεί μεγαλύτερο σφάλμα σε σχέση με την κλασική προσέγγιση. Για την αντιμετώπισή του υπάρχουν τεχνικές μείωσης του σφάλματος με τη χρήση διορθωτικών όρων. Στα παρακάτω σχήματα φαίνεται ο τρόπος αποκοπής των μερικών γινόμενων, η πηγή των αυξημένων σφαλμάτων (λόγω των κρατουμένων που χάνονται) και ο τρόπος αναπλήρωσης μέσω μιας προσέγγισης (του συνόλου των κρατουμένων). 2.3 Πολλαπλασιαστές που βασίζονται σε κωδικοποίηση Modified Booth και των δυο παραγόντων (σε πλήρη και περικομμένη μορφή). Επίσης πολλαπλασιαστές που βασίζονται σε προκωδικοποιημένους συντελεστές. (2 ΕΡΓΑΣΙΕΣ) Σε ένα κλασικό πολλαπλασιαστή που βασίζονται σε κωδικοποίηση Modified Booth ο ένας εκ των δυο παραγόντων σε κωδικοποιείται και με βάση αυτόν δημιουργούνται τα μερικά γινόμενα που για υψηλή ταχύτητα προστίθενται σε ένα δένδρο Wallace αποτελούμενο από αθροιστές CS. Το αποτέλεσμα του δένδρου είναι σε CS μορφή που οδηγείται στη συνέχεια σε ένα ταχύ αθροιστή πρόβλεψης κρατουμένου (συνήθως τύπου Brent Kung). Σε αυτήν την εργασία προτείνεται ένας νέος αλγόριθμος όπου κωδικοποιούνται αμφότεροι οι παράγοντες. Χωρίς να μπούμε σε λεπτομέρειες θα γίνει εξερεύνηση των επιδόσεων του νέου αυτού αλγορίθμου καθώς και το πώς υλοποιείται η περικομμένη μορφή του. Μια δεύτερη εργασία αφορά στην κωδικοποίηση συντελεστών (αλγορίθμων DSP) σε όσο γίνεται αποδοτικότερη μορφή. Η ιδιαιτερότητα που έχουμε εδώ είναι ότι οι συντελεστές αυτοί είναι εκ των προτέρων γνωστοί και επομένως η κωδικοποίησή τους μπορεί να περιλαμβάνει προεπεξεργασία, πράγμα που δεν επιβαρύνει το κύκλωμα του πολλαπλασιαστή αφού μπορεί να γίνει πριν την φόρτωσή τους στις μνήμες του συστήματος. Δηλαδή αντί να υπολογίζονται και να φορτώνονται σε μορφή συμπληρώματος ως προς 2, μια και οι συντελεστές αυτοί υπολογίζονται off line από ένα εξωτερικό πρόγραμμα, η κωδικοποίησή τους γίνεται σε άλλη μορφή και σε αυτήν φορτώνονται στην μνήμη. Λεπτομέρειες που αφορούν και στις δυο εργασίες, θα δοθούν στην προφορική παρουσίαση των Διπλωματικών εργασιών.

2.4 Μονάδες πράξεων σε Αριθμητικό Σύστημα Υπολοίπων (Residue Number System). Συνδυασμένες Μονάδες αθροιστών και πολλαπλασιαστών σε Αριθμητική Modulο (2n 1) και (2n+1) για υλοποίηση σύνθετων πράξεων. (2 ΕΡΓΑΣΙΕΣ) Βασικές απαιτήσεις στην υλοποίηση αλγορίθμων επεξεργασίας όγκου δεδομένων σε πραγματικό χρόνο είναι: η αποδοτική και υψηλής ταχύτητας επεξεργασία καθώς και η γενικότερη απαίτηση ανάγκη των σύγχρονων VLSI chip για χαμηλή κατανάλωση. Για την επίτευξη ταχύτητας επεξεργασίας, δεδομένου του μεγάλου μήκους λέξεων που χρησιμοποιούνται στην Ψηφιακής Επεξεργασίας Σήματος (DSP) και στην κρυπτογραφία, μια αποδοτική τεχνική είναι η χρήση αριθμητικής RNS (Residue Number System). Με την αναπαράσταση αριθμών στο αριθμητικό σύστημα υπολοίπων (RNS) μετατρέπονται μεγάλοι αριθμοί σε μια συλλογή από μικρότερους οι οποίοι προκύπτουν σαν υπόλοιπα των διαιρέσεων του αριθμού με ειδικά σύνολα αριθμών. Με την παράλληλη εκτέλεση αριθμητικών πράξεων στα υπόλοιπα που προκύπτουν αντί του αρχικού αριθμού επιτυγχάνεται σημαντική επιτάχυνση στην κυκλωματική εκτέλεση των αριθμητικών πράξεων. Συνεπώς τα αριθμητικά συστήματα υπολοίπων είναι μία καλή επιλογή για την κυκλωματική υλοποίηση αλγορίθμων στους οποίους απαιτείται υψηλή ταχύτητα εκτέλεσης των αριθμητικών πράξεων οι οποίες περιορίζονται στην πρόσθεση, αφαίρεση, πολλαπλασιασμό και την ύψωση στο τετράγωνο. Τα modular αριθμητικά κυκλώματα χρησιμοποιούνται για την αποδοτική κυκλωματική υλοποίηση αλγορίθμων DSP (όπως φίλτρα FIR) και κρυπτογραφίας, όπως για παράδειγμα στον αλγόριθμο IDEA (International Data Encryption Algorithm). Στο σχήμα που δίνεται στην συνέχεια εμφανίζεται η αρχιτεκτονική μιας αριθμητικής μονάδας βασισμένης στο αριθμητικό σύστημα υπολοίπων. Στην εργασία αυτή θα προηγηθεί η βιβλιογραφική έρευνα του επιστημονικού πεδίου και ο εντοπισμός των προβλημάτων και των μέχρι τώρα λύσεων. Στη συνέχεια θα αναπτυχθούν νέες σχεδιάσεις για modular προσθετές, πολλαπλασιαστές, κυκλώματα παραγωγής τετραγώνου που χρησιμοποιούνται σε συστήματα που βασίζονται στα αριθμητικά συστήματα υπολοίπων καθώς και αποδοτικοί συνδυασμοί αυτών, για παράδειγμα ενοποιημένοι πολλαπλασιαστές/ προσθετές. Για την επίτευξη υψηλής ταχύτητας επεξεργασίας υιοθετείται για τις modular πράξεις η αναπαράσταση αθροίσματος κρατουμένου (CS). Το κύκλωμα που επιβαρύνει χρονικά και ως υλικό (επιφάνεια) είναι ο γρήγορος αθροιστής πρόβλεψης κρατουμένου (CLA Adder) και μάλιστα η modular μορφές του. Αν λοιπόν έχουμε αλυσιδωτές πράξεις είναι προτιμότερο να συγχωνεύονται οι πράξεις. Δηλαδή ενδιάμεσα δεδομένα σε CS μορφή από μια πράξη να οδηγούνται στην επόμενη χωρίς μετατροπή σε απλή δυαδική μορφή και να χρησιμοποιείται modular αθροιστές πρόβλεψης κρατουμένου στο τελικό αποτέλεσμα και μόνο όπου χρειάζεται. Θα αναπτυχθούν επίσης νέοι αποδοτικοί μετατροπείς από και προς το αριθμητικό σύστημα υπολοίπων.

2.5 Μελέτη βασικών αριθμητικών πράξεων που χρησιμοποιούνται από την οικογένεια των Audio codecs και σχεδιασμός κοινής ALU σε υλικό για αποδοτική υλοποίηση Ένα από τα σημαντικότερα σημεία εφαρμογής των ψηφιακών μικροηλεκτρονικών κυκλωμάτων είναι η επεξεργασία φωνητικών σημάτων σε όλο το φάσμα των προϊόντων της τηλεφωνίας. Ο τρόπος επεξεργασίας της φωνής (κωδικοποίηση/αποκωδικοποίηση) γίνεται συνήθως με την βοήθεια ισχυρών Digital Signals Processors και αρχιτεκτονικές που ευνοούν την μεταφορά δεδομένων σύμφωνα με τις απαιτήσεις των αλγορίθμων αυτών. Ωστόσο, οι βασικές αριθμητικές πράξεις καθώς και η ακολουθία αυτών που απαιτούνται για την υλοποίηση των speech codecs παρουσιάζουν κοινά χαρακτηριστικά τα οποία μπορούν να μελετηθούν και να απεικονιστούν σε hardware. Σκοπός είναι ο σχεδιασμός μιας ταχύτερης και με μικρότερη επιφάνεια πυριτίου ALU σε σχέση με αυτές των γενικού σκοπού DSPs. 2.6 Διόρθωση μόνιμων σφαλμάτων μνημών SRAM με τη χρήση μικρής κρυφής μνήμης Τα κυκλώματα μνήμης χρησιμοποιούνται ευρύτατα στα υπολογιστικά συστήματα για αποθήκευση δεδομένων και κώδικα. Χαρακτηριστικά παραδείγματα αποτελούν οι μνήμες SRAM που χρησιμοποιούνται στα PC, οι μνήμες Cache που ενσωματώνονται στους σύγχρονους επεξεργαστές, μνήμες ενσωματωμένες σε μικροελεγκτές και γενικότερα σε embedded systems (π.χ. FPGA boards κλπ.). Λόγω της υψηλής πυκνότητας τους, τα κυκλώματα μνήμης είναι επιρρεπή σε ελαττώματα (π.χ. βραχυκυκλώματα ή ανοιχτοκυκλώματα) όπως και κάθε ολοκληρωμένο κύκλωμα. Τα ελαττώματα αυτά μπορούν γενικά να χωριστούν σε δύο γενικές κατηγορίες: 1. Κατασκευαστικές ατέλειες. Τα ελαττώματα αυτά εμφανίζονται κατά τη σχεδίαση του πρωτοτύπου (prototyping phase) και στη συνέχεια κατά την μαζική παραγωγή των κυκλωμάτων μνήμης (manufacturing phase). Περισσότερο ευάλωτοι είναι οι κατασκευαστές CPU, MCU και embedded systems, όπου μερικά ελαττωματικά κελιά μνήμης μπορεί να υποβαθμίσουν σημαντικά τη λειτουργία του προϊόντος τους, μερικές φορές σε βαθμό που να απαιτείται η απόσυρσή του από την αγορά. 2. Ελαττώματα λόγω «γήρανσης» (φαινόμενο aging). Τα ελαττώματα αυτά εμφανίζονται κατά τη διάρκεια ζωής ενός κυκλώματος μνήμης και αποτελούν μεγάλο πρόβλημα σε ειδικές αλλά πολύ σημαντικές περιπτώσεις, όπου η παρουσία ενός σφάλματος θέτει σε κίνδυνο ανθρώπινες ζωές (π.χ. ιατρικές εφαρμογές) ή η αντικατάσταση του ελαττωματικού κυκλώματος είναι αδύνατη ή ασύμφορη (π.χ. αεροδιαστημική). Στα παραπάνω πρέπει να ληφθεί υπόψη ότι η χωρητικότητα και η επιφάνεια που καταλαμβάνουν τα κυκλώματα μνήμης αυξάνουν με γρήγορους ρυθμούς με την εξέλιξη της τεχνολογίας και συνεπώς το πρόβλημα επιτείνεται. Ήδη από το 2005 τα ολοκληρωμένα μνήμης καταλαμβάνουν 50% 70% της διαθέσιμης επιφάνειας και αναμένεται να φτάσει το 90% το 2010. Οι τρέχουσες τεχνικές αντιμετώπισης του προβλήματος στη βιομηχανία συνίστανται στην προσθήκη επιπλέον γραμμών ή στηλών μνήμης. Σε περίπτωση ανίχνευσης σφάλματος, οι ελαττωματικές γραμμές ή στήλες αποσυνδέονται με χρήση laser ή ηλεκτρικές μεθόδους και αντί αυτών συνδέονται οι επιπλέον γραμμές ή στήλες [4]. Ο εξοπλισμός και η διαδικασία ανίχνευσης και διόρθωσης εκτιμάται περίπου στο 40% του κόστους παραγωγής και συνεπώς είναι εξαιρετικά ακριβή και χρονοβόρα. Λόγω των παραπάνω υπάρχει ενδιαφέρον για on chip τεχνικές επιδιόρθωσης κυκλωμάτων μνήμης και μάλιστα σε πραγματικό χρόνο (online repair). Το Microlab έχει αναπτύξει μια τεχνική αντιμετώπισης τέτοιων σφαλμάτων που αντικαθιστά ελαττωματικά τμήματα ενός ολοκληρωμένου μνήμης κατά βέλτιστο τρόπο. Η προτεινόμενη διπλωματική εργασία αποσκοπούν στην υλοποίηση της τεχνικής αυτής σε επίπεδο, αρχιτεκτονικής. Ειδικότερα θα γίνει προσομοίωση της διαδικασίας ανίχνευσης και διόρθωσης σφαλμάτων σε επίπεδο RTL (περιγραφή σε Επίπεδο Μεταφοράς Καταχωρητών). Σε 1 η φάση θα πρέπει να εξομοιωθούν οι ελαττωματικές διευθύνσεις της κυρίως μνήμης. Σαν παράδειγμα, αυτό μπορεί να γίνει με ένα καταχωρητή των ελαττωματικών διευθύνσεων σε ένα πίνακα. Όταν μια διεύθυνση δοθεί στον address register γίνεται έλεγχος αν η διεύθυνση περιέχεται στον πίνακα. Σε περίπτωση που περιέχεται, επιστρέφεται μια στατική λέξη (προσομοίωση stuck at ή

open fault). Αν όχι, η διαδικασία ανάκλησης δεδομένων προχωρά κανονικά αποδίδοντας τη διεύθυνση στην κυρίως μνήμη ζητώντας τα δεδομένα που είναι αποθηκευμένα εκεί. Στη συνέχεια γίνεται η αντικατάσταση των ελαττωματικών κελιών από μια 2 η μικρή μνήμη Cache. Τέλος, ζητείται η βελτιστοποίηση της τεχνικής με παράμετρο τη συχνότητα λειτουργίας του κυκλώματος διόρθωσης. Η υλοποίηση της διόρθωσης SRAM θα γίνει σε πλατφόρμα ASIC όπου θα εκτιμηθεί και η απόδοση της προτεινόμενης τεχνικής. 2.7 Σχεδίαση μνημών SRAM ανθεκτικών σε ακτινοβολία Η παρούσα διπλωματική εργασία ασχολείται με τη μελέτη της επίδρασης εξωγενούς ακτινοβολίας σε κύτταρα στατικής μνήμης, ένα σημαντικό θέμα που αντιμετωπίζει η σύγχρονη βιομηχανία μικροηλεκτρονικής. Ζητείται η διερεύνηση της σχετικής προστασίας που παρέχουν τα διάφορα κύτταρα που έχουν προταθεί μέχρι σήμερα. Εκτός του επιπέδου προστασίας, ζητείται και η σύγκριση επιδόσεων μεταξύ τους στα κυκλωματικά τους χαρακτηριστικά (επιφάνεια, ταχύτητα, κατανάλωση). Για το σκοπό αυτό θα χρησιμοποιηθεί η πλατφόρμα σχεδιασμού σε επίπεδο φυσικού σχεδίου της Cadence και τεχνολογία στα 90nm. Διατίθεται σχετική βιβλιογραφία και δείγματα φυσικού σχεδίου από τα σχετικά με το αντικείμενο κύτταρα στατικής μνήμης. Θα χρησιμοποιηθούν τα εργαλεία της Cadence που είναι ευρύτατα διαδεδομένα στις εταιρείες σχεδιασμού VLSI ASIC και αποτελούν πολύ χρήσιμη εμπειρία για μηχανικούς που θα εργαστούν στο αντικείμενο της μικροηλεκτρονικής. Στα δυο επόμενα σχήματα φαίνονται, αρχικά το κύτταρο μνήμης DICE (Dual Interlocked Cell) και στην συνέχεια ένα νέο σχήμα με ίδιο αριθμό τρανζίστορ αλλά πολύ χαμηλότερη κατανάλωση.

3 Υλοποίηση αλγορίθμων Ψηφιακής Επεξεργασίας Σήματος (DSP) 3.1 Υλοποίηση Φίλτρων FIR με τη χρήση προκωδικοποιημένων συντελεστών Μεταφορά σε υλικό του Αλγόριθμου FFT (2 ΕΡΓΑΣΙΕΣ) Στις δυο αυτές εργασίες που είναι συνθετικές θα γίνει η σχεδίασή τους από υψηλό επίπεδο δηλαδή με την χρήση έτοιμων αριθμητικών μονάδων που είτε θα ληφθούν από την βιβλιοθήκη DesignWare (ενσωματωμένη στην πλατφόρμα της Synopsys), είτε είναι μονάδες ήδη σχεδιασμένες από μέλη του εργαστηρίου. Η έμφαση στις εργασίες αυτές θα είναι στο σύστημα που θα περιλαμβάνει εκτός από τις αριθμητικές μονάδες, την μνήμη και την μηχανή καταστάσεων για τον έλεγχο της λειτουργίας τους. Οι βιβλιοθήκες των εργαλείων που θα χρησιμοποιηθούν διαθέτουν ποικιλία μνημών (σε τύπους και μεγέθη). Η καινοτομία τους θα είναι στην αρχιτεκτονική με στόχο την βελτίωση των επιδόσεων τους. Λεπτομέρειες που αφορούν και στις δυο εργασίες, θα δοθούν στην προφορική παρουσίαση των Διπλωματικών εργασιών.

4 Σχεδίαση Συστημάτων επί Ψηφίδας (System on a Chip) 4.1 Σχεδιασμός συστήματος επιτάχυνσης Public Key Cryptography (RSA, ECC) Το θέμα της διπλωματικής έχει να κάνει με τον αποδοτικό σχεδιασμό και την υλοποίηση μιας μονάδας που θα περιλαμβάνει τα απαραίτητα κυκλώματα για την επιτάχυνση αλγορίθμων Public Key Cryptography (RSA) και Elliptic Curves Cryptography (ECC). Τέτοιοι αλγόριθμοι χρησιμοποιούνται σχεδόν σε όλα τα πληροφοριακά συστήματα που παρέχουν ασφάλεια και υλοποιούνται είτε από εξειδικευμένα chips είτε από ενσωματωμένο λογισμικό που τρέχει στον επεξεργαστή ενός SoC. Για την υλοποίηση της διπλωματικής θα γίνει η χρήση της πλατφόρμας SoC με τον επεξεργαστή LEON3 Το νέο περιφερειακό θα σχεδιαστεί σε VHDL/Verilog και θα συνδεθεί στο ΑΜΒΑ ΑΗΒ bus του συστήματος. Πρόκειται να γραφεί SW που θα τρέχει στον επεξεργαστή LEON και θα προγραμματίζει το νέο περιφερειακό για την λειτουργία του. Επίσης, θα γίνει σύγκριση με την πλήρη ανάπτυξη των αλγορίθμων σε SW στον επεξεργαστή έτσι ώστε να μπορεί να καταγραφεί το ποσοστό επιτάχυνσης. Το τελικό σύστημα θα ελεγχθεί τόσο σε επίπεδο εξομοίωσης όσο και σε επίπεδο πραγματικής λειτουργίας με τη χρήση αναπτυξιακού FPGA.

4.2 Σχεδιασμός μονάδας υλοποίησης Block Cipher (IDEA Cipher) και HASH functions (SHA 512, MD5) Το θέμα της διπλωματικής περιλαμβάνει τον σχεδιασμό και την υλοποίηση μονάδας κωδικοποίησης/αποκωδικοποίησης με τον αλγόριθμό IDEA καθώς και τη χρήση των σημαντικότερων HASH functions που χρησιμοποιούνται σήμερα. Έμφαση στον σχεδιασμό θα δοθεί στην χαμηλή κατανάλωση των κυκλωμάτων με τη χρήση τεχνικών low power. Επίσης έμφαση θα δοθεί στην εσωτερική αρχιτεκτονική της μονάδας έτσι ώστε να μπορεί να γίνει χρήση των εσωτερικών πόρων και από άλλους συμμετρικούς αλγόριθμους κρυπτογραφίας (όπως AES, 3 DES). Το νέο περιφερειακό θα σχεδιαστεί σε VHDL/Verilog και θα συνδεθεί στο ΑΜΒΑ ΑΗΒ bus του SoC. Πρόκειται να γραφεί SW που θα τρέχει στον επεξεργαστή LEON και θα προγραμματίζει το νέο περιφερειακό για την λειτουργία του. Επίσης, θα γίνει σύγκριση με την πλήρη ανάπτυξη των αλγορίθμων σε SW στον επεξεργαστή έτσι ώστε να μπορεί να καταγραφεί το ποσοστό επιτάχυνσης. Το τελικό σύστημα θα ελεγχθεί τόσο σε επίπεδο εξομοίωσης όσο και σε επίπεδο πραγματικής λειτουργίας με τη χρήση αναπτυξιακού FPGA.

4.3 Σχεδιασμός unified block για επικοινωνία μεσω I 2 C ή SPI συσκευών Υλοποίηση σε FPGA Το θέμα της συγκεκριμένης διπλωματικής είναι η μελέτη των δύο σειριακών interfaces και ο σχεδιασμός μιας μονάδας που θα μπορεί να υλοποιεί και τα δύο interfaces. Τα δύο πρωτόκολλα μοιάζουν αρκετά μεταξύ τους. Ο σκοπός είναι να σχεδιαστεί ένα περιφερειακό που θα συνδεθεί στο AMBA AHB Bus του SoC συστήματος και θα μπορεί να προγραμματίζεται από τον επεξεργαστή αναφορικά με το mode της λειτουργίας του. Ο έλεγχος θα γίνει σε επίπεδο εξομοίωσης με τη χρήση Verilog μοντέλων SPI Memory και I 2 C αλλά και σε επίπεδο πραγματικής λειτουργίας με τη χρήση αναπτυξιακού FPGA.

4.4 Σχεδιασμός CMOS Camera interface block με δυνατότητες image processing Υλοποίηση σε FPGA Το θέμα της συγκεκριμένης διπλωματικής είναι ο σχεδιασμός και η υλοποίηση σε Verilog/VHDL ενός Camera Interface Unit που θα μπορεί να διαβάζει τα δεδομένα από έναν CMOS sensor, θα μετατρέπει το format σε RGB και θα το προωθεί στο SoC με τη χρήση ενός DMA controller που θα μεταφέρει τα δεδομένα σε εξωτερική μνήμη. Στα πλαίσια της διπλωματικής θα γραφτεί SW στον επεξεργαστή για την απεικόνιση των δεδομένων της κάμερας στο VGA LCD του συστήματος FPGA στο οποίο και θα παρουσιαστεί το σύστημα. External RAM LEON3 Icache/DCache Memory Controller VGA Controller Bus Interface UART Register File Data Conversion (Bayer-2-RGB) CMOS Interface CMOS Sensor CamIP

Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχ. & Μηχ.. Υπολογιστών Τομέας Τεχνολογίας Πληροφορικής & Υπολογιστών Εργαστήριο Μικροϋπολογιστών & Ψηφιακών Συστημάτων Τηλ.: 210 772 2500, Γραμμ.: 210 772 3548, Τηλ. Εργαστηρίου: 210 772 3653, 2493 e mail: pekmes@microlab.ntua.gr ΘΕΜΑΤΑ ΔΙΠΛΩΜΑΤΙΚΩΝ ΕΡΓΑΣΙΩΝ Περιοχή Ερευνητικά αντικείμενα 1.1 Υλοποίηση Αριθμητικών Μονάδωνν 1. Σχεδίαση Συστημάτων VLSI 1.2 Σχεδίαση μνημών SRAM με ανοχή σε σφάλματα 2. Υλοποίηση αλγορίθμων Ψηφιακής Επεξεργασίας Σήματος (DSP) 3.1 Υλοποίηση αλγορίθμων κρυπτογραφίας 3. Σχεδίαση Συστημάτων (System on επί Ψηφίδας a Chip) 3.2 Πρωτόκολλα Επικοινωνίας ΔΙΠΛΩΜΑΤΙΚΕΣ ΕΡΓΑΣΙΕΣ α. Πολλαπλασιαστές με περικοπή υλικού. β. Απευθείας μεταφορά σε υλικό σύνθετων πράξεων όπως: xy+z, (x+y)z, (x+ +y)z+w. Πολλαπλασιαστές μιγαδικών αριθμών. γ. Πολλαπλασιαστές που βασίζονται σε κωδικοποίηση Modified Booth και των δυο παραγόντων (σε πλήρη και περικομμένη μορφή). Επίσης πολλαπλασιαστές που βασίζονται σε προκωδικοποιημένους συντελεστές. δ. Μονάδες πράξεων σε Αριθμητικό Σύστημα Υπολοίπων (Residue Number System). Συνδυασμένες Μονάδες αθροιστών και πολλαπλασιαστών σε Αριθμητική Modulο (2 n 1) και (2 n +1) για υλοποίηση σύνθετων πράξεων. ε. Profiler αριθμητικών πράξεων που χρησιμοποιούνται από την οικογένεια των Audio/speech Codecs και σχεδιασμός αποδοτικής ALU σε Hardware. α. Διόρθωση μόνιμων σφαλμάτων μνημών SRAM με τη χρήση μικρής κρυφής μνήμης. β. Σχεδίαση μνημών SRAM ανθεκτικών σε ακτινοβολία. α. Υλοποίηση Φίλτρων FIR με τη χρήση προκωδικοποιημένων συντελεστών.. β. Μεταφορά σε υλικό του Αλγόριθμου FFT. α. Σχεδιασμός συστήματος επιτάχυνσης Public Key Cryptography ( RSA, ECC) β. Σχεδιασμός μονάδας υλοποίησης Block Cipher (IDEA Cipher) και HASH functions (SHA 512, MD5) α. Σχεδιασμός unified block για επικοινωνία μεσω I2C ή SPI συσκευών Υλοποίηση σε FPGA β. Σχεδιασμός CMOS Camera interface block με δυνατότητες image processing Υλοποίηση σε FPGA