Actual Chip Specification

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "Actual Chip Specification"

Ἠώς Λαιμός
8 χρόνια πριν
Προβολές:

3 Actual Chip Specification May 12, 215 Nikos Moschopoulos, 2

4 Arithmetic Circuits Usage CPU: Fast GPU: Matrix Multiplication, MAC Crypto & PKC: modulo multiplication, addition SP: s, MAC NAN: Error Code Correction May 12, 215 Nikos Moschopoulos, 3

5 Actual System Specification ASIC May 12, 215 Nikos Moschopoulos, 4

6 Real boards development May 12, 215 Nikos Moschopoulos, 5

7 Real boards product Ethernet switch FLASH Chip R2 May 12, 215 Nikos Moschopoulos, 6

8 Υλοποίηση Ψηφιακών Φίλτρων x(t) πλάτος Φίλτρο f y(t) Γενική μορφή αναλογικού φίλτρου

9 Ψηφιακή επεξεργασία αναλογικού σήματος Αναλογική είσοδος A/ ψηφιακό φίλτρο FIR /A Αναλογική έξοδος Η σχέση μεταξύ εισόδου και εξόδου σε ένα ψηφιακό φίλτρο είναι η εξής: y n L 1 i Στο πεδίο του χρόνου ή έξοδος δίνεται από την συνέλιξη της εισόδου με τους συντελεστές ( σταθερές ) h I, όπου οι συντελεστές h i αποτελούν την κρουστική απόκριση του φίλτρου. x ni h i

10 Παράδειγμα επεξεργασίας σήματος video Παράδειγμα: Έστω ότι θέλουμε να επεξεργαστούμε σήματα video (-6 MHz). Απαιτείται συχνότητα δειγματοληψίας 12 ΜΗz Έστω ότι έχουμε 16 bits ακρίβεια στα δεδομένα και στις πράξεις. Αν θέλουμε FIR 32 σημείων τότε χρειαζόμαστε 32 προσθέσεις και 32 πολλαπλασιασμούς κάθε 1/12 ΜΗz = 83,3 nsec. Αν έχουμε μια μονάδα αθροιστή και μια μονάδα πολλαπλασιαστή και κάνουμε πολύπλεξη λειτουργίας τότε ο συνολικός χρόνος ενός πολλαπλασιασμού και μιας πρόσθεσης πρέπει να είναι : 1/ = 83,3 nsec/32=2,7 nsec Σε εφαρμογές πραγματικού χρόνου απαιτούνται τεχνικές παραλληλίας (περισσότερες μονάδες πολλαπλασιαστών και αθροιστών) ή τεχνικές διοχέτευσης ενός πολλαπλασιαστήαθροιστή ή ακόμα και συνδυασμός παραλληλίας και διοχέτευσης.

11 Η direct μορφή ενός FIR φίλτρου με k-tap Z -1 Z -1 Z Z -1 Z -1 x(n) x h k-1 x h k-2 x h k-3... x h 1 x h... y(n) y( n) k 1 i x( n i) h i

12 Η διπλωμένη μορφή του FIR φίλτρου όπως προκύπτει από τη δίπλωση της direct μορφής h(j) h K-1 k C-R h M-A 1 k-1 y(n) 2 SYN -R x(n) CLK SYN K cycles 1 sample cycle SYN 1 2 SYN

13 Αποδοτική Σχεδίαση Σύνθετων Αριθμητικών Μονάδων a i yn 1 Σύνθετες Πράξεις x a y (x 1 x 2 ) a (x 1 x 2 ) a y x 1 a 1 x 2 a 2 y ΠΟΛΛΑΠΛΑΣΙΑΣΤΗΣ: Κύκλωμα Μερικών Γινόμενων και Δένδρο Wallace CS Αθροιστών. a i Ταχύς Αθροιστής Ταχύς Αθροιστής ΠΟΛΛΑΠΛΑΣΙΑΣΤΗΣ: Κύκλωμα Μερικών Γινόμενων και Δένδρο Wallace CS Αθροιστών. CS Αθροιστής Ταχύς Αθροιστής yn 1 FIR φίλτρο 16-σημείων y x a x a... x a n n n1 1 n a X a X... a 1 15 X...

14 Παράλληλος πολλαπλασιαστής MB COR (high)= ( )2 n n-bit A PP Generator PP 1 Generator PP 2 Generator 3 bits 3 bits 3 bits MB Encoding b b 1 b 2 b 3 b 4 b 5 PP k-1 Generator CSA Tree C S Fast CLA Adder P=A B 3 bits COR (low)= c in,k-1 c in,2 c in,1 c in, n-bit b 2k-2 b 2k-1

15 Πολλαπλασιαστής διοχέτευσης με σώσιμο κρατουμένου. Είσοδοι έξοδοι σε απόκλιση bit A cor Partial Product Generator MB Encoding B CSA Tree C S CLA Adder P=A B C A CLA Adder S P=A B B

16 Αποδοτική σχεδίαση Πολλαπλασιαστή-Αθροιστή A A A A cor Partial Product Generator CSA Tree C CLA Adder S P=A B MB Encoding C B A CLA Adder S P=A B B C CLA Adder P=A B A B S CLA Adder B MAC - ACcumulator P=A B C 1 A B S 1 CSA C 2 S 2 CLA Adder B MAC - ACcumulator cor C P=A B A B Partial Product Generator CSA Tree CLA Adder S MB Encoding MAC - ACcumulator B

17 Η transpose μορφή ενός FIR φίλτρου με k-tap x(n) x h k-1 x h k-2 Z -1 Z -1 x hk-3 Z x x h1 hy(n) Z -1 Z

18 Η διπλωμένη μορφή του FIR φίλτρου όπως προκύπτει από τη δίπλωση της transpose μορφής h k C-R h K-1 h(j) M-A x(n) S-R k SYN y(n) SYN

19 Απ ευθείας υλοποίηση ενός φίλτρου FIR L1 elay=t mult T adder h h 1 h 2 h L-1 Latency=L L1 h h 1 h 2 h L-1 elay=t mult log 2 L T adder Αρχιτεκτονική που επιτρέπει την απ ευθείας υλοποίηση φίλτρων FIR με την χρήση ειδικών κυκλωμάτων φαίνεται στο σχήμα

20 Πολλαπλασιαστής διοχέτευσης με σώσιμο κρατουμένου. Είσοδοι έξοδοι σε απόκλιση bit A cor Partial Product Generator MB Encoding B CSA Tree C S CLA Adder P=A B C A CLA Adder S P=A B B

21 Απ ευθείας υλοποίηση με δένδρο 4:2 C-S Αθροιστών a a 1 a 2 a 3 a 4 a 5 a 6 a 7 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder CLA Adder

22 Υλοποίηση Φίλτρου FIR σε transpose μορφή h h 1 h 2 h L-1 Latency= Η transpose μορφή έχει μικρό αριθμό καθυστερήσεων και είναι άμεσης απόκρισης δηλαδή έχει Latency=. Στο σχήμα αυτό πρόβλημα παρουσιάζεται με την διάδοση του που λόγω μήκους αλλά και επειδή τροφοδοτεί πολλές εισόδους μπορεί να επιφέρει χρονική καθυστέρηση στην γραμμή του σήματος. Με κατάλληλους μετασχηματισμούς στο γράφο μπορεί να επιτευχθεί και συστολικότητα αλλά και μικρή καθυστέρηση.

23 ΤΕΧΝΙΚΕΣ ΜΕΤΑΣΧΗΜΑΤΙΣΜΟΥ ΓΡΑΦΟΥ ΣΗΜΑΤΩΝ z -1 z -1 z -1 προαιρετική καθυστέρηση h h 1 h L-2 h L-1 υποκύκλωμα Α υποκύκλωμα Β εισαγωγή καθυστερήσεων αν όλοι οι κλάδοι έχ ουν την ίδια κατεύθυν ση καθυστέρηση προαιρετική καθυστέρηση Πολλαπλασιασμός η προαιρετική καθυστέρηση χ ρειάζεται για ν α μην έχ ουμε μεγάλη καθυστέρηση στις αθροίσεις 2 1 πρόσθεση των 1 και 2

24 Μετακίνηση καθυστερήσεων delay Ισοδύναμα υποκύκλωμα Α υποκύκλωμα B υποκύκλωμα Α υποκύκλωμα B delay

25 Μετασχηματισμός Γράφου direct form z -1 υποκύκλωμα Α υποκύκλωμα Β h h 1 h L-1 transpose form Μετακίν ηση καθυστερήσεων από κλάδους που προσέρχ ον ται σε κλάδους που απέρχ ον ται h h 1 h L-1 υποκύκλωμα Α υποκύκλωμα Β

26 Transpose υλοποίηση με αλυσίδα 4:2 C-S Αθροιστών a a 1 a 2 a 3 a 4 a 5 a 6 a 7 CLA Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder

27 Transpose μορφή φίλτρου FIR 6 σημείων h h 1 h 2 h 3 h 4 h 5 Ενδιάμεση μορφή μεταξύ απλής και transpose υλοποίησης h h 1 h 2 h 3 h 4 h 5

28 Συστολική υλοποίηση φίλτρου FIR 6 σημείων h h 1 h 2 h 3 h 4 h 5

29 4:2 Adder 4:2 Adder 4:2 Adder CLA Adder Mixed υλοποίηση με αλυσίδα 4:2 C-S Αθροιστών a a 1 a 2 a 3 a 4 a 5 a 6 a 7 4:2 Adder 4:2 Adder 4:2 Adder 4:2 Adder

30 Κύκλωμα πρόσθεσης με τον ένα μόνο αριθμό σε μορφή αθροίσματος κρατουμένου 1 η Περίπτωση X*Y=S* όπου το Υ είναι στην -1x * n-1-2 x * n-2 y 1 x * 1 συνήθη δυαδική μορφή y x * c in s * n-1 s * n-2 s * 1 s *

31 Κύκλωμα πρόσθεσης δυο αριθμών σε μορφή αθροίσματος κρατουμένου 2 η Περίπτωση X*Y*=S* y * n-1 x * n-1 y * n-2 x * n-2 y * 1 y * x * 1 x * c * in s * n s * s * s * s * n-1 n-2 1

32 Παράσταση Αριθμών σε RS μορφή i i * i x x x X - X 2 x - 2 x )2 x (x X n-1 i i n-1 i i n-1 i i i * i i i

33 Κύκλωμα πρόσθεσης αριθμών σε RS μορφή y y 1 s * n - προέκταση προσήμου - x * n-1 x * n-2 x * n-3 x * n-4 x * 1 x * s * n-1 s * n-2 s * n-3 s * n-4 s * 1 s * c in y * n-1 y * n-2 y * n-3 y * n-4 y * 1 y * x * n-1 x * n-2 x * n-3 x * n-4 x * 1 x * c * in s * n s * n-1 s * n-2 s * n-3 s * n-4 s * 1 s *

34 Pipeline Υλοποίηση Ψηφιακού Φίλτρου FIR 5 k k CSA CSA CSA CSA CLA Adder

35 Pipeline Υλοποίηση Ψηφιακού Φίλτρου FIR - =Σ -k (k=,5) = CLA Adder C S A C S A C S A C S A

36 Pipeline Υλοποίηση Ψηφιακού Φίλτρου FIR με CSΑ τελικός αθροιστής h =2-6 h 1 =2-4 -1/4 h 4 =2-6 h 3 =2-4 C S A CLA Adder C S A C S A 1 C S A h 2 = 1-1/ , 2, h h h h h ό h x y k k k n n

37 Ψηφιακό Φίλτρο FIR 5 - Σημείων ΠΡΟΣΟΧΗ (Το Σχ του βιβλίου να διορθωθεί με h h 4 και h 1 h 3 ) y n 4 k x nk h k ό h h , h1 h3 2, h h =2-6 h 1 =2-4 h 2 1-1/4 * h 3 =2-4 τελικός αθροιστής h 4 =2-6

38 Αποδοτική Σχεδίαση Σύνθετων Αριθμητικών Μονάδων Υπολογισμός "πεταλούδας" του FFT X x y W s s s a k 1 k k N Y x y W s s s a k 1 k k N s x k s y k a WN x e 2π j a N - s X k 1 s Yk 1 Μιγαδικός πολλαπλασιασμός P ( a j a )( x j x ) ( a x a x ) j ( a x a x ) P j P R R R R R R R R P a x a x R R R P a x a x R R

Σχετικά έγγραφα

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ : Κ. ΠΕΚΜΕΣΤΖΗ ΠΡΑΞΕΙΣ ΜΕ ΠΡΟΣΗΜΑΣΜΕΝΟΥΣ ΑΡΙΘΜΟΥΣ ΚΥΚΛΩΜΑΤΙΚΕΣ ΕΦΑΡΜΟΓΕΣ ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ & ΠΑΡΑΣΤΑΣΗ ΑΡΙΘΜΩΝ Συμπλήρωμα ως προς 2 Booth, Modified Booth Reduntant αριθμητικά συστήματα Signed Digit αριθμητική Κανονική