الکترونیکی: پست پورمظفری

95/08/06 مقاله: دریافت تاریخ 95/11/20 مقاله: پذیرش تاریخ پایین مصرفی توان با به 2 5 و به 2 4 کمپرسورهای طراحی * گوابر داداشی مرتضی ايران تهران- امیرکبیر صنعتی دانشگاه اطالعات فناوری و کامپیوتر مهندسی دانشکده ارشد کارشناسی دانشجوی mdadashi@aut.ac.ir الکترونیکی: پست کالنتری منوچهری کورش ايران پرند پرند واحد آزاد دانشگاه اطالعات فناوری و کامپیوتر مهندسی دانشکده استادیار Kmanochehri@piau.ac.ir الکترونیکی: پست پورمظفری سعادت ايران تهران امیرکبیر صنعتی دانشگاه اطالعات فناوری و کامپیوتر مهندسی دانشکده استادیار Saadat@aut.ac.ir الکترونیکی: پست چكيده ریزپردازندهها در گستردهای بهطور ضربکنندهها امروزه استفاده مورد رمزنگاری الگوریتمهای از خیلی و سیگنال پردازش مدارهای از بعضی در کننده ضرب همچنین میگیرند. قرار در را اشغالی مساحت و تاخیر مصرفی توان بیشترین حسابی عالوه میشود. کننده ضرب اهمیت سبب امر این که میگیرند بر هستند. کنندهها ضرب تولید در واحد مهمترین کمپرسورها براین 5 به و 2 به 4 کمپرسور دو برای جدیدی معماری مقاله اين در طراحی ورودی سه XOR از استفاده با پایین مصرفی توان با 2 HSPICE نرمافزار از استفاده با پیشنهادی طرحهای است. شده فرکانس در و نانومتر 32 ابعاد در CMOS مدل از استفاده با و مسئول نویسندۀ * نتایج است. شده شبیهسازی ولت 1 ولتاژ با گیگاهرتز 1 کاری شدهاند مقایسه موجود طرحهای بهترین با شبیهسازی از حاصل مصرفی توان زمینه در پیشنهادی کمپرسورهای میدهد نشان که درصد 43/6 پیشنهادی 2 به 4 کمپرسور داشتهاند. بهبود PDP و موجود کمپرسورهای به نسبت را PDP 4/1 درصد و مصرفی توان 2 به 5 کمپرسور برای پیشنهادی طرح همچنین میبخشد. بهبود درصد 29/2 میزان به را PDP و درصد 73/8 را مصرفی توان میدهد. بهبود موجود مشابه طرحهای به نسبت XOR 2 به 5 2 کمپرسور به 4 کمپرسور كليدي: واژههاي.HSPICE VLSI ورودی سه 1396 بهار / رایانشی علوم 55

مقدمه 1-1396 بهار / رایانشی علوم دیجیتال ضربکنندههای مدارهای اخیر های دهه در سیگنال پردازش ریزپردازندهها در گستردهای بهطور از بسیاری کارایی محاسبه و رمزنگاری الگوریتمهای معمول بهطور گرفتهاند] 1 [. قرار استفاده مورد الگوریتمها 1 نقلی رقم تولید بخش هستند: بخش سه شامل ضربکنندهها رقم با 3 نهایی کننده جمع بخش و 2 نقلی رقم کاهش بخش و اشغالی مساحت بیشترین نقلی رقم کاهش بخش نقلی] 2 [. به میباشد دارا را بخش سه این بین مصرفی نوان بیشترین کرده جلب خود به طراحان بین در را زیادی توجه دلیل همین نقلی رقم کاهش بخش n n کننده ضرب یک برای است] 3 [. کاهش را نقلی رقم تولید بخش در شده تولید نقلی رقمهای چند پیادهسازی با عمدتا امر این رقم(. دو به )معموال میدهد با کننده جمع از آن در که نقلی رقم کاهش بخش مرحلهای زا یا و جمعکنندهها از آرایهای صورت به 4 نقلی رقم ذخیره کمپرسورها میپذیرد] 4 [. صورت شده استفاده کمپرسورها باعث که میگیرند قرار استفاده مورد جمع عمل انجام برای کارایی و داده کاهش نیز را بحرانی مسیر تاخیر میشود سرعت افزایش نتیجه در دهند] 5 [. افزایش نیز را مدار کلی به دستیابی برای آنها مصرفی توان کاهش و کمپرسورها برای امروزه است. ضرروی باالتر کارایی با ضربکنندهها و 2 4 به کمپرسورهای باال سرعت با ضربکنندهها طراحی توان کاهش و سرعت افزایش برای گسترده بهطور 2 به 5 تعداد با کمپرسورها همچنین میروند] 8-6 [. کار به مصرفی نیز 7 به 2 و 5 به 2 کمپرسورهای مانند بیشتر ورودیهای این در که گرفتهاند قرار بررسی مورد پژوهشگران توسط با ضربکنندههای در استفاده برای 5 به 2 کمپرسورهای بین مورد فزایندهای بهطور باال دقت با یا و زیاد ورودی تعداد کمپرسورها برروی تحقیقات اکثر گرفتهاند. قرار استفاده برای مدار ساختار بهینهسازی بر زیاد ورودی تعداد با دارند] 1 [. تاکید پایین توان یا و باال سرعت با کاربردهای کمپرسور دو طراحی برای جدیدی معماری مقاله این در بهترین بعدی بخش در است. شده ارائه 5 به 2 و 4 به 2 و 5 به 2 و 4 به 2 کمپرسورهای برای موجود طرحهای طرحهای در استفاده مورد ورودی سه XOR همچنین سه بخش ادامه در میگیرند. قرار بررسی مورد پیشنهادی نیز چهار بخش در میپردازد. پیشنهادی طرحهای معرفی به قرار بررسی مورد آن نتایج و شده انجام شبیهسازیهای از حاصل نتیجهگیری پنج بخش در نهایت در و میگیرد است. شده بیان مقاله پیشینهپژوهش 2- مهمترین از یکی کمپرسورها شد گفته که همانطور مهمترین از که هستند ضربکنندهها طراحی برای بخشها ضربکنندههای برای 4 به 2 کمپرسورهای میتوان آنها تعداد با ضربکنندهها برای 5 به 2 کمپرسورهای و متداول که همانطور برد.همچنین نام را باال دقت یا و زیاد ورودی سه XOR از کمپرسورها طراحی برای مقاله این در شد ذکر این در است. شده استفاده ]9[ مرجع در پیشنهادی ورودی میشود. پرداخته باال موارد بررسی به بخش 4 به 2 کمپرسور 1-2- جمع عمل برای کلی بهطور 4 به 2 و 3 به 2 کمپرسورهای 5 دارای 4 به 2 کمپرسور یک میگیرند. قرار استفاده مورد ورودی چهار 1(. شکل )مانند است خروجی سه و ورودی هستند] 8 [. ارزش هم Sum خروجی با c in و x 1,x 2,x 3,x 4 از )معموال گرفته قبل مرحله از ورودی یک 4 به 2 کمپرسور ارزش با خروجی یک و قبل( سطح در مشابه ماژولهای میتوان را 4 به 2 کمپرسور یک میدهد. بعد مرحله به باالتر مانند سری صورت به کننده جمع دو اتصال از استفاده با ساخت. 2 شکل میدهد نمایش را 4 به 2 کمپرسور منطقی تابع )1( معادله رقم c i و کننده جمع اصلی ورودیهای نمایانگر x i آن در که وارد کمپرسور به کمتر ارزش با قبل مرحله از که است نقلی 1- Partial Product Generation 2- Partial Product Reduction 3- Final Carry Propagating Addition 4- Carry save adder 56

شکل 1: نمودار بلوکی یک کمپرسور 4 به 2 شکل 2 : کمپرسور 4 به 2 با استفاده از جمع کننده میشود] 10 [. x 1 +x 2 +x 3 +x 4 +c i =Sum+2 (Carry+Cout) )1( طرحهای مختلفی برای کمپرسور 4 به 2 وجود دارد ]3-1, 11[ 8, 7, بهطور مثال شکل 3 کمپرسور پیشنهادی مرجع ]1[ را نشان میدهد. در این ساختار ماژول XOR-XNOR مقادیر XOR و مقدار معکوس آن را بهطور همزمان به ماژول بعدی انتقال میدهد. به همین دلیل دیگر به استفاده از واحدهای معکوس کننده نیاز نیست. همچنین کمپرسور دیگری نیز در مرجع ]10[ پیشنهاد شده است که در آن به جای استفاده از ماژول XOR-XNOR از ماژول MUX استفاده میکند که باعث میشود مقدار مورد نیاز برای AND شدن از قبل تعیین شده باشد و رقم نقلی خروجی با سرعت بیشتری محاسبه شود. شکل 4 را ببینید. سه خروجی طرح موجود در شکل 4 با فرمول )2( نشان داده میشوند: )2( عالوه براین در طرح پیشنهادی مرجع ]12[ که در شکل )5( نشان داده شده به جای استفاده از XOR-XNOR و یا MUX از ماژول CGEN برای تولید رقم نقلی و Cout استفاده شده است که باعث افزایش سرعت کمپرسور پیشنهادی میشود. 2-2- کمپرسور 5 به 2 کمپرسور 5 به 2 نیز یکی از ماژولهایی است که برای پیادهسازی کمپرسورها با سرعت باال و توان مصرفی پایین مورد استفاده قرار میگیرند. نمودار بلوکی یک کمپرسور 5 به 2 مانند شکل 6 دارای هفت ورودی و چهار خروجی است که پنج ورودی آن به عنوان ورودی اصلی دارای ارزش یکسان بوده و دو ورودی مقادیرشان را از مراحل قبل دریافت میکنند. تمام هفت ورودی دارای ارزش یکسان هستند. کمپرسور 5 به 2 یک خروجی هم ارزش با هفت ورودی و سه خروجی را با یک ارزش باالتر تولید میکند که به ورودی دروازهها در مرحله باالتر متصل میشود. رابطه میان ورودیها و خروجی در یک کمپرسور 5 به 2 در معادله 3 نشان داده شده است. x 1 +x 2 +x 3 +x 4 +x 5 +cin 1 +cin 2 (3) =Sum+2 (Carry+C out1 +C out2 ) یک کمپرسور 5 به 2 همانند کمپرسور 4 به 2 را میتوان با استفاده از جمعکنندهها نیز ایجاد کرد که در شکل 7 قابل مشاهده است. بهطور کلی کمپرسورهای 5 به 2 نیز مانند کمپرسورهای 4 به 2 با استفاده از ترکیب ماژولهای XOR-XNOR و یا MUX ساخته میشوند. بهطور مثال دو طرح پیشنهادی در مرجع] 1 [ در شکل 8 نشان داده شده است که در در طرح شکل 8- ) a (کمپرسوری بر مبنای CGEN و XOR ارائه شده است در حالی که در طرح شکل 8-)b( به جای استفاده از ماژول CGEN از MUX استفاده شده است که باعث میشود قبل از محاسبه مقادیر XOR مقداری که قرار است با XOR مرحله قبل AND شود مشخص و باعث افزایش سرعت 57

]10[. MUX مبنای بر پیشنهادی 4 به 2 کمپرسور شکل 4 : ]1[. مرجع در پیشنهادی 4 به 2 کمپرسور شکل 3 : 1396 بهار / رایانشی علوم شود. نقلی رقم محاسبه شده داده نشان 9 شکل در ]10[ مرجع پیشنهادی طرح است. 4 فرمول مطابق نیز آن خروجی تابع همچنین است. و است گرفته الهام ]1[ مرجع کمپرسورهای از طرح این استفاده جای به ممکن حد تا که است داشته این بر سعی MUX و XOR-XNOR ترکیب از یکدیگر با XOR ترکیب از بگیرد. بهره سرعت افزایش جهت )4( ورودی سه XOR 3-2- بسیاری دیجیتال مدارهای در آن معکوس و XOR VLSI مدارهای طراحی در گستردهای بهطور و دارند کاربرد Parity مقایسهکنندهها 5 مختلفیمانندبررسیکنندههایبیت در میروند. کار به کمپرسورها و رمزنگاری پردازندههای عملکرد بهبود باعث XOR ماژول یک کارایی بهبود نتیجه از بسیاری معماری در امروزه میشود. زیادی مدارهای ورودی سه با XOR عملگر یک انجام به نیاز کمپرسورها با است مشاهده قابل قبل بخش در که همانطور اما است XOR مصرفی توان و سرعت معمول بهطور اینکه به توجه و XOR-XNOR ترکیب از اغلب است زیاد ورودی سه میشود. استفاده جایگزینی جهت CGEN ماژول یا و MUX جهت که است پیشنهادی طرحهای از یکی ]13[ مرجع طرح در که است شده پیشنهاد ورودی سه XOR پیادهسازی توجه با پژوهش این در است. شده داده نشان 10 )الف( شکل هس XOR پیادهسازی برای ]9[ مرجع در که طرحهایی به از یکی از تا شد برآن تصمیم است شده پیشنهاد ورودی دارای که موجود ورودی سه های XOR به نسبت طرحها این در شود. استفاده است یافته بهبود مصرفی توان و سرعت تنها ورودی سه XOR پیادهسازی برای که طرحی بین این نشان 10 )ب( شکل در و بود کرده استفاده ترانزیستور 10 از مصرفی توان کاهش بر عالوه اینکه علت به است شده داده توجه مورد میداد بهبود نیز را اشغالی مساحت تاخیر و در پیشنهادی طرح شد ذکر که مواردی بر عالوه گرفت. قرار ساده ساختار دارای و بوده کامل سوئینگ دارای ]9[ مرجع و layout طراحی مرحله شدن ساده باعث که است متقارن و و ویژگیها این به توجه با میشود. طرحها شدن اقتصادی استفاده ورودی سه XOR از پیشنهادی معماری در اینکه نهایی پیشنهادی طرح پیادهسازی در طرح این است شده است. گرفته قرار استفاده مورد طرحهایپیشنهادی 3- که است مبنا این بر مقاله این در پیشنهادی معماری و XOR-XNOR ترکیب از استفاده جای به ممکن جای تا کاهش باعث تا شود استفاده ورودی سه XOR از MUX 5- Parity bit checker 58

شکل 5: کمپرسور 4 به 2 پیشنهادی مرجع ]12[. شکل 8: کمپرسورهای 5 به 2 پیشنهادی مرجع ]1[ شکل 6: نمودار بلوکی یک کمپرسور 5 به 2 1-3- کمپرسور 4 به 2 شکل 7: یک کمپرسور 5 به 2 با استفاده از جمعکنندهها. توان مصرفی شود و به جای باقی مانده ماژولهای مدار تا حد ممکن از MUX استفاده شود که باعث افزایش سرعت میشود. در این مقاله با استفاده از این روش دو کمپرسور 4 به 2 و 5 به 2 طراحی شده است که در ادامه مورد بررسی قرار خواهند گرفت. طرح پیشنهادی برای کمپرسور 4 به 2 در شکل 11 آمده است. این طرح همانند طرح مرجع ]10[ است با این تفاوت که به جای استفاده از دو دروازه XOR-XNOR و MUX در ورودی از یک دروازه XOR سه ورودی استفاده شده است. این امر باعث شده تا توان مصرفی و تعداد دروازههای مورد نیاز برای پیادهسازی کمپرسور 4 به 2 کاهش یابد. تاخیر کلی حاصل از طرح پیشنهادی برابر است با تاخیر دو XOR دو ورودی و یک XOR سه ورودی. همچنین در پیادهسازی آن تنها از 50 ترانزیستور استفاده شده است که به نسبت بسیاری از کمپرسورهای موجود دارای تعداد ترانزیستور کمتری است. معادله خروجی برحسب ورودی در طرح پیشنهادی مطابق معادله 5 است که نشان دهنده صحت عملکرد کمپرسور پیشنهادی است. 59

شکل 9: کمپرسور 5 به 2 پیشنهادی مرجع] 10 [ شکل 10 : الف( XOR سه ورودی پیشنهادی در مرجع] 13 [ ب( XOR سه ورودی پیشنهادی در مرجع] 9 [. شکل 11: طرح پیشنهادی برای کمپرسور 4 به 2 با استفاده از معماری پیشنهادی شکل 12: طرح پیشنهادی برای کمپرسور 5 به 2 با استفاده از معماری پیشنهادی )5( )6( 2-3- کمپرسور 5 به 2 در کمپرسور 5 به 2 پیشنهادی نیز از معماری ذکر شده در این بخش استفاده شد که در شکل 12 قابل مشاهده است. این طرح نیز مانند طرح قبلی از تعداد دروازۀ کمتر و همچنینازتعدادترانزیستورکمتری) 80 ترانزیستور( نسبت بهطرحهایمشابهموجود استفادهمیکندکهعالوهبربهبود توان مصرفی باعث کاهش مساحت اشغالی نیز خواهد شد. معادالت خروجی بر مبنای ورودی کمپرسور پیشنهادی همانند معادله 6 است که نشان دهنده عمکرد صحیح طرح پیشنهادیمیباشد.تاخیرکلیکمپرسورپیشنهادینیزبرابر است با تاخیر دو XOR سه ورودی. بررسینتایجشبیهسازی در این بخش نتایج حاصل از شبیهسازیها و عملکرد طرحهایپیشنهادیبررسیوباطرحهایموجودتابهامروز مقایسه شده است. تمامی طرحها در این مقاله با استفاده از شبیهسازHSPICE وبافناوری 32 نانومترCMOS وباولتاژ یک ولت و فرکانس کاری 1 گیگاهرتز شبیهسازی شدهاند. برای شبیهسازی عملکرد کمپرسورها در محیط واقعی از محیط شبیهسازی که در مراجع ]1, 6[ پیشنهاد شده 60

جدول 1 : نتایج حاصل از شبیهسازی طرحهای پیشنهادی )μw( توان مصرفی )ps( تاخیر ) 15- PDP(Je*e تعداد ترانزیستور کمپرسورهای 4 به 2 ]6[ 48 68 3/264 43 ]7[ 5/14 272 1/398 74 ]8[ 9/97 94/97 0/946 56 کمپرسور پیشنهادی 2/901 312/783 0/907 50 کمپرسورهای 5 به 2 ]10[ 11/87 126 1/495 84 کمپرسور پیشنهادی 3/113 339/957 1/058 80 شکل 12 : الف( محیط شبیهسازی کمپرسور 4 به 2 ب( محیط شبیهسازی کمپرسور 5 به 2. استفاده شده است که در شکل 12 قابل مشاهده است. در این محیط هر ورودی به یک میانگیر متصل شده و هر خروجی نیز به یک میانگیر متصل شده که باعث میشود تا عملکرد کمپرسورها مانند محیطهای کاربردی واقعی مورد بررسی قرار گیرد. برای پیادهسازی محیط شبیهسازی کمپرسور 4 به 2 از دو و برای کمپرسور 5 به 2 از سه کمپرسور که به هم متصل شدهاند استفاده شده است. این کمپرسورها به این دلیل به صورت موازی پیادهسازی شدهاند که یک مرحله از درخت CSA را به صورت واقعی شبیهسازی کنند. عالوه براین برای شبیهسازی در این محیط بیش از یک کمپرسور برای شبیهسازی استفاده شده است زیرا ممکن است برای بعضی از الگوهای داده مسیر بحرانی از کمپرسورها در همان مرحله از درخت CSA عبور کنند. همچنین به این دلیل که به احتمال زیاد بیشترین تاخیر مربوط به سمت چپ ترین کمپرسور در دو محیط شبیهسازی پیشنهادی است در این شبیهسازی سمت همان کمپرسورها برای محاسبه تاخیر کلی مورد استفاده قرار گرفتهاند. میزان تاخیر نیز از اولین سیگنال ورودی که به مقدار 50 درصد حداکثر ولتاژ ورودی)که در این جا 1 ولت است( تا اولین سیگنال خروجی که به مقدار 50 درصد حداکثر ولتاژ ورودی میرسد اندازه گیری شده است. نتایج حاصل از شبیهسازی کمپرسور 4 به 2 و 5 به 2 در جدول 1 نشان داده شدهاند. با توجه به نتایج به دست آمده کمپرسور 4 به 2 پیشنهادی میزان توان مصرفی و PDP را به ترتیب به اندازه %43/6 و %4/1 کاهش داده است و تنها از 50 ترانزیستور در ساخت آن استفاده شده است که نسبت به اکثر طرحهای موجود از تعداد ترانزیستور کمتری برای طراحی آن استفاده شده است. همچنین کمپرسور 5 به 2 پیشنهادی نیز مصرف توان و PDP را به ترتیب به میزان %73/8 و %29/2 بهبود بخشیده است و در طراحی آن تنها از 80 ترانزیستور استفاده شده است که از تعداد ترانزیستورهای دیگرطرحهایپیشنهادیمشابهکمتر است. شکل موج حاصل از کمپرسورهای پیشنهادی نیز در شکل 13 قابل مشاهده است که نشان دهنده عملکرد صحیح طرحهای پیشنهادی است. نتیجهگیری در این مقاله معماری جدیدی برای پیادهسازی 61

شکل 13: الف( شکل موج حاصل از کمپرسور 4 به 2 کمپرسورهاارائهشدهاستکهدرپیادهسازیکمپرسورهای 4 به 2 و 5 به 2 از آن استفاده شده است. سیاست معماری ارائه شده جایگزینی ماژول XOR سه ورودی به جای ترکیبی از XOR-XNOR و MUX و یا دو XOR دو ورودی برای کاهش توان مصرفی است. برای پیادهسازی طرحهای پیشنهادی از شبیه ساز HSPICE استفاده شده است. همچنین طرحهای پیشنهادی با استفاده از مدل 32 نانومتر CMOS و در فرکانس کاری 1 گیگاهرتز و با ولتاژ ورودی 1 ولت پیادهسازی شدهاند. نتایج حاصل از شبیهسازی نشان میدهد که کمپرسور 4 به 2 پیشنهادی میزان توان مصرفی و PDP را به ترتیب به اندازه %43/6 و %4/1 کاهش داده است و کمپرسور 5 به 2 نیز مصرف توان و PDP را به ترتیب به میزان %73/8 و %29/2 بهبود بخشیده است. عالوه بر این مساحت اشغالی توسط دو طرح پیشنهادی نسبت به اغلب طرحهای موجود بهبود داشته است. در نتیجه کمپسورهای طراحی شده میتوانند در بسیاری از ضرب کنندهها مورد استفاده قرار گیرند و باعث کاهش توان مصرفی و مساحت اشغالی آنها شوند. مراجع [1]C.-H. Chang, J. Gu, and M. Zhang, Ultra low-voltage lowpower CMOS 4-2 and 5-2 compressors for fast arithmetic circuits, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, pp. 1985-1997, 2004. [2]D. Radhakrishnan and A. Preethy, Low power CMOS pass logic 4-2 compressor for high-speed multiplication, PROCEED- INGS OF THE IEEE MIDWEST SYMPOSIUM ON CIRCUITS 62

شکل 13: ب( شکل موج حاصل از کمپرسور 5 به 2. O. Kavehei, Novel direct designs for 3-input XOR function for low-power and high-speed applications, International Journal of Electronics, vol. 97, pp. 647-662, 2010. [10]H. Qi, A high speed low power modulo 2 n+ 1 multiplier design using carbon-nanotube technology, Electrical and Computer Engineering Paper 79. htp://hdl.handle.net/2047/d20002537, Master s Teses, 2012. [11]E. Alkaldy, K. Navi, F. Sharifi, and M. H. Moaiyeri, An ultra high-speed (4; 2) compressor with a new design approach for nanotechnology based on the multi-input majority function, Journal of Computational and Theoretical Nanoscience, vol. 11, pp. 1691-1696, 2014. [12]A. Najafi, B. Mazloom-nezhad, and A. Najafi, Low-power and high-speed 4-2 compressor, Information & Communication Technology Electronics & Microelectronics (MIPRO), 2013 36th International Convention on, pp. 66-69, 2013. [13]S. Goel, A. Kumar, and M. A. Bayoumi, Design of robust, energy-efficient full adders for deep-submicrometer design using hybrid-cmos logic style, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 14, pp. 1309-1321, 2006. AND SYSTEMS, vol. 43, pp. 1296-1299, 2000. [3]A. Momeni, J. Han, P. Montuschi, and F. Lombardi, Design and analysis of approximate compressors for multiplication, IEEE Transactions on Computers, vol. 64, pp. 984-994, 2015. [4]B. K. Mohanty and A. Choubey, Efficient Design for Radix-8 Booth Multiplier and Its Application in Lifting 2-D DWT, Circuits, Systems, and Signal Processing, pp. 1-21, 2016. [5]S. TABRIZCHI, N. AZIMI, and K. NAVI, Design a novel ternary half adder and multiplier based on carbon nano-tube field effect transistors (CNTFETs), Frontiers, vol. 1, 2016. [6]P. Aliparast, Z. D. Koozehkanani, and F. Nazari, An ultra high speed digital 4-2 compressor in 65-nm CMOS, International Journal of Computer Theory and Engineering, vol. 5, p. 593, 2013. [7]A. Pishvaie, G. Jaberipur, and A. Jahanian, Redesigned CMOS (4; 2) compressor for fast binary multipliers, Canadian Journal of Electrical and Computer Engineering, vol. 36, pp. 111-115, 2013. [8]P. Hasini and T. K. Murthy, A Novel high-speed transistorized 8x8 Multiplier using 4-2 Compressors, International Journal of Engineering Research and General Science, vol. 3, pp. 359-365, 2015. [9]M. H. Moaiyeri, R. Faghih Mirzaee, K. Navi, T. Nikoubin, and 63