Logic and Computer Design Fundamentals Chapter 9 Memory Basics Charles Kime & Thomas Kaminski 2004 Pearson Education, Inc. Terms of Use (Hyperlinks are active in View Show mode)
Περίληψη Memory definitions Random Access Memory (RAM) Static RAM (SRAM) integrated circuits Cells and slices Cell arrays and coincident ion Arrays of SRAM integrated circuits Dynamic RAM (DRAM) integrated circuits DRAM Types Synchronous (SDRAM) Double-Data Rate (DDR SRAM) RAMBUS DRAM (RDRAM) Arrays of DRAM integrated circuits Chapter 9 2
Ορισμοί μνήμης Memory Συλλογή αποθηκευτικών κελλιών, μαζί με τα απαραίτητα κυκλώματα για να μεταφέρουν πληροφορίες προς και από αυτά. Memory Organization η βασική αρχιτεκτονική δομή της μνήμης σε σχέση με την πρόσβαση στα δεδομένα. Random Access Memory (RAM) είδος μνήμης που είναι έτσι οργανωμένη ώστε τα δεδομένα να μεταφέρονται προς ή από οποιοδήποτε κελλί (ή κελλία) σε χρόνο ανεξάρτητο από τη θέση του επιλεγμένου κελλιού. Memory Address Πίνακας απο bits που αναγνωρίζει ένα συγκεκριμένο στοιχείο μνήμης (ή συλλογή στοιχείων). Chapter 9 3
Ορισμοί μνήμης (Συνέχεια) Τυπικά στοιχεία δεδομένων είναι: bit a single binary digit byte a collection of eight bits accessed together word a collection of binary bits whose size is a typical unit of access for the memory. It is typically a power of two multiple of bytes (e.g., 1 byte, 2 bytes, 4 bytes, 8 bytes, etc.) Memory Data έναbit ή μια συλλογή απο bits που θα αποθηκευτεί σε κελλιά μνήμης ή τα κελλιά μνήμης θα έχουν πρόσβαση σε αυτά. Memory Operations λειτουργίες σε δεδομένα της μνήμης που υποστηρίζονται απο τη μονάδα μνήμης. Τυπικά, read και write λειτουργίες σε κάποια στοιχεία δεδομένων(bit, byte, word, etc.). Chapter 9 4
Οργάνωση μνήμης (Memory Organization) Οργανώνεται σαν ένα indexed πίνακα λέξεων. Ηαξία για το index για κάθε λέξη είναι η διεύθυνση μνήμης. Συχνά οργανώνεται στις ανάγκες μιας συγκεκριμένης αρχιτεκτονικής υπολογιστών. Κάποιες σημαντικές ιστορικές αρχιτεκτονικές υπολογιστών και η αντίστοιχη οργάνωση μνήμης είναι: Digital Equipment Corporation PDP-8 used a 12-bit address to address 4096 12-bit words. IBM 360 used a 24-bit address to address 16,777,216 8-bit bytes, or 4,194,304 32-bit words. Intel 8080 (8-bit predecessor to the 8086 and the current Intel processors) used a 16-bit address to address 65,536 8-bit bytes. Chapter 9 5
Memory Block Diagram Ένα βασικό σύστημα μνήμης φαίνεται δίπλα: k address lines are decoded to address 2 k words of memory. Κάθε λέξη είναι n bits. Read και Write είναι μια γραμμή ελέγχου που καθορίζουν τις πιο απλές λειτουργίες μνήμης. k Address Lines k Read Write 1 1 n Data Input Lines n Memory Unit 2 k Words n Bits per Word n n Data Output Lines Chapter 9 6
Οργάνωση μνήμης - Παράδειγμα Παράδειγμα περιεχομένου μνήμης: A memory with 3 address bits & 8 data bits has: k = 3 and n = 8 so 2 3 = 8 addresses labeled 0 to 7. 2 3 = 8 words of 8-bit data Memory Address Binary Decimal Memory Content 0 0 0 0 1 0 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 2 1 0 1 1 0 0 0 1 0 1 1 3 0 0 0 0 0 0 0 0 1 0 0 4 1 0 1 1 1 0 0 1 1 0 1 5 1 0 0 0 0 1 1 0 1 1 0 6 0 0 1 1 0 0 1 1 1 1 1 7 1 1 0 0 1 1 0 0 Chapter 9 7
Βασικές λειτουργίες μνήμης (Basic Memory Operations) Οιλειτουργίεςμνήμηςαπαιτούνταακόλουθα: Data data που γράφεται προς, ή διαβάζεται απο, τη μνήμη όπως το απαιτεί η λειτουργία. Address καθορίζει τη θέση μνήμης στην οποία θα γίνει η ενέργεια. Οι γραμμές διεύθυνσης(address lines) μεταφέρουν αυτή την πληροφορία στη μνήμη. Τυπικά: n bits καθορίζουν θέσεις για 2 n λέξεις. An operation Πληροφορία που στέλνεται στη μνήμη και μεταφράζεται σαν πληροφορία ελέγχου και καθορίζει τον τύπο λειτουργίας που θα εκτελεστεί. Τυπικές λειτουργίες είναι το READ και WRITE. Άλλες είναι το READ ακολουθούμενο απο WRITE και μια ποικιλία λειτουργιών που σχετίζονται με blocks πληροφοριών που θα παραδοθούν. Τα σήματα λειτουργιών (Operation signals) μπορούν επίσης να καθορίσουν χρονική πληροφορία. Chapter 9 8
Βασικές λειτουργίες μνήμης (συνέχεια) Read Memory μια λειτουργία που διαβάζει δεδομένα αποθηκευμένα στη μνήμη: Place a valid address on the address lines. Wait for the read data to become stable. Write Memory μια λειτουργία που γράφει δεδομένα στη μνήμη: Place a valid address on the address lines and valid data on the data lines. Toggle the memory write control line Κάποτε οι γραμμές ενεργοποίησης για read και write, καθορίζεται σαν ένα ρολόι με ακριβή χρονική πληροφορία (e.g. Read Clock, Write Strobe). Otherwise, it is just an interface signal. Sometimes memory must acknowledge that it has completed the operation. Chapter 9 9
Συγχρονισμός λειτουργιών μνήμης (Memory Operation Timing) Οι περισσότερες βασικές μνήμες είναι ασύγχρονες Storage in latches or storage of electrical charge No clock Ελέγχονται από control inputs και address Συγχρονισμός των αλλαγών του σήματος και παρακολούθηση δεδομένων είναι σημαντική για τη λειτουργία που θα γίνει Read timing: Clock 20 ns T1 T2 T3 T4 T1 Address Address valid Memory enable Read/ Write Data output 65 ns Read cycle Data valid Chapter 9 10
Συγχρονισμός λειτουργιών μνήμης Write timing: Clock Address 20 ns T1 T2 T3 T4 T1 Address valid Memory enable Read/ Write Data input 75 ns Write cycle Data valid Critical times measured with respect to edges of write pulse (1-0-1): Address must be established at least a specified time before 1-0 and held for at least a specified time after 0-1 to avoid disturbing stored contents of other addresses Data must be established at least a specified time before 0-1 and held for at least a specified time after 0-1 to write correctly Chapter 9 11
RAM Integrated Circuits Τύποι random access memory Static information stored in latches Dynamic information stored as electrical charges on capacitors Charge leaks off Periodic refresh of charge required Εξάρτηση στο Power Supply Volatile loses stored information when power turned off Non-volatile retains information when power turned off Chapter 9 12
Static RAM Cell Πίνακας αποθηκευτικών κελλιών χρησιμοποιήτε για υλοποίηση του static RAM Select Storage Cell SR Latch Select input for control Dual Rail Data Inputs B and B Dual Rail Data Outputs C and C B B S R Q Q C C Chapter 9 13
Static RAM Bit Slice Represents all circuitry that is required for 2 n Word Select 1-bit words 0 Multiple s Control Lines: Word i one for each word Re ad / Write Bit Select Data Lines: Data in Data out Data in Word 2 n 1 B B S Select R S R Q Q Q Q X C X C X X S R Word 0 Word 1 Word 2 n 1 Q Q Read/Write logic Data in Data out Read/ Bit Write (b) Symbol Write logic Read/ Write Bit (a) Logic diagram Read logic Data out Chapter 9 14
2 n -Word 1-Bit RAM IC Για κτίσιμο ενός RAM IC από ένα RAM slice, θέλουμε: Decoder αποκρυπτογραφεί τις n γραμμές διεύθυνσης σε 2 n γραμμές επιλογής λέξεων Ένα 3-state buffer Στα δεδομένα εξόδου επιτρέπει στα RAM ICs να συνδιαστούν σε ένα RAM με c 2 n λέξεις A 3 A 2 A 1 A 0 Data input Read/ Write Memory enable 16 x 1 RAM (a) Symbol A 3 A 2 A 1 A 0 Data output 4-to-16 Decoder 0 2 3 1 2 2 2 3 4 2 1 5 6 2 0 7 8 9 10 11 12 13 14 15 Data input Word Read/Write logic Data in Data out Read/ Write Bit Data output Read/Write Chip (b) Block diagram Chapter 9 15
Cell Arrays and Coincident Selection Οι πίνακες μνήμης μπορεί να γίνουν πολύ μεγάλοι => Μεγάλοι αποκωδικοποιητές Μεγάλα fanouts για τα bit lines Το μέγεθος του αποκωδικοποιητή και τα fanouts μπορούν να μειωθούν κατα n με χρήση coincident ion σε ένα 2-δυάστατο πίνακα Χρήση 2 decoder, ένα για λέξεις και ένα για bits Word γίνεται Row Bit γίνεται Column Δείτε επόμενο slide για παράδειγμα A 3 and A 2 used for Row A 1 and A 0 for Column Chapter 9 16
Cell Arrays and Coincident Selection (continued) A 3 A 2 Row decoder 2-to-4 Decoder 0 2 1 2 0 1 0 1 2 3 Row 4 5 6 7 2 8 9 10 11 3 12 13 14 15 Read/Write logic Read/Write logic Read/Write logic Read/Write logic Data in Data out Read/ Write Bit Data in Data out Read/ Write Bit Data in Data out Read/ Write Bit Data in Data out Read/ Write Bit Data input Read/Write X X X X 0 1 Column 2 3 Data output Column decoder 2-to-4 Decoder with enable 2 1 2 0 Enable A 1 A 0 Chip Chapter 9 17
RAM ICs με > 1 Bit/Word Το μήκος της λέξης μπορεί να είναι αρκετά μεγάλο. Γιακαλύτεροισοζύγισματουαριθμού τωνλέξεωνκαιτουμεγέθουςτους, κάνουμε χρήση ICs με > 1 bit/word Δείτε Figure 9-8 για παράδειγμα 2 Data input bits 2 Data output bits Row s 4 rows Column s 2 pairs of columns Chapter 9 18
Κτίζοντας μεγαλύτερες μνήμες Χρησιμοποιώντας τις CS γραμμές, μπορούμε να κάνουμε μεγαλύτερες μνήμες απο μικρότερες, με το να δέσουμε μαζί όλες τις διευθύνσεις, δεδομένα, και τις γραμμές R/W παράλληλα, και κάνοντας χρήση των decoded higher order address bits για να ελέχουμε το CS. Με χρήση της μνήμης 4- Word by 1-Bit memory απο πριν, κτίζουμε ένα 16-Word με 1-Bit memory. A3 A2 A1 A0 R/W Decoder S1 S0 D3 D2 D1 D0 A1 A0 R/W CS A1 A0 R/W CS A1 A0 R/W CS A1 A0 R/W CS D-In D-Out D-In D-Out D-In D-Out D-In D-Out Data In Data Out Chapter 9 19
Κτίζωντας πιο πλατιές μνήμες Γιανακτίσουμεπιοπλατιές μνήμες με χρήση πιο στενών, δένουμε τις γραμμές διευθύνσεων και ελέγχου παράλληλα και κρατούμε ξεχωριστά τις γραμμές δεδομένων. Για παράδειγμα, για να κάνουμε μια 4-word by 4-bit μνήμη by 4, 4-word by 1-bit memories Note: Both 16x1 and 4x4 memories take 4-chips and hold 16 bits of data. A1 A0 R/W CS A1 A0 R/W CS A1 A0 R/W CS A1 A0 R/W CS A1 A0 R/W CS Data In D-In D-Out D-In D-Out D-In D-Out D-In D-Out Data Out 3 2 1 0 3 2 1 0 Chapter 9 20
Dynamic RAM (DRAM) Βασική αρχή: Storage of information on capacitors. Charge and discharge of capacitor to change stored value Use of transistor as switch to: Store charge Charge or discharge See next slide for circuit, hydraulic analogy, and logical model. Chapter 9 21
Dynamic RAM (συνέχεια) B Select Select T C D (a) To Pump Stored 1 Stored 0 (b) (c) Write 1 Write 0 B D Q C (d) (e) Read 1 Read 0 C D model (h) (f) (g) Chapter 9 22
Dynamic RAM - Bit Slice C is driven by 3-state drivers Sense amplifier is used to change the small voltage change on C into H or L In the electronics, B, C, and the sense amplifier output are connected to make destructive read into non-destructive read Data in Word 0 Word 2 n2 1 B Select D C Select D C Q Q D model D model C Sense amplifier Word 0 Word 1 Word 2 n 2 1 D D D Read/Write logic Data in Data out Read/ Bit Write (b) Symbol Write logic Read/ Write Bit (a) Logic diagram Read logic Data out Chapter 9 23
Dynamic RAM - Block Diagram Block Diagram Βλέπε Figure 9-14 Refresh Controller and Refresh Counter Read and Write Operations Application of row address Application of column address Why is the address split? Why is the row address applied first? Chapter 9 24
Dynamic RAM Read Timing 20 ns Clock T1 T2 T3 T4 T1 Address Row Address Column Address RAS CAS Output enable Read/ Write Data output Hi-Z Data valid 65 ns Read cycle Chapter 9 25
DRAM Types Τύποι για να συζητηθούν Synchronous DRAM (SDRAM) Double Data Rate SDRAM (DDR SDRAM) RAMBUS DRAM (RDRAM) Τεκμηρίωση αποτελεσματικότητας αυτών των τύπων DRAM συχνά χρησιμοποιείται σαν μέρος ιεραρχίας της μνήμης (λεπτομέρειες στο κεφάλαιο 14) Reads από την DRAM φέρνει δεδομένα σε χαμηλότερα επίπεδα της ιεραρχίας Transfers από την DRAM περιέχουν πολλαπλές συνεχόμενες addressed words Πολλές λέξεις διαβάζονται εσωτερικά απο την DRAM ICs με χρήση μιας row address και γίνονται captured μέσα στη μνήμη Αυτό το διάβασμα περιέχει μεγάλη καθυστέρηση Chapter 9 26
DRAM Types (συνέχεια) Τεκμηρίωση αποτελεσματικότητας αυτών των τύπων (συνέχεια) Αυτές οι λέξεις μετά μεταφέρονται έξω μέσω του δίαυλου μνήμης χρησιμοποιώντας μια σειρά από clocked μεταφορές Αυτές οι μεταφορές έχουν χαμηλή καθυστέρηση, έτσι πολλές μπορούν να γίνουν σε μικρό χρονικό διάστημα Παίρνουμε το column address και χρησιμοποιείται από ένα synchronous μετρητή μέσα στην DRAM για να προσφέρει consecutive column addresses για τις μεταφορές burst read the resulting multiple word read from consecutive addresses Chapter 9 27
Synchronous DRAM Μεταφορές προς και από την DRAM συχρονίζονται με ένα ρολόι Synchronous καταχωρητές έχουμε στα: Address input Data input Data output Column address counter for addressing internal data to be transferred on each clock cycle beginning with the column address counts up to column address + burst size 1 Παράδειγμα: Memory data path width: 1 word = 4 bytes Burst size: 8 words = 32 bytes Memory clock frequency: 5 ns Latency time (from application of row address until first word available): 4 clock cycles Read cycle time: (4 + 8) x 5 ns = 60 ns Memory Bandwidth: 32/(60 x 10-9 ) = 533 Mbytes/sec Chapter 9 28
Double Data Rate Synchronous DRAM Μεταφορά δεδομένων και στις δυο edges του ρολογιού Παρέχει rate μεταφοράς της τάξης 2 data words per clock cycle Παράδειγμα: το ίδιο όπως και στο synchronous DRAM Read cycle time = 60 ns Memory Bandwidth: (2 x 32)/(60 x 10-9 ) = 1.066 Mbytes/sec Chapter 9 29
RAMBUS DRAM (RDRAM) Χρήση packet-based δίαυλου για ένωση ανάμεσα στα RDRAM ICs και του δίαυλου μνήμης προς τον επεξεργαστή Ο δίαυλος αποτελείται από: A 3-bit row address bus A 5-bit column address bus A 16 or 18-bit (for error correction) data bus Ο δίαυλος είναι synchronous και μεταφέρει και στις 2 edges του ρολογιού Τα Packets είναι 4-clock cycles long δίνοντας 8 transfers per packet και αναπαριστώντας: A 12-bit row address packet A 20-bit column address packet A 128 or 144-bit data packet Πολλαπλά memory banks χρησιμποιούνται για να απαγορεύσουν ταυτόχρονες προσβάσεις στη μνήμη με διαφορετικές row διευθύνσεις Το ηλεκτρονικό σχέδιο είναι sophisticated επιτρέπωντας πολύ γρήγορες ταχύτητες ρολογιού Chapter 9 30
Arrays of DRAM Integrated Circuits Παρόμοια με πίνακες SRAM ICs, μα υπάρχουν διαφορές συνήθως που διαχειρίζεται ένα IC που ονομάζεται DRAM controller: Separation of the address into row address and column address and timing their application Providing RAS and CAS and timing their application Performing refresh operations at required intervals Providing status signals to the rest of the system (e.g., indicating whether or not the memory is active or is busy performing refresh) Chapter 9 31
Terms of Use 2004 by Pearson Education,Inc. All rights reserved. The following terms of use apply in addition to the standard Pearson Education Legal Notice. Permission is given to incorporate these materials into classroom presentations and handouts only to instructors adopting Logic and Computer Design Fundamentals as the course text. Permission is granted to the instructors adopting the book to post these materials on a protected website or protected ftp site in original or modified form. All other website or ftp postings, including those offering the materials for a fee, are prohibited. You may not remove or in any way alter this Terms of Use notice or any trademark, copyright, or other proprietary notice, including the copyright watermark on each slide. Return to Title Page Chapter 9 32