Ενότητα ΚΑΤΑΧΩΡΗΤΕΣ ΜΕΤΡΗΤΕΣ ΜΝΗΜΕΣ RAM

Transcript

1 2 Ενότητα ΚΑΤΑΧΩΡΗΤΕΣ ΜΕΤΡΗΤΕΣ ΜΝΗΜΕΣ RAM

2 Γενικές Γραμμές Παράλληλα και Σειριακά Δεδομένα Παράλληλοι λ Καταχωρητές Σήματα Ενεργοποίησης Διαβάσματος & Γραψίματος - Εισόδου & Εξόδου Υπολογισμός Περιόδου Σήματος Ρολογιού Καταχωρητές Ολίσθησης Σειριακή - Παράλληλη Μετάδοση Δεδομένων Μετρητές Κυμάτωσης Σύγχρονοι Μετρητές Μνήμες RAM Βλέπε: Βιβλίο Wakerly Παράγραφοι 2.6., 8..4, 8.2.5, 8.5., 8.5.2, 8.5.3, , , , , 0.3.,0.3.2, , ( (μ), 0.4, 04( 0.4. (μ), Βιβλίο Mano Παράγραφοι 6., 6.2, 6.3, 6.4, 7., 7.2(μ), 7.3(μ)

3

4

5 Παράλληλα και Σειριακά Δεδομένα Τα περισσότερα ψηφιακά συστήματα μεταδίδουν και αποθηκεύουν δεδομένα σε παράλληλη μορφή Η παράλληλη μετάδοση γίνεται με τη χρήση μίας αρτηρίας (bus), όπου κάθε ψηφίο μίας λέξης δεδομένων έχει τη δικιά του γραμμή μετάδοσης Κατά την παράλληλη αποθήκευση όλα τα ψηφία μίας λέξης δεδομένων αποθηκεύονται παράλληλα Για την παράλληλη αποθήκευση δεδομένων χρησιμοποιούνται παράλληλοι καταχωρητές

6 Παράλληλα και Σειριακά Δεδομένα Περιορισμοί στο κόστος υλοποίησης επιβάλλουν τη μετάδοση και αποθήκευση δεδομένων σε σειριακή μορφή, θυσιάζοντας την απόδοση του ψηφιακού συστήματος Η σειριακή μετάδοση γίνεται με τη χρήση μίας μόνο γραμμής σειριακών δεδομένων (serial data line), όπου τα ψηφιά μίας λέξης δεδομένων μεταδίδονται στη σειρά το ένα μετά το άλλο Εάν μεταδίδεται πρώτα το περισσότερο σημαντικό ψηφίο, έχουμε μετάδοση big endian Εάν μεταδίδεται πρώτα το λιγότερο σημαντικό ψηφίο, έχουμε μετάδοση little endian Ένα σήμα ρολογιού ογ ού (clock) καθορίζει τον ρυθμό μεταφοράς ψηφίων έτσι, ώστε να μεταδίδεται ένα ψηφίο ανά κύκλο ρολογιού Ο ρυθμός μεταφοράς ψηφιών (σε bits per second bps) ισούται με τη συχνότητα του ρολογιού (σε Hz) Κατά τη σειριακή αποθήκευση τα ψηφία μίας λέξης δεδομένων αποθηκεύονται στη σειρά το ένα μετά το άλλο Για τη σειριακή αποθήκευση δεδομένων αλλά και για τη μετατροπή Για τη σειριακή αποθήκευση δεδομένων, αλλά και για τη μετατροπή της παράλληλης μετάδοσης σε σειριακή μετάδοση και το αντίστροφο, χρησιμοποιούνται καταχωρητές ολίσθησης

7 Παράλληλοι Καταχωρητές (Registers) Οι παράλληλοι καταχωρητές απαρτίζονται από D flip-flops που λαμβάνουν κοινό σήμα ρολογιού () κατάλληλης συχνότητας Αποθηκεύουν δυαδικά δεδομένα οργανωμένα σε bytes ή λέξεις κατά την ανερχόμενη (κατερχόμενη) ακμή του Τα δεδομένα πρέπει να έχουν ήδη σταθεροποιηθεί πριν την ανερχόμενη (κατερχόμενη) ακμή του και να ικανοποιούνται οι χρόνοι προετοιμασίας (set-up) και κρατήματος (hold) Οι παράλληλοι καταχωρητές μπορεί να έχουν και ασύγχρονες εισόδους (preset και clear) για αρχικοποίηση συνήθως στο όλα- ή όλα-0. preset D Dn D PR... D PR clear CLR CLR n n

8 Παράλληλοι Καταχωρητές (Registers) Οι παράλληλοι καταχωρητές μπορεί να έχουν και σήματα ενεργοποίησης σήμα ενεργοποίησης γραψίματος (write enable) που εμποδίζει την αλλαγή περιεχομένων σήμα ενεργοποίησης διαβάσματος (read enable) που οδηγεί την έξοδο σε υψηλή αντίσταση με τη χρήση απομονωτών τριών καταστάσεων write_en clock D 0 D read_en tri-state buffer κυψελίδα καταχωρητή

9 Σχεδίαση Ψηφιακού Συστήματος σε Επίπεδο Μεταφοράς Καταχωρητή RTL* Σχεδιάζεται σαν σύγχρονο ακολουθιακό κύκλωμα με ρολόι, όπου χρησιμοποιούνται Παράλληλοι λ καταχωρητές (REG), και Συνδυαστική λογική (CL) ανάμεσα στους καταχωρητές REG CL *Register Transfer Level REG CL REG CL REG

10 Υπολογισμός Περιόδου Σήματος Ρολογιού ΣΥΝΔΥΑΣΤΙΚΗ t su &t h ΛΟΓΙΚΗ t su &t h D D2 2 t t C( & i ) pc(max&min) t pc(max&min) t comb(max & min) ΚΑΤΑΧΩΡΗΤΗΣ ΚΑΤΑΧΩΡΗΤΗΣ

11 Υπολογισμός Περιόδου Σήματος Ρολογιού D t su t h t su t h t su t h t w t w t w t w t pc t pc D2 t su t h t su t h t su t h t t t comb t comb 2 t t pc t pc

12 Υπολογισμός Περιόδου Σήματος Ρολογιού Η περίοδος του σήματος του ρολογιού t πρέπει να ικανοποιεί τις ακόλουθες συνθήκες : t (min) > t W (για να γίνεται αντιληπτό το σήμα του ρολογιού από τα D flip-flop) t (min) > t pc(max) + t comb(max) + t su (για να έχουν ήδη σταθεροποιηθεί οι είσοδοι πριν την ανερχόμενη ακμή του κατά ελάχιστο χρόνο προετοιμασίας (set-up) t h < t pc(min) + t comb(min) (για να παραμένουν οι είσοδοι σταθεροί μετά την ανερχόμενη ακμή του κατά ελάχιστο χρόνο κρατήματος (hold) t pc(max/min) : η καθυστέρηση διάδοσης δάδ από το μέχρι την έξοδο του καταχωρητή t su (Set-up-time) : ο χρόνος που πρέπει να είναι σταθερή η είσοδος πριν την ακμή του ρολογιού t h (Hold-time) : ο χρόνος που πρέπει να παραμείνει σταθερή η είσοδος μετά την ακμή του ρολογιού t w (pulse width) : το ελάχιστο πλάτος παλμού (min pulse width) t comb(max & min) : η καθυστέρηση διάδοσης στο συνδυαστικό κύκλωμα Skew-time = 0: η χρονική διαφορά άφιξης της ακμής του ρολογιού στα F-F των καταχωρητών είναι 0

13 MSI κύκλωμα 74x75 4-Bit Register with Asynchronous Clear 8 GND x75 CLR D D2 D3 D V cc

14 MSI κύκλωμα 74x75 4-Bit Register with Asynchronous Clear D D CLR CLR Επόμενο D flip-flop Ασύγχρονο clear

15 MSI κύκλωμα 74x374 8-Bit Register with Output Enable 0 GND x374 OE D D2 2 D3 3 D4 4 D5 5 D6 6 D7 7 D V cc

16 MSI κύκλωμα 74x374 8-Bit Register with Output Enable D D OE tri-state bff buffer Επόμενο D flip-flop Για ΟΕ=0 η έξοδος αποκτά υψηλή αντίσταση

17 MSI κύκλωμα 74x377 8-Bit Register with Input Enable (Write Enable) 0 GND x377 IE D D2 2 D3 3 D4 4 D5 5 D6 6 D7 7 D V cc

18 MSI κύκλωμα 74x377 8-Bit Register with Input Enable (Write Enable) MUX 2 to D D IE Επόμενο D flip-flop Για ΙΕ = η έξοδος παραμένει αμετάβλητη

19

20

21 Καταχωρητές Ολίσθησης (Shift Registers) Οι καταχωρητές ολίσθησης απαρτίζονται από D flip-flops που λαμβάνουν κοινό σήμα ρολογιού () Η αποθηκευμένη λέξη δεδομένων ολισθαίνει μία θέση δεξιά ή αριστερά κατά την ανερχόμενη (κατερχόμενη) ακμή του Υπάρχουν 4 κατηγορίες καταχωρητών ολίσθησης : σειριακής εισόδου - σειριακής εξόδου (serial-in, serial-out - SISO) σειριακής εισόδου - παράλληλης εξόδου (serial-in, parallel-out - SIPO) παράλληλης εισόδου - σειριακής εξόδου (parallel-in, serial-out - PISO) παράλληλης εισόδου - παράλληλης εξόδου (parallel-in, parallel-out - PIPO)

22 Καταχωρητές Ολίσθησης (Shift Registers) Σειριακής Εισόδου - Σειριακής Εξόδου (SISO) Σε κάθε ακμή του σήματος ρολογιού η λέξη δεδομένων που είναι αποθηκευμένη στον καταχωρητή ολισθαίνει μία θέση δεξιά έτσι, ώστε το λιγότερο σημαντικό ψηφίο (LSB) του καταχωρητή να χάνεται, ενώ το περισσότερο σημαντικό ψηφίο (MSB) του καταχωρητή να αποθηκεύει την τιμή της σειριακής εισόδου (SERIN) SERIN 0 SERIN 0 0 MSB LSB D D 0 D 0 D D 0 D D 0 D 0 SEROUT πριν την ακμή του SEROUT 0 μετά την ακμή του

23 Καταχωρητές Ολίσθησης (Shift Registers) Σειριακής Εισόδου - Σειριακής Εξόδου (SISO) SERIN SERIN SEROUT SEROUT Αρχικοποίηση η όλα-0 Μετά την η ακμή (ος κύκλος) SERIN SEROUT Μετά τη 2η ακμή (2ος κύκλος) SERIN SERIN SEROUT SEROUT Μετά την 3η ακμή (3ος κύκλος) Μετά την 4η ακμή (4ος κύκλος) Η λέξη δεδομένων στις σειριακή είσοδο SERIN μεταδίδεται σειριακά, ένα ψηφίο ανά κύκλο ρολογιού. Μετά από 4 κύκλους ρολογιού η λέξη δεδομένων έχει αποθηκευθεί στον καταχωρητή SISO.

24

25 Καταχωρητές Ολίσθησης (Shift Registers) Σειριακής Εισόδου - Παράλληλης Εξόδου (SIPO) Σε κάθε ακμή του σήματος ρολογιού η λέξη δεδομένων που είναι αποθηκευμένη στον καταχωρητή ολισθαίνει μία θέση δεξιά. Υπάρχουν έξοδοι για κάθε ψηφίο της λέξης δεδομένων και χρησιμοποιείται για μετατροπή από σειριακή σε παράλληλη μετάδοση της λέξης δεδομένων SERIN D D D D Μετά από 4 κύκλους του ρολογιού η λέξη δεδομένων έχει αποθηκευθεί στον καταχωρητή SIPO. Στον πρώτο κύκλο αποθηκεύεται το περισσότερο σημαντικό ψηφίο (ΜSB) - Big Endian (Apple)

26 Καταχωρητές Ολίσθησης (Shift Registers) Σειριακής Εισόδου - Παράλληλης Εξόδου (SIPO) Σε κάθε ακμή του σήματος ρολογιού η λέξη δεδομένων που είναι αποθηκευμένη στον καταχωρητή ολισθαίνει μία θέση δεξιά. Υπάρχουν έξοδοι για κάθε ψηφίο της λέξης δεδομένων και χρησιμοποιείται για μετατροπή από σειριακή σε παράλληλη μετάδοση της λέξης δεδομένων SERIN D D D D Μετά από 4 κύκλους του ρολογιού η λέξη δεδομένων έχει αποθηκευθεί στον καταχωρητή SIPO. Στον πρώτο κύκλο αποθηκεύεται το λιγότερο σημαντικό ψηφίο (LSB) - Little Endian (IBM PC)

27 Καταχωρητές Ολίσθησης (Shift Registers) Παράλληλης Εισόδου - Σειριακής Εξόδου (PISO) Ο καταχωρητής PISO έχει δύο τρόπους λειτουργίας, που ελέγχονται από το σήμα ελέγχου LOAD/SHIFT τον τρόπο φόρτωσης (LOAD) για (LOAD/SHIFT = ), και τον τρόπο ολίσθησης (SHIFT) για (LOAD/SHIFT =0) Σε κάθε ακμή του σήματος ρολογιού φορτώνεται παράλληλα νέα λέξη δεδομένων στον καταχωρητή (τρόπος ρ ς φόρτωσης). Σε κάθε ακμή του σήματος ρολογιού η λέξη δεδομένων που είναι αποθηκευμένη στον καταχωρητή ολισθαίνει μία θέση δεξιά (τρόπος ό ολίσθησης). ) Υπάρχουν είσοδοι για κάθε ψηφίο της λέξης δεδομένων και χρησιμοποιείται για μετατροπή από παράλληλη σε σειριακή μετάδοση της λέξης δεδομένων Ο καταχωρητής PISO διαθέτει επίσης σειριακή είσοδο και σειριακή έξοδο για σειριακή μετάδοση της λέξης δεδομένων

28 Καταχωρητές Ολίσθησης (Shift Registers) Παράλληλης Εισόδου - Σειριακής Εξόδου (PISO) LOAD/SHIFT SERIN A 0 MUX D A B 0 MUX D B C 0 MUX D C D D MUX 0 SEROUT

29 Καταχωρητές Ολίσθησης (Shift Registers) Παράλληλης Εισόδου - Παράλληλης Εξόδου (PIPO) Ο καταχωρητής PIPO έχει δύο τρόπους λειτουργίας, που ελέγχονται από το σήμα ελέγχου LOAD/SHIFT τον τρόπο φόρτωσης (LOAD) για (LOAD/SHIFT = ), και τον τρόπο ολίσθησης (SHIFT) για (LOAD/SHIFT = 0) Σε κάθε ακμή του σήματος ρολογιού φορτώνεται παράλληλα νέα λέξη δεδομένων στον καταχωρητή (τρόπος φόρτωσης). Σε κάθε ακμή του σήματος ρολογιού η λέξη δεδομένων που είναι αποθηκευμένη στον καταχωρητή ολισθαίνει μία θέση δεξιά (τρόπος ολίσθησης). Υπάρχουν είσοδοι για κάθε ψηφίο της λέξης δεδομένων και χρησιμοποιείται για μετατροπή από παράλληλη σε σειριακή μετάδοση της λέξης δεδομένων Επίσης, υπάρχουν έξοδοι για κάθε ψηφίο της λέξης δεδομένων και χρησιμοποιείται για μετατροπή από σειριακή σε παράλληλη μετάδοση της λέξης δεδομένων Ο καταχωρητής PIPO διαθέτει επίσης σειριακή είσοδο και σειριακή έξοδο για σειριακή μετάδοση της λέξης δεδομένων

30 Καταχωρητές Ολίσθησης (Shift Registers) Παράλληλης Εισόδου - Παράλληλης Εξόδου (PIPO) LOAD/SHIFT SERIN A 0 MUX D A B 0 MUX D B C 0 MUX D C D SEROUT-D D MUX 0

31

32

33 MSI κύκλωμα 74x94 4-Bit Universal Shift Register with Clear 8 GND 6 V cc x94 CLR S0 S LIN D D 2 C C 3 B B 4 A A 5 RIN

34 MSI κύκλωμα 74x94 4-Bit Universal Shift Register with Clear Χαρακτηριστικός Πίνακας (ή Πίνακας Λειτουργίας) τρόποι είσοδοι clear ρολόι επόμενη κατάσταση = έξοδοι λειτουργίας S S0 CLR A(t+) B(t+) C(t+) D(t+) HOLD 0 0 A(t) B(t) C(t) D(t) SHIFT RIGHT 0 RIN A(t) B(t) C(t) SHIFT LEFT 0 B(t) C(t) D(t) LIN LOAD A B C D Χ Χ 0 A(t) B(t) C(t) D(t) Χ Χ A(t) B(t) C(t) D(t) CLEAR X X 0 X

35 MSI κύκλωμα 74x94 4-Bit Universal Shift Register with Clear Α B C D CLR S S0 CLR CLR CLR CLR D D D D MUX MUX MUX MUX 4 to 4 to 4 to 4 to B RIN C A D B LIN C Α B C D

36 Σειριακή - Παράλληλη η Μετάδοση Δεδομένων Παράλληλα Δεδομένα PISO REG Σειριακά Δεδομένα / / SIPO REG Παράλληλα Δεδομένα

37 Μετρητές (Counters) Μετρητής ονομάζεται κάθε ακολουθιακό κύκλωμα με τα ακόλουθα χαρακτηριστικά : το διάγραμμα καταστάσεών του είναι ένας κύκλος με m διατεταγμένες καταστάσεις S 0, S,.., S m- αλλάζει κατάσταση από S i σε S (i+)modm σε κάθε θετική (αρνητική) ακμή του ρολογιού και ονομάζεται μετρητής υπολοίπου διαίρεσης ως προς m(modulo (modulo-mm counter, ή divide-by-m counter) δεν έχει συνήθως άλλες εισόδους εκτός από το σήμα ρολογιού, χωρίς να αποκλείεται η ύπαρξη εισόδου ενεργοποίησης ης (enable) οι καταστάσεις χρησιμοποιούνται συνήθως και σαν έξοδοι, χωρίς να αποκλείεται και η ύπαρξη ξεχωριστών εξόδων Οι μετρητές χρησιμοποιούνται σαν μετρητές γεγονότων, σαν μετρητές χρονικών περιόδων και σαν κυκλώματα ελέγχου (π.χ., διαιρέτες συχνότητας, γεννήτριες παραγωγής ακολουθιών χρονισμού)

38 Μετρητές (Counters) Πίνακας Καταστάσεων τρέχουσα κατάσταση επόμενη κατάσταση Διάγραμμα Καταστάσεων S S0 S S S2 Sm- S0 S0 modulo-m divide-by-m Sm-.. S2 Οι μετρητές αλλάζουν κατάσταση τη μία μετά την άλλη στη σειρά σε κάθε θετική (ή αρνητική) ακμή του (από 0 σε ή από σε 0). Συνήθως, δεν υπάρχουν άλλοι είσοδοι εκτός του σήματος.

39 Μετρητές (Counters) Υπάρχουν δύο κύριες κατηγορίες μετρητών : Οι μετρητές κυμάτωσης (ripple counters) που έχουν σαν δομικά στοιχεία τα Toggle (T) Flip-flops και χρησιμοποιούν τις εξόδους των Τ Flip-Flops για τη δημιουργία του σήματος (για όλα τα Τ Flip-Flops, εκτός του πρώτου που συνδέεται κανονικά με το σήμα ) Οι σύγχρονοι μετρητές (sychronous counters) που έχουν σαν δομικά στοιχεία τα Toggle Flip-flops with Enable και συνδέονται όλα τα Flip-Flops στο ίδιο σήμα Στην πράξη, όταν σχεδιάζουμε VLSI κυκλώματα (ASICs, FPGAs) χρησιμοποιούμε συνήθως σύγχρονους μετρητές. Γενικά, στις σχεδιάσεις ακολουθιακών κυκλωμάτων προσπαθούμε να συνδέουμε την είσοδο απευθείας στο σήμα του ρολογιού

40

41 Δυαδικός Μετρητής (Binary Counter) Ο δυαδικός μετρητής n δυαδικών ψηφίων : Έχει το πολύ m= 2 n διατεταγμένες καταστάσεις Η πιο συνηθισμένη ακολουθία καταστάσεων είναι: 0,, 2,, 2 n -, 0,, 2, (up counter) Κάθε κατάσταση είναι κωδικοποιημένη στον αντίστοιχο δυαδικό αριθμό Υλοποιείται με n flip-flop σαν μετρητής κυμάτωσης ή σαν σύγχρονος μετρητής

42 3-Ψήφιος Δυαδικός Μετρητής Κυμάτωσης Πίνακας Καταστάσεων τρέχουσα επόμενη κατάσταση κατάσταση Δυαδικός Μετρητής modulo 8 (divide by 8) Αλλαγή κατάστασης σημαίνει ότι 0 00 ένα ή περισσότερα Toggle Flip-Flops 00 0 αλλάζουν στη συμπληρωματική 0 0 κατάσταση (από 0 σε ή από σε 0) 0 000

43 3-Ψήφιος Δυαδικός Μετρητής Κυμάτωσης T T T 2 To επιδρά μόνο στο πρώτο T Flip-Flop. Flop. Τα επόμενα T Flip-Flops αλλάζουν στη συμπληρωματική κατάσταση, μόνο όταν το αμέσως προηγούμενό τους αλλάζει κατάσταση από σε Διαιρέτης συχνότητας δια 2 (0), 4 () και 8 (2) Αρχικοποίηση όλα-0 Μη συστηματική υλοποίηση με μικρό κόστος αλλά με μεγάλη καθυστέρηση διάδοσης (από σε 000 σε 3 t T )

44

45 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Πίνακας Καταστάσεων τρέχουσα επόμενη κατάσταση κατάσταση Δυαδικός Μετρητής modulo 8 (divide by 8) Αλλαγή κατάστασης σημαίνει ότι ένα ή περισσότερα Toggle Flip-Flops with Enable αλλάζουν στη συμπληρωματική κατάσταση (από ό 0 σε ή από σε 0) μόνο σε εκείνες τις ανερχόμενες ακμές του T= (0 σε ), όπου Ε=

46 Positive Edge-Triggered T F/F with Enable Πίνακας Διέγερσης T Flip-Flop with Enable (Excitation Table) τρέχουσα κατάσταση 0 0 επόμενη κατάσταση 0 0 enable E 0 0 Χαρακτηριστική Εξίσωση T Flip-Flop with Enable (t+) = E (t)+e (t) (t) Ο πίνακας διέγερσης μας δείχνει, για όλες τις τρέχουσες καταστάσεις, ποια είναι η τιμή στην είσοδο ενεργοποίησης Ε του Τ Flip-Flop Flop with Enable για να μεταβούμε σε μία συγκεκριμένη επόμενη κατάσταση.

47 Γενική Μέθοδος Σχεδίασης Σύγχρονου Μετρητή με Τ F/F with Enable Δημιουργία Πίνακα Καταστάσεων Πίνακας Διέγερσης T Flip-flop with E Δημιουργία Πίνακα Διέγερσης Δημιουργία Χαρτών Karnaugh και Απλοποίηση Εύρεση Εξισώσεων Διέγερσης και Σχεδίαση Κυκλώματος

48

49 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Πίνακας Καταστάσεων τρέχουσα επόμενη κατάσταση κατάσταση 2,,0 2*,*,0* Πίνακας Διέγερσης Είσοδοι enable Ε2 Ε Ε Υλοποίηση με τρία T Flip-Flops with Enable

50 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Εξισώσεις Διέγερσης (Excitation Equations) E0 = E = E2 = 0 Οι εξισώσεις διέγερσης εκφράζουν τις εισόδους ενεργοποίησης (enable) των T Flip-Flops with E σαν συναρτήσεις των τρεχουσών καταστάσεων.

51 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής E0 T 0 Αρχικοποίηση όλα-0 E T E2 T 2 To επιδρά ταυτόχρονα σε όλα τα T Flip-Flop with E. Συστηματική υλοποίηση με μεγαλύτερο κόστος και μικρή καθυστέρηση διάδοσης ( t T )

52

53 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Με Είσοδο Ενεργοποίησης Enable (EN) Πίνακας Καταστάσεων Πίνακας Διέγερσης Είσοδος ΕΝ τρέχουσα κατάσταση 2,,0 0 επόμενη κατάσταση 2*,*,0* * 0* Είσοδοι enable Ε2 Ε Ε0 0 q q q [000,] Υλοποίηση με τρία T Flip-Flops with Enable

54 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Με Είσοδο Ενεργοποίησης Enable (EN) 0 EN EN EN Εξισώσεις Διέγερσης (Excitation Equations) E0 = EN E = EN0 E2 = EN0 Οι εξισώσεις διέγερσης εκφράζουν τις εισόδους ενεργοποίησης (enable) των T Flip-Flops with E σαν συναρτήσεις των τρεχουσών καταστάσεων.

55 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Με Είσοδο Ενεργοποίησης Enable (EN) E0 T E T 0 Αρχικοποίηση όλα-0 Για ΕΝ = 0 απενεργοποιείται ο μετρητής και δεν αλλάζει κατάσταση. To επιδρά ταυτόχρονα σε όλα τα T Flip-Flop with E. ΕΝ E2 T 2 Συστηματική υλοποίηση με μεγαλύτερο κόστος και μικρή καθυστέρηση διάδοσης ( t T ) Παράλληλη Ενεργοποίηση με το σήμα enable (ΕΝ)

56 ΕΝ 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Με Είσοδο Ενεργοποίησης Enable (EN) E0 T E T E2 T 0 2 Αρχικοποίηση όλα-0 Για ΕΝ =0απενεργοποιείται ο μετρητής και δεν αλλάζει κατάσταση. To επιδρά ταυτόχρονα σε όλα τα T Flip-Flop p with E. Σειριακή Ενεργοποίηση με το σήμα enable (ΕΝ) Προσοχή στην καθυστέρηση διάδοσης μέσα από τις πύλες AND

57 ΕΝ 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Είσοδο EN και Έξοδο RCO Αρχικοποίηση όλα-0 E0 0 RCO = σημαίνει ότι T ο μετρητής έχει φθάσει στην κατάσταση όλα- και ενεργοποιεί μία επόμενη E βαθμίδα,, για ΕΝ= T Για ΕΝ = 0 απενεργοποιείται ο μετρητής. E2 2 To επιδρά ταυτόχρονα T σε όλα τα T Flip-Flop with E. RCO RCO : Ripple Carry Output Σειριακή Ενεργοποίηση με το σήμα ΕΝ: Προσοχή στην καθυστέρηση διάδοσης μέσα από τις πύλες AND

58 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής Με Ασύγχρονο Μηδενισμό όaclr ΕΝ E0 T CLR ACLR 0 Για να επιτευχθεί η αρχικοποίηση στο όλα-0 με ACLR = θέτουμε το μετρητή ασύγχρονα στην κατάσταση όλα-0 E T E2 T CLR CLR 2 Για ΕΝ = 0 απενεργοποιείται ο μετρητής. To επιδρά ταυτόχρονα σε όλα τα T Flip-FlopFlop with E. Σειριακή Ενεργοποίηση με το σήμα ΕΝ: Προσοχή στην καθυστέρηση διάδοσης μέσα από τις πύλες AND

59

60

61 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Δυνατότητα Καθόδου (Down Counter) Πίνακας Καταστάσεων τρέχουσα κατάσταση 2,,0 επόμενη κατάσταση 2*,*,0* Πίνακας Διέγερσης enable Ε2 Ε Ε

62 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Δυνατότητα Καθόδου (Down Counter) Εξισώσεις Διέγερσης E0 = E = 0 E2 = 0

63 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Δυνατότητα Καθόδου (Down Counter) E0 T 0 Αρχικοποίηση όλα- E T To επιδρά ταυτόχρονα σε όλα τα T Flip-Flop Flop with E. E2 T 2

64

65 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Δυνατότητα Ανόδου και Καθόδου (Up-Down Counter) Μετρητής Ανόδου Μετρητής Καθόδου E0 T 0 E0 T 0 E T E T E2 T 2 E2 T 2 Άνοδος : Αρχικοποίηση όλα-0 Κάθοδος : Αρχικοποίηση όλα-

66 3-Ψήφιος Σύγχρονος Δυαδικός Μετρητής με Δυνατότητα Ανόδου και Καθόδου (Up-Down Counter) E0 T E T UP/DN 0 MUX 0 MUX 0 Άνοδος (up) : Αρχικοποίηση όλα-00 Κάθοδος (down) : Αρχικοποίηση όλα- E2 2 T

67 Άσκηση 2. Να σχεδιάσετε ένα σύγχρονο δυαδικό μετρητή των περιττών τιμών, 3, 5, 7, 9,, 3, 5,, χρησιμοποιώντας 4 positive edge-triggered T Flip-Flops Flops with Enable, As_Preset και As_Clear και υποθέτοντας ότι μπορεί να αρχικοποιείται ασύγχρονα στην τιμή με την ενεργοποίηση του εξωτερικού σήματος RESET

68

69 A 0 A A n- Μνήμη Τυχαίας Προσπέλασης Random Access Memory (RAM) Υλοποίηση Λογικών Συναρτήσεων read decoder write.memory n-σε-2 n array Data in DI 0 DI.... DI m- DO 0 DO address DO m- 2 n x m RAM Data out κάθε διεύθυνση (address) αντιστοιχεί σε μία θέση μνήμης όπου διαβάζουμε (read) ή γράφουμε (write) δεδομένα (data) χρησιμοποιούνται ξεχωριστές αρτηρίες δεδομένων εισόδου (data_in bus) και δεδομένων εξόδου (data_out) ή κοινή αρτηρία εισόδου-εξόδου (data bus) που ελέγχεται με απομονωτές τριών καταστάσεων

70 Στατικές Μνήμες RAM - Cache L n-bit address register MAR n m-bit data_in register MD DR_in m SRAM m MDR_o out m-bit data_out register write_enable (WE) memory_enable chip_select (CS) Υπάρχουν δύο χωριστές αρτηρίες δεδομένων για το γράψιμο (data_in) και το διάβασμα (data_out)

71 Στατικές Μνήμες RAM - Cache L data_in SEL 0. IN SEL address CS WE Deco oder m to 2 m SEL 2 m -... data_out Ο αποκωδικοποιητής m σε 2 m επιλέγει μία σειρά κυψελίδων μνήμης (μία θέση μνήμης) για κάθε διεύθυνση, όταν CS = WE = 0, CS = : διάβασμα από τη μνήμη WE =, CS = : γράψιμο στη μνήμη CS = 0, WE = X : απομόνωση εξόδων (υψηλή αντίσταση) WΕ D E D-latch 3-state IN OUT κυψελίδα μνήμης

72

73 Παράδειγμα Μνήμης SRAM K x 4 write_enable chip_select 0-bit address bus CS WE A9 A0 DI3 DI0 DO3 DO0 4-bit data_in bus 4-bit data_out bus

74 Παράδειγμα Μνήμης SRAM K x 8 με δύο μνήμες SRAM K x 4 write_enableenable chip_select 0 0-bit address bus CS WE A9 A0 CS WE A9 A0 Τα 4 MSB Τα 4 LSB DI7 DI4 DO7 DO4 DI3 DI0 DO3 DO0 8-bit data_in bus 8-bit data_out bus 8 8

75 Παράδειγμα Μνήμης SRAM 2K x 4 με δύο μνήμες SRAM K x 4 write_enableenable A0 -bit address bus CS WE A9 A0 CS WE A9 A0 Το πρώτο Κ x 4 Το δεύτερο Κ x 4 DI3 DI0 DO3 DO0 DI3 DI0 DO3 DO0 4-bit data_in bus 4-bit data_out bus 4 4

76 Άσκηση 2.2 Να σχεδιάσετε δά τις ακόλουθες μνήμες SRAM χρησιμοποιώντας μνήμες SRAM K x 4 2K x 8 K x 6 4K x 4

77 Κατηγορίες Μνημών RAM Στατικές RAM (Static RAM - SRAM) ένα ψηφίο πληροφορίας αποθηκεύεται σε ένα D-Latch και παραμένει όσο χρόνο υπάρχει τροφοδότηση ρεύματος, εκτός εάν ξαναγράψουμε στο D-Latch ένα νέο ψηφίο πληροφορίας η υλοποίηση του D-Latch γίνεται με 4-6 transistor σε ένα LSI chip Δυναμικές RAM (Dynamic RAM - DRAM) ένα ψηφίο πληροφορίας αποθηκεύεται στο μικρότερο σε υλικό δυνατό αποθηκευτικό μέσο, που είναι ένας πυκνωτής που προσπελαύνεται μέσω ενός transistor επιτυγχάνεται η μέγιστη πυκνότητα αποθήκευσης (bits / chip) απαιτείται προ-φόρτιση (precharge) πριν από το διάβασμα και περιοδική αναζωογόνηση η (refresh) της αποθηκευμένης ης πληροφορίας ρ

78 Σύγχρονες Μνήμες RAM Σύγχρονες Στατικές RAM (Synchronous SRAM - SSRAM) χρησιμοποιεί D-Latches για την αποθήκευση της πληροφορίας τα σήματα α ελέγχου, οι διευθύνσεις και τα δεδομένα εισόδου εσόδο που θα γραφθούν στη μνήμη αποθηκεύονται προσωρινά σε καταχωρητές κατά την ανερχόμενη ακμή του ρολογιού τα δεδομένα εξόδου που θα διαβασθούν από τη μνήμη αποθηκεύονται προσωρινά σε καταχωρητή (στην έκδοση για σωλήνωση μόνο) οι SSRAM νέας γενιάς χρησιμοποιούν και τις δύο ακμές του ρολογιού (Double Data Rate - DDR - SSRAM) Σύγχρονες Δυναμικές RAM (Synchronous DRAM - SDRAM) τα σήματα ελέγχου, οι διευθύνσεις, τα δεδομένα εισόδου που θα γραφθούν στη μνήμη και τα δεδομένα εξόδου που θα διαβασθούν από τη μνήμη αποθηκεύονται προσωρινά σε καταχωρητές κατά την ανερχόμενη ακμή του ρολογιού διαθέτουν και σήμα ενεργοποίησης ης ρολογιού (clock enable signal) οι SDRAM νέας γενιάς χρησιμοποιούν και τις δύο ακμές του ρολογιού (Double Data Rate - DDR - SDRAM)

79

80