Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS. Εισαγωγή στην Ηλεκτρονική

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS. Εισαγωγή στην Ηλεκτρονική"

Σεμέλη Βαρνακιώτης
7 χρόνια πριν
Προβολές:

1 Καθυστέρηση αντιστροφέα και λογικών πυλών MOS Εισαγωγή στην Ηλεκτρονική

2 Ορισµοί καθυστέρησης λογικών πυλών MOS Καθυστερήσεις διάδοσης (propagaion delays) εισόδουεξόδου: Καθυστέρηση ανόδου ph : η διαφορά ανάµεσα στις διαδοχικές χρονικές στιγµές όπου η είσοδος και η έξοδος φτάνουν στο 50% της τάσης τροφοδοσίας κατά την άνοδο της εξόδου από λογικό 0 σε λογικό Καθυστέρηση καθόδου ph : η διαφορά ανάµεσα στις διαδοχικές χρονικές στιγµές όπου η είσοδος και η έξοδος φτάνουν στο 50% της τάσης τροφοδοσίας κατά την κάθοδο της εξόδου από λογικό σε λογικό 0 Χρόνοι µεταγωγής σήµατος (swiching imes ή signal slopes): Χρόνος ανόδου (rise ime) r : ο χρόνος που χρειάζεται για να ανέλθει το σήµα από το 0% στο 90% της τάσης τροφοδοσίας Χρόνος καθόδου (fall ime) f : ο χρόνος που χρειάζεται για να κατέλθει το σήµα από το 90% στο 0% της τάσης τροφοδοσίας 2

3 Ορισµοί καθυστέρησης λογικών πυλών MOS in r f 90% 90% 50% 50% 0% 0% ph ph 50% 50% 3

4 MOS (για ακαριαία µετάβαση εισόδου) G S 0 D Dn D Dn in G S 4

5 MOS (για ακαριαία µετάβαση εισόδου) ph d Dn Dn d d / 2 d ( ) 0 Dn 5

6 MOS (για ακαριαία µετάβαση εισόδου) ph d Dn Dn d d / 2 d ( ) 0 Dn d d ph 0 d / 2 d ln 2 6

7 MOS (για ακαριαία µετάβαση εισόδου) ph d Dn Dn d d / 2 d ( ) 0 Dn eqn ln 2 d d ph / 2 d d ln 2 0 d Dn( / 2 ) 7

8 MOS (για ακαριαία µετάβαση εισόδου) G S Dp 0 D Dp D in G S 8

9 MOS (για ακαριαία µετάβαση εισόδου) Dp Dp d d ph d / 2 d ( ) 0 0 Dp 9

10 MOS (για ακαριαία µετάβαση εισόδου) Dp Dp d d ph d / 2 d ( ) 0 0 Dp d d ph 0 d 0 / 2 d ln 2 0

11 MOS (για ακαριαία µετάβαση εισόδου) Dp Dp d d ph d / 2 d ( ) 0 0 Dp eqp ln 2 / 2 d ( ) 0 Dp d d ph 0 d 0 / 2 d ln 2

12 MOS (για ακαριαία µετάβαση εισόδου) Εκφόρτιση από σε /2 µέσω του nmos τρανζίστορ: Τρανζίστορ nmos στην περιοχή κόρου ( - Tn ): ph 0 Tn 2 d d 2 k Dn n Tn ( ) Τρανζίστορ nmos στη γραµµ. περιοχή ( /2 - Tn ): ph 2 / 2 2 d k 2 0 n Tn ( ) ph2 Tn k n ( ) 2 d 2 ln Tn Tn d ph ( ) k Tn n 2 ( ) 2 2 Tn Tn 2 2

13 MOS (για ακαριαία µετάβαση εισόδου) Συνολική καθυστέρηση διάδοσης ph : ph ( ) 2Tn 4 Tn + + ln ( ) ph ph2 kn Tn Tn [Sedra/Smih εξ. (4.56)] Ισοδύναµη αντίσταση αγωγής nmos τρανζίστορ: eqn ( ) 2 Tn 4 Tn + ln ( ) k nwn Tn ln 2 Tn W eqn n 3

14 MOS (για ακαριαία µετάβαση εισόδου) Η καθυστέρηση διάδοσης ph (για φόρτιση του από 0 σε /2 µέσω του pmos τρανζίστορ) υπολογίζεται οµοίως: ( ) 2 Tp 4 Tp ph ( ) + ln k p Tp Tp Ισοδύναµη αντίσταση αγωγής pmos τρανζίστορ: ( ) 2 Tp 4 Tp eqp ( ) + ln k pwp Tp ln 2 Tp k eqn n eqn Εάν Tn Tp τότε: eqp r k W W p p p W eqp p οπότε εάν W p rw n θα είναι eqp eqn καθώς και ph ph (συµµετρικός αντιστροφέας) 4

15 MOS (για ακαριαία µετάβαση εισόδου) Άλλες µέθοδοι προσέγγισης της ισοδύναµης αντίστασης: Μέση αντίσταση: eqn / 2 d 2 ( ) Κανόνας α-power (για τρανζίστορ µε κορεσµό ταχύτητας φορέων velociy sauraion): eqn 2k ln 2 Από δεδοµένα προσοµοίωσης n ( ) Tn α Dn,.3 α 2 5

16 MOS µε πεπερασµένη κλίση εισόδου G S D ph ph Tn r in G D S ph ph Tp f Εάν η είσοδος του αντιστροφέα (πύλη i) προέρχεται από i i την έξοδο προηγούµενης πύλης (i-), τότε: 2 r ph i i 2 f ph 6

17 Καθυστέρηση διάδοσης γενικών πυλών MOS Η καθυστέρηση σε γενικές πύλες MOS εξαρτάται από τις συγκεκριµένες εισόδους που προκαλούν τη µετάβαση της εξόδου Για τρανζίστορ εν παραλλήλω µπορεί να υπάρχουν περισσότερα από ένα µονοπάτια ρεύµατος για τη διεξαγωγή της φόρτισης/εκφόρτισης Για τρανζίστορ εν σειρά µπορεί να υπάρχουν επιπλέον χωρητικότητες σε εσωτερικούς κόµβους προς φόρτιση/εκφόρτιση Παράδειγµα πύλης NND: 0 0 7

18 Ισοδύναµος αντιστροφέας πυλών MOS Ισοδύναµη αντίσταση σειριακής συνδεσµολογίας τρανζίστορ: eqn ser eq + + eqn + + W ισοδύναµο πλάτος σειριακής συνδεσµολογίας: W eqn N W ser W + +W N 2 2 W W 2 W N W ser Χειρότερη περίπτωση παράλληλης συνδεσµολογίας: όταν άγει µόνο ένα τρανζίστορ και µάλιστα εκείνο µε το µικρότερο πλάτος ισοδύναµο πλάτος παράλληλης συνδεσµολογίας: ( W, ) W min K, par W N 8

19 Συµµετρικές ή τυποποιηµένες πύλες MOS Μοναδιαίες ή ελαχίστου µεγέθους συµµετρικές πύλες: Εµφανίζουν (εκ κατασκευής) σε όλα τα µονοπάτια ανόδου ή καθόδου µέχρι την έξοδο, συνολική ισοδύναµη αντίσταση ίση µε εκείνη ενός συµµετρικού µοναδιαίου αντιστροφέα r B r B 2r r F 2 F 2r F B 2 B 9

20 Συµµετρικές ή τυποποιηµένες πύλες MOS Κλιµακούµενες συµµετρικές πύλες: Λαµβάνονται από τις µοναδιαίες συµµετρικές πύλες µε κλιµάκωση των µεγεθών όλων των τρανζίστορ µε κάποιο συντελεστή s rs B rs B 2rs rs F 2s F 2rs F s B 2s s B s 20

21 Συµµετρικές ή τυποποιηµένες πύλες MOS 2r B 4r 4r Μοναδιαία ή ελαχίστου µεγέθους D 2r OUT D + (B + ) D 2 B 2 2 2

22 Συµµετρικές ή τυποποιηµένες πύλες MOS 2rs B 4rs 4rs Κλιµακούµενη (µε συντελεστή s) D 2rs OUT D + (B + ) D s 2s B 2s 2s 22

Σχετικά έγγραφα

Καθυστέρηση στατικών πυλών CMOS

Καθυστέρηση στατικών πυλών CMOS Πρόχειρες σημειώσεις Γιώργος Δημητρακόπουλος Τμήμα Επιστήμης Υπολογιστών Πανεπιστήμιο Κρήτης Άνοιξη 2008 Παρόλο που οι εξισώσεις των ρευμάτων των MOS τρανζίστορ μας δίνουν