3o ΕΡΓΑΣΤΗΡΙΟ. Αλλάζοντας τα πλάτη κάθε φορά και υπολογίζοντας τις διαστάσεις(επιφάνεια,εμβαδό) κάθε τρανζίστορ προκύπτει ότι:

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "3o ΕΡΓΑΣΤΗΡΙΟ. Αλλάζοντας τα πλάτη κάθε φορά και υπολογίζοντας τις διαστάσεις(επιφάνεια,εμβαδό) κάθε τρανζίστορ προκύπτει ότι:"

Μένθη Κοντολέων
8 χρόνια πριν
Προβολές:

1 ΔΗΜΗΤΡΙΟΣ ΓΡΕΑΣΙΔΗΣ ΑΜ:1624 3o ΕΡΓΑΣΤΗΡΙΟ ΑΣΚΗΣΗ 3.1: Αλλάζοντας τα πλάτη κάθε φορά και υπολογίζοντας τις διαστάσεις(επιφάνεια,εμβαδό) κάθε τρανζίστορ προκύπτει ότι: α) NMOS W=3.2u, L=0.25u, AD= AS = 16p, PD=PS= Wn + 2LD = =13.2u PMOS W=16u, L=0.25u, AD=AS = 80p, PD=PS = Wp + 2LD = *5 = 26u Αλλαγές για το nmos: Wn=3.2u ADn = Wn*LD = 3.2u*5u=16p = ASn, PDn= Wp+2*LD 3.2u+2*5u=13.2u=PSn Αλλαγές για το pmos: Kn/Kp=1 => K n/k p * Wp/Wn=1 => Wp =5*Wn= 16u ADp=Wp*LD =16u*5u=80p =ASp,PDp=16u+2*5u=26u=PSp *Inverter propagation delay (Wn = 3.2) M NMOS W=3.2u L=0.25u AD=16p AS=16p PD=13.2u PS=13.2u M PMOS W=16u L=0.25u AD=80p AS=80p PD=26u PS=26u CLx p

2 3.0V 2.0V 1.0V 0V -1.0V 0s 1ns 2ns 3ns 4ns 5ns 6ns 7ns 8ns 9ns 10ns V(1) V(2) Time β) NMOS W=6u, L=0.25u, AD = AS = 30p, PD =PS= 16u PMOS W=30u, L=0.25u, AD =AS = 150p, PD =PS = Wp + 2 LD = 40u Αλλαγές για το nmos: Wn=6u ADn = Wn*LD = 6u*5u=30p = ASn, PDn= Wp+2*LD 6u+2*5u=16u=PSn Αλλαγές για το pmos: Kn/Kp=1 => K n/k p * Wp/Wn=1 => Wp =5*Wn= 30u

3 ADp=Wp*Lp =30u*5u=150p =ASp, PDp= Wp+2*LD=30u+2*5u=40u=PSp *Inverter propagation delay (Wn = 6) M NMOS W=6u L=0.25u AD=30p AS=30p PD=16u PS=16u M PMOS W=30u L=0.25u AD=150p AS=150p PD=40u PS=40u CLx p 3.0V 2.0V 1.0V 0V -1.0V 0s 1ns 2ns 3ns 4ns 5ns 6ns 7ns 8ns 9ns 10ns V(1) V(2) Time

4 γ) NMOS W=10u, L=0.25u, AD = AS = 50p, PD =PS= 20u PMOS W=50u, L=0.25u, AD =AS = 250p, PD =PS =60u Αλλαγές για το nmos: Wn=10u ADn = Wn*Ln = 10u*5u=50p = ASn, PDn=Wn+2*LD = 10u+2*5u=20u=PSn Αλλαγές για το pmos: Kn/Kp=1 => K n/k p * Wp/Wn=1 => Wp =5*Wn= 50u ADp=Wp*Lp =50u*5u=250p =ASp, PDp=Wp+2*LD= 50u+2*5u=60u=PSp *Inverter propagation delay (Wn = 10) M NMOS W=10u L=0.25u AD=50p AS=50p PD=20u PS=20u M PMOS W=50u L=0.25u AD=250p AS=250p PD=60u PS=60u CLx p Vdd 3 0 DC 3.3 Vin 1 0 PULSE ( n 0.5n 5n 10n)

5 4.0V 2.0V 0V -2.0V 0s 1ns 2ns 3ns 4ns 5ns 6ns 7ns 8ns 9ns 10ns V(1) V(2) Time δ) NMOS W=20u, L=0.25u, AD = AS = 100p, PD =PS= 30u PMOS W=100u, L=0.25u, AD =AS = 500p, PD =PS = 110u Αλλαγές για το nmos: Wn=20u ADn = Wn*Ln=20u*5u=100p=ASn, PDn= Wn+2LD= 20u+2*5u=30u=PSn Αλλαγές για το pmos: Kn/Kp=1 => K n/k p * Wp/Wn=1 => Wp =5*Wn= 100u ADp=Wp*Lp =100u*5u=500p =ASp, PDp=100u+2*5u=110u=PSp *Inverter propagation delay (Wn = 20) M NMOS W=20u L=0.25u AD=100p AS=100p PD=30u PS=30u M PMOS W=100u L=0.25u AD=500p AS=500p PD=110u PS=110u CLx p

6 3.0V 2.0V 1.0V 0V -1.0V 0s 1ns 2ns 3ns 4ns 5ns 6ns 7ns 8ns 9ns 10ns V(1) V(2) V(1) V(2) Time Παρατηρώ ότι όσο αυξάνονται τα πλάτη των τρανζιστορ αυξάνονται και τα tplh και tphl (που είναι ίσα λόγω συμμετρίας)μειώνονται κάθε φορά. Αυτό παρατηρείται πιο εύκολα στο παρακάτω κοινό γραφημα

7 ΚΟΙΝΟ ΓΡΑΦΗΜΑ 4.0V 2.0V 0V -2.0V 0s 1ns 2ns 3ns 4ns 5ns 6ns 7ns 8ns 9ns 10ns V(1) V(2) Time Η μείωση της καθυστέρησης ανόδου και καθόδου επιτυγχάνεται διότι όσο μεγαλύτερα ειναι τα τρανζίστρορ τόσο πιο ισχυρά γίνονται τα τρανζίστορ του συμμετρικού αντιστροφέα και παρατηρείται αύξηση της κατανάλωσης ισχύος αυτού που φορτίζει από τον αντιστροφέα αλλα και αυξηση της ταχύτητας.δηλαδή όταν αυξάνεται το πλάτος του τρανζίστορ, η εσωτερική χωριτηκότητα επικρατεί των Cg (ext) και C wire, με αποτέλεσμα την πτώση του ρυθμού μείωσης της καθυστέρησης. Αυτό συμβαίνει εξαιτίας του φαινομένου της αυτοφόρτωσης.

8 ΑΣΚΗΣΗ 3.2: Στην άσκηση εχουν χρησιμοπιηθεί πλάτη Wn=1Χu,2Χu,3Χu 20Χu. ΚΩΔΙΚΕΣ: *Inverter propagation delay(wn=2x) M NMOS W=4u L=0.25u AD=20p AS=20p PD=14u PS=14u M PMOS W=20u L=0.25u AD=100p AS=100p PD=30u PS=30u *Inverter propagation delay(wn=3x) M NMOS W=6u L=0.25u AD=30p AS=30p PD=16u PS=16u M PMOS W=30u L=0.25u AD=150p AS=150p PD=40u PS=40u

9 *Inverter propagation delay(wn=4x) M NMOS W=8u L=0.25u AD=40p AS=40p PD=18u PS=18u M PMOS W=40u L=0.25u AD=200p AS=200p PD=50u PS=50u

10 *Inverter propagation delay(wn=5x) M NMOS W=10u L=0.25u AD=50p AS=50p PD=20u PS=20u M PMOS W=50u L=0.25u AD=250p AS=250p PD=60u PS=60u *Inverter propagation delay(wn=6x) M NMOS W=12u L=0.25u AD=60p AS=60p PD=22u PS=22u M PMOS W=60u L=0.25u AD=300p AS=300p PD=70u PS=70u.TRAN 0.001n 10

11 *Inverter propagation delay(wn=7x) M NMOS W=14u L=0.25u AD=70p AS=70p PD=24u PS=24u M PMOS W=70u L=0.25u AD=350p AS=350p PD=80u PS=80u *Inverter propagation delay(wn=8x) M NMOS W=16u L=0.25u AD=80p AS=80p PD=26u PS=26u

12 M PMOS W=80u L=0.25u AD=400p AS=400p PD=90u PS=90u *Inverter propagation delay(wn=9x) M NMOS W=18u L=0.25u AD=90p AS=90p PD=28u PS=28u M PMOS W=90u L=0.25u AD=450p AS=450p PD=100u PS=100u

13 *Inverter propagation delay(wn=10x) M NMOS W=20u L=0.25u AD=100p AS=100p PD=30u PS=30u M PMOS W=100u L=0.25u AD=500p AS=500p PD=110u PS=110u *Inverter propagation delay(wn=11x) M NMOS W=22u L=0.25u AD=110p AS=110p PD=32u PS=32u M PMOS W=110u L=0.25u AD=550p AS=550p PD=120u PS=120u

14 *Inverter propagation delay(wn=12x) M NMOS W=24u L=0.25u AD=120p AS=120p PD=34u PS=34u M PMOS W=120u L=0.25u AD=600p AS=600p PD=130u PS=130u *Inverter propagation delay(wn=13x) M NMOS W=26u L=0.25u AD=130p AS=130p PD=36u PS=36u M PMOS W=130u L=0.25u AD=650p AS=650p PD=140u PS=140u

15 *Inverter propagation delay(wn=14x) M NMOS W=28u L=0.25u AD=140p AS=140p PD=38u PS=38u M PMOS W=140u L=0.25u AD=700p AS=700p PD=150u PS=150u *Inverter propagation delay(wn=15x) M NMOS W=30u L=0.25u AD=150p AS=150p PD=40u PS=40u

16 M PMOS W=150u L=0.25u AD=750p AS=750p PD=160u PS=160u *Inverter propagation delay(wn=16x) M NMOS W=32u L=0.25u AD=160p AS=160p PD=42u PS=42u M PMOS W=160u L=0.25u AD=800p AS=800p PD=170u PS=170u

17 *Inverter propagation delay(wn=17x) M NMOS W=34u L=0.25u AD=170p AS=170p PD=44u PS=44u M PMOS W=170u L=0.25u AD=850p AS=850p PD=180u PS=180u *Inverter propagation delay(wn=18x) M NMOS W=36u L=0.25u AD=180p AS=180p PD=46u PS=46u M PMOS W=180u L=0.25u AD=900p AS=900p PD=190u PS=190u

18 *Inverter propagation delay(wn=19x) M NMOS W=38u L=0.25u AD=190p AS=190p PD=48u PS=48u M PMOS W=190u L=0.25u AD=950p AS=950p PD=200u PS=200u *Inverter propagation delay(wn=20x) M NMOS W=40u L=0.25u AD=200p AS=200p PD=50u PS=50u M PMOS W=200u L=0.25u AD=1000p AS=1000p PD=210u PS=210u

19 Επειδή πρόκειται για συμμετρικό αντιστροφέα θα ισχύει ότι tphl =tplh, άρα αρκεί να υπολογίσω μόνο το ένα εκ των δύο: tphl(2 ου αντιστροφέα)=[ CL/ (Kn* (VDD-VTn) ) ]*[ 2*VTn/(VDD-VTn)+ ln( (4* (VDD-VTn)/VDD)-1) ]= ((4,171248*10^ ,81211 * 10^-3) / (20, * 10^-4)) * 1,118 όπου : CL=Cg + CJ+Cwire =4.2 *10^ ,81211 * 10^-3 Cg=(eox/tox)*L*(Wn+Wp)=eox/(50.92)*10^(-9) +0.25*(4+20)= 4.2 *10^-21 = Cg = CLX = εξωτερική για τον 2Χ αντιστροφέα. Ομοίως βγαίνει για τον 3Χ αντιστροφέα, για τον 4Χ αντιστροφέα κ.ο.κ μέχρι και τον 20Χ αντιστροφέα, απλά αλλάζοντας τα αντίστοιχα πλάτη. Cj=Cjar+Cjsw=Cjar(nMos) + Cjsw(nMos) + Cjar(pMos) + Cjsw(pMos)= Cjar *wn*ld + Cjsw *(wn+2*ld) + Cjar *wp*ld + Cjsw *(wp+2*ld) =1,81211 * 10^-3 (χωρητικότητα του 1 ου cmos=1x) Kn= (Kn' * Wn)/L= (2.5*10^-4 * 2*10^-6 ) / 0.25*10^-6= *10^-4 (απο το μοντέλο του tsmc στο nmos στο πεδίο KP)

20 Στην συνέχεια για τον 3Χ αντιστροφέα(wn=6,wp=30), θα διαιρέσω την καθυστέρηση του βασικού αντιστροφέα με 2 και κάθε επόμενη καθυστέρηση θα ισούται με το πηλίκο της καθυστέρησης του βασικού αντιστροφέα/i,όπου i=3,4,5, 19,δηλαδή: Tphl3=tplh3 = tphl2/2 Tphl4=tplh4= Tphl2/3 Tphl5=tplh5= Tphl2/4 Tphl6=tplh6= Tphl2/5 Tphl7=tplh7= Tphl2/6 Tphl8=tplh8= Tphl2/7 Tphl9=tplh9= Tphl2/8 Tphl10=tplh10= Tphl2/9 Tphl11=tplh11= Tphl2/10 Tphl12=tplh12= Tphl2/11 Tphl13=tplh13= Tphl2/12 Tphl14=tplh14= Tphl2/13 Tphl15=tplh15= Tphl2/14 Tphl16=tplh16= Tphl2/15 Tphl17=tplh17= Tphl2/16 Tphl18=tplh18= Tphl2/17 Tphl19=tplh19= Tphl2/18 Tphl20=tplh20= Tphl2/19

ΕΝΟΤΗΤΑ 4(Άσκηση 1) Οι τύποι που θα χρησιμοποιήσουμε: l l R Rsq t w w C C pplw 2C ff l Για μια μεμονωμένη (ομοιόμορφη) γραμμή πολυπυριτίου πάνω από υπόστρωμα: l 1000 m w 4 m R sq 30 / sq C pp 0.

21 ΕΝΟΤΗΤΑ 4(Άσκηση 1) Οι τύποι που θα χρησιμοποιήσουμε: l l R Rsq t w w C C pplw 2C ff l Για μια μεμονωμένη (ομοιόμορφη) γραμμή πολυπυριτίου πάνω από υπόστρωμα: l 1000 m w 4 m R sq 30 / sq C pp ff / m 2 C ff = ff/μm R 7. 5 k C 356 ff Για Ν = 2 έχουμε διπλάσιο μήκος, άρα l = 2000μm, το πλάτος παραμένει το ίδιο, w = 4μm. H αντίσταση φύλλου και οι τιμές χωρητικότητας επιφάνειας και περιφέρειας παραμένουν οι ίδιες. Από τους τύπους έχουμε ότι : R = 15 Ω / sq, C = 712 ff Όμοια για Ν=3 : R = 22.5 Ω / sq, C = 1068 ff Ν=4 : R = 30 Ω / sq, C = 1424 ff Ν=5 : R = 37.5 Ω / sq, C = 1780 ff (Χρησιμοποιούμε το επάνω σχήμα με την συνολίκη αντίσταση και χωρητικότητα καθώς μας δίνει το ίδιο αποτέλεσμα και ο κώδικας στο spice είναι μικρότερος.) Οι αντίστοιχοι κώδικες με τις γραφικές παραστάσεις

22 Ν=2 *Interconnection delay analysis R k C p Vin 1 0 PULSE (0 3 20n n 80n).TRAN 0.001n 80n Ν=3 *Interconnection delay analysis R k C p Vin 1 0 PULSE (0 3 20n n 80n).TRAN 0.001n 80n Ν=4

23 *Interconnection delay analysis R k C p Vin 1 0 PULSE (0 3 20n n 80n).TRAN 0.001n 80n Ν=5 *Interconnection delay analysis R k C p Vin 1 0 PULSE (0 3 20n n 80n).TRAN 0.001n 80n

24 Το κοινό διάγραμμα από τα simulations Βλέπουμε πως όσο αυξάνεται το Ν (κατ' επέκταση όσο αυξάνεται το R και το C) η μέγιστη τιμή του V μειώνεται οπώς και η κλίση της σε σχέση με το χρόνο. Για Ν να τίνει στο άπειρο βλέπουμε πως η τιμή συγκλίνει περίπου στα 0.7V. Βλέπουμε πως το βέλτιστο ποιοτικά είναι για Ν=4. ΕΝΟΤΗΤΑ 5(Άσκηση 1) Ν=4 l 5000 m R wire / m C wire =0.1 ff /μm t plh? t phl? *Fanout-of-4 (FO4) inverter delay (for a realistic inverter).subckt rcline 1 2 PARAMS: l=5000 Rw=0.075 Cw=0.1f R1 1 3 {Rw*l/3} R2 3 4 {Rw*l/3} R3 4 2 {Rw*l/3} C1 1 0 {Cw*l/6} C2 3 0 {Cw*l/3} C3 4 0 {Cw*l/3} C4 2 0 {Cw*l/6} S.SUBCKT inv PARAMS: Wn=1u Wp=2u M NMOS W={Wn} L=0.25u AD={Wn*5u} AS={Wn*5u} PD={2*Wn+10u} PS={2*Wn+10u} M PMOS W={Wp} L=0.25u AD={Wp*5u} AS={Wp*5u} PD={2*Wp+10u} PS={2*Wp+10u} S Vdd 99 0 DC 1.8 Vin 1 0 PULSE p 0p 0p 5n 10n X inv PARAMS: Wn=1u Wp=2u X inv PARAMS: Wn=4u Wp=8u X inv PARAMS: Wn=16u Wp=32u X5 4 5 rcline PARAMS: l=5000 Rw=4.8 Cw=6.4f X inv PARAMS: Wn=64u Wp=128u.INC tsmc025.sp.temp 70.TRAN 1p 10n.PROBE V(3) V(5)

Σχετικά έγγραφα

ADn = WnLD = 3.2u5u=16p = ASn, PDn= Wp+2LD 3.2u+25u=13.2u=PSn

ADn = Wn*LD = 3.2u*5u=16p = ASn, PDn= Wp+2*LD 3.2u+2*5u=13.2u=PSn Ονοματεπώνυμο: Παπαναστασίου Στέφανος Username: stepapan AEM: 1608 Έτος: 2 Άσκηση 3.1 E ισαγωγή στην ηλεκτρονική - LAB3 a)nmos W=3.2u, L=0.25u, AD= AS = 16p, PD=PS= Wn + 2LD = 3.2+10 =13.2u PMOS W=16u,