Συστήματα Μικροϋπολογιστών Συστήματα Μνημών Υπεύθυνος Μαθήματος: K. ΠΕΚΜΕΣΤΖΗ
Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια χρήσης άλλου τύπου, αυτή πρέπει να αναφέρεται ρητώς.
Είδη Μνημών ÌÍÇÌÅÓ Ôõ áßáò ÐñïóðÝëáóçò ÓåéñéáêÝò ÁíÜãíùóçò/ÅããñáöÞò (RAM) Ðåñéóóüôåñï ÁíÜãíùóçò (ROM) Káôá ùñçôýò Ïëßóèçóçò CCD Öõóóáëßäùí SRAM DRAM ROM PROM EPROM EEPROM Flash
Χρήση της Μνήμης (σε PCs)
Χρήση της Μνήμης (σε Servers)
Χρήση της Μνήμης (σε Servers)
Χρήση της Μνήμης (σε Video Games)
Χρήση της Μνήμης (σε Κινητά)
Κριτήρια Επιλογής Μνημών
Τύποι Μνημών
Οργάνωση Μνήμης Εσωτερική οργάνωση μνήμης SRAM 1Κx4bits
Κύτταρο μνήμης SRAM
Χρονισμοί Ανάγνωσης RC Χρόνος κύκλου ανάγνωσης Χρόνος προσπέλασης επιλογής Χρόνος συγκράτησης εξόδου CO OH DF Χρόνος μετά το CS έως την αιώρηση εξόδου A Χρόνος διεύθυνσης
Χρονισμοί Εγγραφής t WCY Χρόνος κύκλου εγγραφής ΙΕΥΘΥΝΣΗ t WR CHIP SELECT (CS) καθυστέρηση εγγραφής t AW t CW χρόνος επιλογής αποκατάσταση εγγραφής W E Ε ΟΜΕΝΑ ΕΙΣΟ ΟΥ Μεταβλητά εδομένα t WP Παλμός εγγραφής t DW t DH data setup Σταθερά εδομένα Συγκράτηση δεδομένων Μεταβλητά εδομένα
Μνήμη NOR-ROM V CC Αντιστάσεις pull-up... R 0 0 0... 1 A 2 R O W R 1 1 1... 0 ROM 8 x 16=128 bits A 3 A 4 S E L E C T 3 σε 8 R 2... 0 1... 1......... Οργανωμένη σε 2 5 x4 =32 x 4 = 128 bits R 7 1 0... 0 COL 15 COL 0 COL 1... COL 2-3 COL 12-14 A 0 A 1 COLUMN SELECT (OUTPUT) 4 to 1 MUX 4 to 1 MUX 4 to 1 MUX D 0 D 1 D 2 D 3 4 to 1 MUX
NAND ROM
υναμική RAM (DRAM) Κύτταρο δυναμικής RAM Ε/Ε εδομένων Επιλογή Γραμμής C Χρόνος εκφόρτισης: 2 msec GND ομική Μονάδα υναμικής Μνήμης
Φυσική μορφή κυττάρου δυναμικής RAM Επιλογή Γραμμής Ε/Ε εδομένων Ένας κατακόρυφος στην επιφάνεια του πυριτίου πυκνωτής χρησιμοποιείται στις δυναμικές RAM (DRAM)
Volatile Memory Comparison SRAM Cell Larger cell lower density, higher cost/bit No refresh required Simple read faster access Standard IC process natural for integration with logic DRAM Cell Smaller cell higher density, lower cost/bit Needs periodic refresh, and refresh after read Complex read longer access time Special IC process difficult to integrate with logic circuits
16Kx4 DRAM G DQ1 DQ2 W RAS A6 A5 A4 VD0 TS 4416 VSS DQ4 CAS DQ3 A0 A1 A2 A3 A7 ÏÍÏÌÁÔÏËÏÃÉÁ ÁÊÉÄÙÍ Á0-Á7 Åßóïäïé Äéåýèõíóçò CAS Ðáëìüò Äéåýèõíóçò ÓôÞëçò DQ1-DQ4 Å/Å ÄåäïìÝíùí G Åðßôñåøç Åîüäïõ RAS Ðáëìüò Äéåýèõíóçò ÃñáììÞò VDD Ôñïöïäïóßá VSS Ãåßùóç W Åðßôñåøç ÅããñáöÞò
ιάγραμμα Χρονισμού υναμικής Μνήμης RAS CAS A0-A7 ROW COL W DQ G INPUT WRITE W=0 G=1 W G DQ OUTPUT READ W=1 G=0
DRAM 1Mbit: 511000 Din WE RAS NC A0 A1 A2 A3 Vcc IC 511000 Vss Dout CAS A9 A8 A7 A6 A5 A4 Ακροδέκτες της μνήμης 511000
Οργάνωση της μνήμης 1 Mbit Εσωτερική οργάνωση της μνήμης 1 Mbit CAS (10) ΚΑΤΑΧΩΡΗΤΕΣ ΔΙΕΥΘΥΝΣΗΣ ΣΤΗΛΗΣ A10-A19 10-bit ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΗΣ ΣΤΗΛΗΣ (11-bit) ΚΑΙ ΚΥΚΛΩΜΑ Ε/Ε Ε/Ε ΔΕΔΟΜΕΝΩΝ D in D out Α0-Α19 (10) ΚΑΤΑΧΩΡΗΤΕΣ ΔΙΕΥΘΥΝΣΗΣ ΓΡΑΜΜΗΣ RAS A9 9-bit A0-A8 ΑΠΟΚΩΔΙΚΟ- ΠΟΙΗΤΗΣ ΓΡΑΜΜΗΣ 512 ΓΡΑΜΜΕΣ 2048 ΣΤΗΛΕΣ ΠΙΝΑΚΑΣ ΚΥΤΤΑΡΩΝ ΜΝΗΜΗΣ (512 x 2048)
Εσωτερική Οργάνωση υναμικής Μνήμης 8Mx16 4,096 x 8,192
Double Data Rate SDRAM (16GB)
Multi-ported Memory
Dual-ported Memory Internals
Αιωρούμενη Πύλη
Αιωρούμενη Πύλη
Μνήμη EPROM 1 bit EPROM μνήμης UV < 4000 K 20 min
Hot Electron Injection
Fowler Nordheim Tunneling
ιαγραφή Καναλιού
Βλάβη Επαναπρογραμματιζόμενης Μνήμης μετά από πολλούς προγραμματισμούς
Μνήμη EΕPROM
Μνήμη Flash
Μνήμη Flash τύπου NOR
Πλεονεκτήματα Μειονεκτήματα NOR
Μνήμη Flash τύπου NAND
Μνήμη Flash τύπου NAND
Φυσικό Σχέδιο Flash NOR και NAND
Πλεονεκτήματα Μειονεκτήματα NAND
Σύγκριση Μνημών
Ιδανική Μνήμη
Κόστος Μνημών (/ ΜegaByte)
Ελάττωση ηλεκτρονίων/bit στις μνήμες Flash με τη συρρίκνωση της τεχνολογίας
Κόστος / ΜegaByte
Νέες Τεχνολογίες Μνημών
Ferroelectric Memory Cell (FRAM)
Μνήμη Μαγνητική (MRAM)
Μνήμη Αλλαγής Φάσης (PCM)
Σύνοψη
Συστήματα Μνήμης (Α) Χάρτης μνήμης και αντιστοιχία bits 0000Η 1FFFΗ 2800Η FFFFΗ ROM RAM εν χρησιμοποιείται 8K 2K 54K ROM RAM 0000H 0000 0000 0000 0000 1FFFH 0001 1111 1111 1111 Επιλέγει τα πρώτα 8Κ Α15-12 Α11-8 Α7-4 Α3-0 Επιλέγει μέσα στα 8Κ 2000H 0010 0000 0000 0000 27FFH 0010 0111 1111 1111 Επιλέγει τα επόμενα 2Κ Επιλέγει μέσα στα 8Κ
Συστήματα Μνήμης (Β) Κύκλωμα αποκωδικοποίησης και σύνδεση μνημών ιάδρομος ιευθύνσεων ιάδρομος εδομένων O0-O7 A0-A12 A 11 A 12 A 13 A 14 A 15 A A A E E E 0 1 2 1 2 3 Y 0 Y Y 1 2 Y3 Y4 Y5 Y6 Y7 74LS138 1 0 CE OE PGM VPP 2764 (EPROM) D0-D7 IO/M RD WR A0-A10 CE OE WE 6116 (RAM)
Επιλογή IC Μνήμης (A) Απλό κύκλωμα επιλογής Γίνεται 0 (δηλαδή επιλέγεται η μνήμη) όταν A 15 = A 14 = A 13 =0 και IO/M = 0 Αλλιώς 1 Γίνεται 0 (δηλαδή επιλέγεται η μνήμη) όταν IO/M = 0, Α 13 =1 A 15 =A 14 =A 12 =A 11 =0 Αλλιώς 1
Επιλογή IC Μνήμης (B) Μετά το μετασχηματισμό: {A 15 A 14 A 13 (IO/M ) } = A 15 +A 14 +A 13 +(IO/M ) A 15 A 14 A 13 IO/M A 15 A 14 A 13 A 12 A 11 CE ROM ROM CE RAM RAM Απλοποίηση κυκλώματος: Ένας αναστροφέας λιγότερος στον αποκωδικοποιητή εν χρειάζονται τα συμπληρώματα των σημάτων, οπότε κερδίζουμε αναστροφείς και γραμμές.
Παράδειγμα 1 Να σχεδιασθεί η μνήμη ενός μυ-σ που να αποτελείται από μια ROM 1 Kbyte και δύο RAM 1024 x 4 bit η κάθε μια. Η ROM να επιλέγεται με A 10 =1 ενώ οι μνήμες RAM με A 11 =1.
Παράδειγμα 1 Λύση (Α) Περιοχή ROM Περιοχή RΑM 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 0 1 x x x x x x x x x x 0 4 0 0 0 7 F F 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 1 0 x x x x x x x x x x 0 8 0 0 0 B F F Αν δεν έχουμε άλλες μνήμες μπορούμε να κάνουμε την παρακάτω απλή αποκωδικοποίηση: CS ROM = A 10 CS RAM = A 11
Παράδειγμα 1 Λύση (Β) Το κύκλωμα του αποκωδικοποιητή όταν υπάρχουν και άλλες μνήμες CS ROM = A 15 A 14 A 13 A 12 A 11 A 10 CS RAM =A 15 A 14 A 13 A 12 A 11 A 10 A 11 A 10 CS ROM 1024 x 8 D 0 -D 7 A 15 A 14 A 13 A 12 A 11 CS RAM 1024 x 4 A 0 -A 9 D 4 -D 7 A 0 -A 9 D 0 -D 7 A 10 CS RAM 1024 x 4 D 0 -D 3 A 0 -A 9
Παράδειγμα 2 Να σχεδιασθεί η μνήμη ενός μυ-σ βασιζόμενου στον 8085 που να αποτελείται από δυο (2) ROM 2764 (8Kbyte η κάθε μια) και μια (1) RAM 2188 (8Kbyte). Να γίνει χρήση του χάρτη μνήμη που ακολουθεί: ROM 1 ROM 2 RAM 0000 1FFF 2000 3FFF 4000 5FFF 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Address 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 5FFF
Παράδειγμα 2 Λύση AD 0-7 V CC V CC "0" AL E V CC RS 6,144 MHz RESET IN X1 X2 AD 0-7 OE LE 8 Latches 74LS373 A 0-12 CS ROM1 2764 OE IO/M RD A 8-12 V CC V SS IO/M RD WR ALE "1" 8085 A 13 A 14 A 15 3-to-8 74LS128 O 1 O 2 O 3 CS OE ROM2 2764 RESET OUT VCC V SS V SS O 8 CS RAM 2188 OE IO/M WR WR V SS
Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου του διδάσκοντα. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα» του ΕΜΠ έχει χρηματοδοτήσει μόνο την αναδιαμόρφωση του υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους.