Εισαγωγή στον έλεγχο ορθής λειτουργίας ψηφιακών συστημάτων. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Σχετικά έγγραφα
σφαλμάτων Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

Σχεδίαση για Δοκιμαστικότητα (Design for Testability DFT) Δημήτρης Νικολός Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Bλάβες, ελαττώματα και. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

Κεφάλαιο 15 o. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Έλεγχος Ορθής Λειτουργίας 2

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Σωστή απάντηση το: Γ. Απάντηση

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Προβλήµατα και τεχνικές

Εργαστήριο Ψηφιακών Κυκλωμάτων

ΜΕΤΑΠΤΥΧΙΑΚΗ ΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ένα συνδυαστικό κύκλωµα µπορεί να περιγραφεί από: Φεβ-05. n-είσοδοι

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Συστήματα VLSI. Εισαγωγή. Γιώργος Δημητρακόπουλος. Δημοκρίτειο Πανεπιστήμιο Θράκης. Άνοιξη 2014

Χρήση υπολογιστικών τεχνικών στον έλεγχο Ολοκληρωμένων Κυκλωμάτων. Ioannis Voyiatzis Τμήμα Μηχανικών Πληροφορικής Τ.Ε. TEI Αθήνας

Τεχνικές και κυκλώματα εμφώλευσης συνόλου δοκιμής για τον έλεγχο VLSI συστημάτων

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

Περιγραφή Κυκλωμάτων με χρήση της VHDL. Εισαγωγικές έννοιες για σχεδιασμό με τη VHDL

Κυκλωμάτων» Χειμερινό εξάμηνο

Μνήμη και Προγραμματίσιμη Λογική

«Εγχειρίδιο Προγράμματος Hope (version 2)»

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

«Εγχειρίδιο Προγράμματος Atalanta 2.0»

ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ - VHDL ΑΝΤΩΝΗΣ ΠΑΣΧΑΛΗΣ

Σύνθεση Ψηφιακών Συστηµάτων. Χ. Καβουσιανός

Εξαγωγή Διανυσμάτων Δοκιμής. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Πτυχιακή Εργασία Σχεδίαση κυκλωμάτων επικοινωνίας με απλές οθόνες, με τη γλώσσα VHDL και υλοποίηση στις αναπτυξιακές πλακέτες LP-2900 και DE2.

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Ελεγχος, Αξιοπιστία και Διασφάλιση Ποιότητας Λογισµικού Πολυπλοκότητα

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Κανόνες του Εργαστηρίου Ψηφιακών Συστημάτων Βαθμολογία του Εργαστηρίου Υλικά και εξοπλισμός που θα χρησιμοποιηθούν σωστός τρόπος χειρισμού τους και

Ψηφιακά ολοκληρωμένα κυκλώματα

Έλεγχος Ψηφιακών κυκλωμάτων και σχεδιασμός για δοκιμαστικότητα

VHDL Εισαγωγικές έννοιες

Τεχνικές βελτιστοποίησης µε σκοπό την επίτευξη χαµηλής κατανάλωσης ισχύος

ΣΤΑΤΙΚΕΣ ΚΑΙ ΔΥΝΑΜΙΚΕΣ ΜΝΗΜΕΣ ΤΥΧΑΙΑΣ ΠΡΟΣΠΕΛΑΣΗΣ (Static and Dynamic RAMs). ΔΙΑΡΘΡΩΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΘΕΜΑΤΙΚΕΣ ΕΝΟΤΗΤΕΣ

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Εφαρμογές Ψηφιακών Ηλεκτρονικών

7 η Θεµατική Ενότητα : Εισαγωγή στις Γλώσσες Περιγραφής Υλικού

Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών πολογιστών και πληροφορικής, Παν. Πατρών

Πρότυπο περιφερειακής ολίσθησης για ψηφιακά. Std ) Δημήτρης Νικολός, Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Εισαγωγή Η VHDL υποστηρίζει τους εξής τρείς βασικούς και διαφορετικούς τρόπους περιγραφής

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Προγραµµατισµός Συστηµάτων Πραγµατικού Χρόνου

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

6.1 Θεωρητική εισαγωγή

ΘΕΜΑ : ΗΛΕΚΤΡΟΝΙΚΗ ΜΝΗΜΗ ΚΑΙ ΜΙΚΡΟΕΛΕΓΚΤΕΣ. ΔΙΑΡΚΕΙΑ: 1 περίοδος

7.1 Θεωρητική εισαγωγή

Ελίνα Μακρή

Εισαγωγή στη VHDL Υλοποίηση στο Quartus

ΧΑΜΗΛΗ ΚΑΤΑΝΑΛΩΣΗ ΕΝΕΡΓΕΙΑΣ ΣΕ ΑΝΑΔΙΠΛΟΥΜΕΝΕΣ ΑΛΥΣΙΔΕΣ ΣΑΡΩΣΗΣ Η ΜΕΤΑΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΕΞΕΙΔΙΚΕΥΣΗΣ. Υποβάλλεται στην

Ανάπτυξη Δικτύων Ελέγχου και Αυτοματισμού Ενεργειακών Εγκαταστάσεων

1 Περίληψη Η εργασία έγινε στα πλαίσια του μαθήματος των Ψηφιακών Ηλεκτρονικών Συστημάτων με σκοπό αρχικά την εκμάθηση της γλώσσας VHDL (Very High Spe

Εισαγωγή στο Εργαστήριο Υλικού

Σχεδίαση Υπολογιστικών

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

Πανεπιστήμιο Πειραιώς Τμήμα Πληροφορικής Πρόγραμμα Μεταπτυχιακών Σπουδών «Προηγμένα Συστήματα Πληροφορικής» Μεταπτυχιακή Διατριβή

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

ΑΣΚΗΣΗ 4 ΠΡΟΒΛΗΜΑΤΑ ΛΟΓΙΚΗΣ ΣΧΕΔΙΑΣΗΣ

Διαφορές single-processor αρχιτεκτονικών και SoCs

Δομημένος Προγραμματισμός

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

Fault Models, Modular Redundancy, Canonical Resilient Structures, Reliability and Availability Models

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

10α Έλεγχος και επαλήθευση λογισμικού

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

Κεφάλαιο 4 ο. Ο Προσωπικός Υπολογιστής

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Ψηφιακή Σχεδίαση Ενότητα 11:

4/10/2008. Εισαγωγή στη σχεδίαση συστημάτων VLSI. Περιεχόμενα μαθήματος. Γιώργος Δημητρακόπουλος. Βιβλιογραφία. Ψηφιακά συστήματα.

Κεφάλαιο 14 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Σχεδιαστικές Μεθοδολογίες 2

Λειτουργικά Συστήματα. Τ.Ε.Ι. Ιονίων Νήσων Σχολή Διοίκησης και Οικονομίας - Λευκάδα

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

Συστηµάτων ΗΜΥ211. Στόχοι Εργαστηρίου. Πανεπιστήμιο Κύπρου. Πανεπιστήμιο Κύπρου. Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211 Χειµερινό 2013

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

Αρχιτεκτονική υπολογιστών

Εισαγωγή στα κυκλώµατα CMOS 2

Αυτοματισμοί και Συστήματα Αυτομάτου Ελέγχου. Ενότητα 2

ΑΣΚΗΣΗ 2 η N-MOS ΚΑΙ P-MOS TRANSISTOR ΩΣ ΔΙΑΚΟΠΤΗΣ

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ. Σχεδίαση και αξιολόγηση ψευδοτυχαίων γεννητριών για μειωμένη κατανάλωση ισχύος κατά τον έλεγχο ορθής λειτουργίας

2. Να γράψετε τους αριθμούς 1, 2, 3, 4, 5 από τη στήλη Α και δίπλα το γράμμα α, β, γ, δ, ε και στ της στήλης Β που δίνει τη σωστή αντιστοίχιση.

Συμπίεση Δεδομένων Δοκιμής (Test Data Compression) Νικολός Δημήτριος, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών & Πληροφορικής, Παν Πατρών

Ελίνα Μακρή

Περιγραφή Κυκλωμάτων με χρήση της VHDL. Δομική περιγραφή και περιγραφή Μηχανών Πεπερασμένων Καταστάσεων

Τεχνολογία Δικτύων Επικοινωνιών (Ενότητα Πρωτόκολλα και Αρχιτεκτονική Δικτύου)

Κατευθυντήριες γραµµές

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Εργαστήριο Αρχιτεκτονικής Υπολογιστών Ι. Εισαγωγή στη VHDL

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

Transcript:

Εισαγωγή στον έλεγχο ορθής λειτουργίας ψηφιακών συστημάτων 1

Περίγραμμα παρουσίασης Ανάγκη για έλεγχο ορθής λειτουργίας Επιβεβαίωση σχεδιασμού έναντι επιβεβαίωσης ορθής λειτουργίας μετά την κατασκευή και περιοδικού ελέγχου ορθής λειτουργίας Θέματα ελέγχου της ορθής λειτουργίας Προβλήματα που σχετίζονται με τον έλεγχο της ορθής λειτουργίας Οικονομικά θέματα που σχετίζονται με τον έλεγχο της ορθής λειτουργίας 2

Η ανάγκη για έλεγχο της ορθής λειτουργίας Σκοπός του ελέγχου ορθής λειτουργίας είναι να ελέγξει εάν ένα προϊόν λειτουργεί σύμφωνα με τις προδιαγραφές του 3

Είδη ελέγχου Επιβεβαίωση σχεδιασμού (Verification testing or design verification) Έλεγχος ορθής λειτουργίας μετά την κατασκευή ή έλεγχος παραγωγής (Manufacturing testing or production testing) Περιοδικός έλεγχος ορθής λειτουργίας (Periodic testing) 4

Διαδικασία ανάπτυξης Ολοκληρωμένου Κυκλώματος, ΟΚ 5

Διαδικασία ανάπτυξης συστήματος 6

Λογικός έλεγχος Παραμετρικός έλεγχος (Parametric testing) Λογικός έλεγχος (Logic testing) 7

Η αρχή του λογικού ελέγχου 8

Λογικός έλεγχος Λειτουργικός έλεγχος (Functional) Δομικός έλεγχος (Structural) 9

Σφάλματα και η ανίχνευσή τους δ.1 Οι φυσικές βλάβες (Physical failures) ή ελαττώματα (defects) εκδηλώνονται ως ηλεκτρικές βλάβες και ερμηνεύονται σε λογικό επίπεδο ως σφάλματα (faults).» Παράδειγμα - ελάττωμα: βραχυκύκλωμα μιας γραμμής του κυκλώματος με τη γείωση - ηλεκτρική βλάβη: ρεύμα τρέχει από τη γραμμή του κυκλώματος προς τη γείωση - σφάλμα: η γραμμή του κυκλώματος έχει μόνιμα τη λογική τιμή 0 10

Σφάλματα και η ανίχνευσή τους δ.2 Πολλά ελαττώματα αντιστοιχούν σε λιγότερα ή ακόμη και ένα είδος σφάλματος Η κύρια κατηγορία σφαλμάτων που μελετάμε στα ψηφιακά κυκλώματα είναι τα σφάλματα μόνιμης τιμής (Stuck-at tfaults) 11

Σφάλματα και η ανίχνευσή τους δ.3 Ένα σφάλμα ανιχνεύεται από ένα διάνυσμα δοκιμής (test pattern ή test vector) Αυτό είναι ένας συνδυασμός λογικών τιμών που επιβεβαιώνει την παρουσία σφάλματος Σύνολο δοκιμής (Test set ) είναι ένα σύνολο από διανύσματα δοκιμής 12

Ανίχνευση απλών σφαλμάτων μόνιμης τιμής δ.11 A B Z είσοδοι απόκριση Απόκριση με σφάλμα AB χωρίς σφάλμα A/0 B/0 Z/0 A/1 B/1 Z/1 00 0 0 0 0 0 0 1 01 0 0 0 0 1 0 1 10 0 0 0 0 0 1 1 11 1 0 0 0 1 1 1 13

Ανίχνευση απλών σφαλμάτων μόνιμης τιμής δ.22 A B Z είσοδοι απόκριση Απόκριση με σφάλμα AB χωρίς σφάλμα A/0 B/0 Z/0 A/1 B/1 Z/1 00 0 0 0 0 0 0 1 01 0 0 0 0 1 0 1 10 0 0 0 0 0 1 1 11 1 0 0 0 1 1 1 14

Ανίχνευση απλών σφαλμάτων μόνιμης τιμής A B Z είσοδοι απόκριση Απόκριση με σφάλμα AB χωρίς σφάλμα A/0 B/0 Z/0 A/1 B/1 Z/1 00 0 0 0 0 1 1 1 01 1 1 0 0 1 1 1 10 1 0 1 0 1 1 1 11 1 1 1 0 1 1 1 15

Κάλυψη σφαλμάτων (Fault Coverage) Κάλυψη σφαλμάτων (ΚΣ) που επιτυγχάνεται από ένα σύνολο δοκιμής: ΚΣ= (πλήθος σφαλμάτων που ανιχνεύονται από το σύνολο δοκιμής)/(συνολικό πλήθος σφαλμάτων) 100% κάλυψη σφαλμάτων δεν εγγυάται ότι το κύκλωμα δεν έχει κανένα ελάττωμα Ο έλεγχος ορθής λειτουργίας ανιχνεύει μόνο ελαττώματα που αντιπροσωπεύονται από το συγκεκριμένο μοντέλο σφαλμάτων 16

Απόδοση ανίχνευσης σφαλμάτων Η απόδοση ανίχνευσης σφαλμάτων, ΑΑΣ, (Fault detection efficiency) ορίζεται ως εξής: ΑΑΣ= (πλήθος σφαλμάτων που ανιχνεύονται από ένα σύνολο δοκιμής) / [( συνολικός αριθμός σφαλμάτων)- (σφάλματα φ μ που δε μπορούν να ανιχνευτούν)] 17

Η αρχή του λογικού ελέγχου 18

Που βρίσκεται ο ελεγκτής; Έλεγχος που βασίζεται σε εξωτερική συσκευή ελέγχου Χρησιμοποίηση η η κυκλωμάτων που βρίσκονται στο ίδιο ολοκληρωμένο κύκλωμα με την υπό έλεγχο μονάδα για παραγωγή των διανυσμάτων δοκιμής και αξιολόγηση των αποκρίσεων της υπό έλεγχο μονάδας Συνδυασμός των ανωτέρω 19

Έλεγχος που βασίζεται αποκλειστικά σε εξωτερική συσκευή ελέγχου Oι συσκευές αυτές περιλαμβάνουν : διατάξεις προσπέλασης (fixture), υλικό (hardware) και λογισμικό (software) Ελεγκτές για ψηφιακή λογική, μνήμες και αναλογικά κυκλώματα Tο κόστος των συσκευών ελέγχου είναι πάρα πολύ μεγάλο 20

Κατάσταση του λειτουργικού κυκλώματος κατά τον έλεγχο της ορθής λειτουργίας Το λειτουργικό κύκλωμα είναι εκτός κανονικής λειτουργίας (Off-line testing) Κάποιες μονάδες του υπό έλεγχο ολοκληρωμένου κυκλώματος βρίσκονται σε κατάσταση κανονικής λειτουργίας (On-line testing) Κατά την κανονική λειτουργία μιας μονάδας γίνεται ταυτόχρονα και έλεγχος της ορθής της λειτουργίας (Concurrent testing) Αυτοελεγχόμενα κυκλώματα 21

Πηγές δυσκολίας του ελέγχου ορθής λειτουργίας Συνδυαστικά κυκλώματα με πολύ μγ μεγάλο αριθμό εισόδων Ακολουθιακά κυκλώματα Μεγάλος λόγος πλήθους πυλών προς πλήθος ακροδεκτών εισόδου/ εξόδου Πολύ μικρές γεωμετρίες Απαίτηση ελέγχου ορθής λειτουργίας στη συχνότητα της κανονικής αο ήςλειτουργίας Έλεγχος ορθής λειτουργίας συστημάτων που σχεδιάζονται χρησιμοποιώντας προσχεδιασμένες μονάδες και υλοποιούνται σε ένα ολοκληρωμένο κύκλο Απαιτήσεις για μικρούς χρόνους ανάπτυξης (Time to market requirements) 22

Απαίτηση για έλεγχο ορθής λειτουργίας στη συχνότητα λειτουργία τους (speed testing) M. L. Bushnell and V. D. Agrawal, KAP 2000 23

Πηγές δυσκολίας του ελέγχου ορθής λειτουργίας Συνδυαστικά κυκλώματα με πολύ μγ μεγάλο αριθμό εισόδων Ακολουθιακά κυκλώματα Μεγάλος λόγος πλήθους πυλών προς πλήθος ακροδεκτών εισόδου/ εξόδου Πολύ μικρές γεωμετρίες Απαίτηση ελέγχου ορθής λειτουργίας στη συχνότητα της κανονικής αο ήςλειτουργίας Έλεγχος ορθής λειτουργίας συστημάτων που σχεδιάζονται χρησιμοποιώντας προσχεδιασμένες μονάδες και υλοποιούνται σε ένα ολοκληρωμένο κύκλο Απαιτήσεις για μικρούς χρόνους ανάπτυξης (Time to market requirements) 24

Συστήματα που υλοποιούνται σε ένα ΟΚ (SOC testing) RAM Interface Block (RT Level ) Controller (algorithm) Micropro. (Layout) UDL FPGA DSP (Netlist) t) UDL RAM 25

Πηγές δυσκολίας του ελέγχου ορθής λειτουργίας Συνδυαστικά κυκλώματα με πολύ μγ μεγάλο αριθμό εισόδων Ακολουθιακά κυκλώματα Μεγάλος λόγος πλήθους πυλών προς πλήθος ακροδεκτών εισόδου/ εξόδου Πολύ μικρές γεωμετρίες Απαίτηση ελέγχου ορθής λειτουργίας στη συχνότητα της κανονικής αο ήςλειτουργίας Έλεγχος ορθής λειτουργίας συστημάτων που σχεδιάζονται χρησιμοποιώντας προσχεδιασμένες μονάδες και υλοποιούνται σε ένα ολοκληρωμένο κύκλο Απαιτήσεις για μικρούς χρόνους ανάπτυξης (Time to market requirements) 26

Απαιτήσεις για μικρούς χρόνους παραγωγής (Time to Market) 27

Σχεδιασμός για δοκιμαστικότητα (Design For Test - DFT) Η πολυπλοκότητα της διαδικασίας εξαγωγής διανυσμάτων δοκιμής και η μειωμένη προσπέλαση των μονάδων ενός συστήματος που σχεδιάζεται σε ένα ολοκληρωμένο κύκλωμα, ώθησαν στην ανάπτυξη σχεδιαστικών μεθόδων που οδηγούν σε εύκολο έλεγχο της ορθής λειτουργίας του συστήματος. 28

Κύκλος σχεδίασης Behavioural Description Gate Behavioral DFT Synthesis Technology Mapping Libraries RTL Description Layout Logic DFT Synthesis Gate Description Parameter Extraction Manufacturing Libraries Test Pattern Generation Product Test Application low Fault high Good Product Coverage? 29

Απόδοση της γραμμής παραγωγής (Yield) δ.1 Απόδοση της γραμμής παραγωγής: Y=G/(G+B) G: είναι το πλήθος των ολοκληρωμένων κυκλωμάτων που πέρασαν όλους τους ελέγχους B: είναι το πλήθος των ολοκληρωμένων κυκλωμάτων που απέτυχαν σε κάποιο έλεγχο ορθής λειτουργίας 30

Απόδοση της γραμμής παραγωγής (Yield) δ.2 Είναι δύσκολο να βρούμε την ακριβή τιμή της απόδοσης της γραμμής παραγωγής διότι:» ελαττώματα που δεν αντιπροσωπεύονται από τα μοντέλα σφαλμάτων που λάβαμε υπόψη μας δεν ανιχνεύονται» έλλειψη πληροφορίας αφότου τα ολοκληρωμένα κυκλώματα πουληθούν 31

Ποσοστό διαφυγής ελαττωματικών ολοκληρωμένων κυκλωμάτων (Defect level) Το ποσοστό διαφυγής ελαττωματικών ολοκληρωμένων κυκλωμάτων δίνει το ποσοστό των ελαττωματικών ολοκληρωμένων κυκλωμάτων που πέρασαν τον έλεγχο ορθής λειτουργίας Ελαττωματικά ολοκληρωμένα κυκλώματα ανά εκατομμύριο (Defective Parts per Million, DPM) 32

Απόδοση γραμμής παραγωγής & ποσοστό ελαττωματικών ολοκληρωμένων κυκλωμάτων Defect Level % DPM 1 10000 5000 Y=50% Y=90% 0.1 0.01 0.001001 1000 500 100 50 10 TT%.01 0.1 1 10 99.99 99.9 99 90 C% 33

Οικονομικά θέματα που σχετίζονται με τον έλεγχο της ορθή λειτουργίας 34