Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Transcript

1 Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

2 Γενικές Γραμμές Ακολουθιακή Λογική Μεταστάθεια S-R RLatch h( (active high h&l low) S-R Latch with Enable Latch Flip-Flop Ασύγχρονοι είσοδοι PRESET & CLEAR Διαδικασία Σχεδίασης άλλων Flip-Flops J-K Flip-Flop p T Flip-Flop & T Flip-Flop with Enable Flip-Flop with (Write) Enable Scan Flip-Flop Βλέπε: Βιβλίο Wakerly Παράγραφοι 7 (εισαγωγικά), 7..3, 7.2, 7.2., 7.2.2, β y ρ γρ φ ( γ γ ),,,,, 7.2.3, 7.2.4, 7.2.5, 7.2.6, 7.2.7, 7.2., 7.2., 8.2. Βιβλίο Mano: 5., 5.2, 5.3, 5.4

3

4

5 Ακολουθιακά Κυκλώματα Η έξοδος Ζ δεν εξαρτάται μόνο από την τρέχουσα τιμή της εισόδου Α, αλλά και από τις προηγούμενες τιμές της εισόδου Α, που καθορίζουν την τρέχουσα κατάσταση CS του κυκλώματος Τα ακολουθιακά κυκλώματα ονομάζονται και μηχανές πεπερασμένων καταστάσεων (finite-state machines - FSMs) Από την τρέχουσα τιμή της εισόδου A και την τρέχουσα κατάσταση CS υπολογίζεται η επόμενη κατάσταση NS A Z A 2 Z 2 A n. ΣΥΝΔΥΑΣΤΙΚΟ ΚΥΚΛΩΜΑ. Z m τρέχουσα κατάσταση current state CS ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ NS επόμενη κατάσταση next state

6 Ασύγχρονα Ακολουθιακά Κυκλώματα Η τρέχουσα κατάσταση CS του κυκλώματος μπορεί να αλλάξει κάθε χρονική στιγμή Η αλλαγή της τρέχουσας κατάστασης CS γίνεται πάντοτε μετά την αλλαγή της επόμενης κατάστασης NS (παρουσιάζονται προβλήματα αστάθειας) A Z A 2 Z 2 A n. ΣΥΝΔΥΑΣΤΙΚΟ ΚΥΚΛΩΜΑ. Z m τρέχουσα ρχ κατάσταση current state CS ανάδραση ΣΤΟΙΧΕΙΑ ΚΑΘΥΣΤΕΡΗΣΗΣ NS επόμενη κατάσταση next state

7 Σύγχρονα Ακολουθιακά Κυκλώματα Η τρέχουσα κατάσταση CS του κυκλώματος αλλάζει σε συγκεκριμένες διακριτές χρονικές στιγμές που προσδιορίζονται από το σήμα ρολογιού (clock) Η αλλαγή της τρέχουσας κατάστασης CS δεν γίνεται αμέσως μόλις αλλάξει η επόμενη κατάσταση NS A A 2 A 2 Z A n. ΣΥΝΔΥΑΣΤΙΚΟ ΚΥΚΛΩΜΑ. Z 2 Z m τρέχουσα κατάσταση current state CS ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ NS επόμενη κατάσταση next state clock

8 Σύγχρονα Ακολουθιακά Κυκλώματα Αλλάζουν κατάσταση σε συγκεκριμένες διακριτές χρονικές στιγμές που προσδιορίζονται με την αλλαγή του σήματος ρολογιού από σε (δηλαδή κατά την ανερχόμενη ακμή - rising edge) ή από σε (δηλαδή κατά την κατερχόμενη ακμή - falling edge) Volts συχνότητα ρολογιού (ΜΗz) = / περίοδος ρολογιού +5 ανερχόμενη ακμή κατερχόμενη ακμή σήμα ρολογιού + περίοδος ρολογιού nsec

9 Latches & Flip-flops βασικές δομικές μονάδες των ακολουθιακών κυκλωμάτων ακολουθιακά κυκλώματα με ανάδραση στοιχεία μνήμης με δύο καταστάσεις και, που αποθηκεύουν ένα ψηφίο πληροφορίας έχουν συνήθως δύο εξόδους : την κανονική, και την συμπληρωματική η κανονική έξοδος δηλώνει την επόμενη κατάσταση latches : παρακολουθούν τις εισόδους τους συνεχώς και αλλάζουν κατάσταση κάθε χρονική στιγμή ή εκείνες τις χρονικές στιγμές που το σήμα ενεργοποίησης (enable) έχει την τιμή (ή ) flip-flops : παρακολουθούν τις εισόδους τους και αλλάζουν flip-flops : παρακολουθούν τις εισόδους τους και αλλάζουν κατάσταση σε συγκεκριμένες διακριτές χρονικές στιγμές, που προσδιορίζονται από την ανερχόμενη (ή την κατερχόμενη) ακμή του σήματος του ρολογιού

10 Set-Reset (S-R) Latch (Active High) R Χαρακτηριστικός Πίνακας S-R Latch set-preset S reset-clear R έξοδοι (t+) (t+) S NOR απαγορεύεται (t) (t) S R Όταν S=R= και στη συνέχεια γίνονται S= και R= ταυτόχρονα*, το S-R latch πηγαίνει σε απροσδιόριστη επόμενη κατάσταση με εμφάνιση ταλαντώσεων ή μεταστάθειας (metastability) * εξαρτάται από το χρόνο που χρειάζεται το latch για να σταθεροποιηθεί μετά από μία αλλαγή στην κατάστασή του

11 R Set-Reset (S-R) Latch χρονικές παράμετροι Καθυστέρηση διάδοσης S t ps = 2t NOR S R t ps t pr t ps t pr

12 R 2 Set-Reset (S-R) Latch χρονικές παράμετροι Καθυστέρηση διάδοσης S t pr = t NOR S R 2 t ps t pr t ps t pr

13 R? 3 Set-Reset (S-R) Latch χρονικές παράμετροι Ελάχιστο πλάτος παλμού (min pulse width) t w Tα S και R πρέπει να παραμείνουν στο για τουλάχιστο τον ελάχιστο χρόνο t w ύ άθ ( t t bilit ) S? για να αποφύγουμε μεταστάθεια (metastability) S t w t w R t w t w 3 t ps t pr t ps t pr

14 Μεταστάθεια (Metastability) Μεταστάθεια εμφανίζεται όταν οι έξοδοι του S-R latch ισορροπήσουν σε μία ενδιάμεση κατάσταση (μεταξύ και ) που ονομάζεται μετασταθής κατάσταση ο χρόνος που το S-R latch παραμένει στη μετασταθή κατάσταση, πριν μεταφερθεί σε μία σταθερή κατάσταση ή λόγω θορύβου, είναι απροσδιόριστος Μηχανικό ανάλογο μεταστάθειας: ισορροπία σφαίρας που πετάμε από ψηλά μετασταθής κατάσταση σταθερές καταστάσεις

15 Set-Reset (S-R) Latch (Active Low) S Χαρακτηριστικός Πίνακας S-R Latch set-preset S reset - clear R έξοδοι (t+) (t+) R NAN απαγορεύεται (t) (t) S R Όταν S =R = και στη συνέχεια γίνονται S = και R = ταυτόχρονα*, το S-R latch πηγαίνει σε απροσδιόριστη επόμενη κατάσταση με εμφάνιση ταλαντώσεων ή μεταστάθειας (metastability) * εξαρτάται από το χρόνο που χρειάζεται το latch για να σταθεροποιηθεί μετά από μία αλλαγή στην κατάστασή του

16 Set-Reset (S-R) Latch Πίνακας Αλήθειας S-R Latch set reset είσοδος έξοδος S R (t) (t+) ΗOL RESET SET PROHI- X BITE X Χαρακτηριστική Εξίσωση S-R Latch (t+) = S+R (t) (t) S R Χ Χ

17 S E Set-Reset (S-R) Latch με Είσοδο Ενεργοποίησης (Εnable) Χαρακτηριστικός Πίνακας S-R Latch with enable enable E set S reset R έξοδοι (t+) (t+) R NAN απαγορεύεται x x (t) (t) (t) (t) S E R Όταν S=R= και Ε αλλάζει από σε, το S-R latch with enable πηγαίνει σε απροσδιόριστη επόμενη κατάσταση με εμφάνιση ταλαντώσεων ή μεταστάθειας (metastability)

18 Set-Reset (S-R) Latch με Είσοδο Ενεργοποίησης (Εnable) Πίνακας Αλήθειας S-R Latch with enable enable set reset είσοδος έξοδος E S R (t) (t+) x x x x RESET SET PROHI- X BITE X ES R (t) ΗOL (t+) = E S+R (t) +E (t) = S+R (t) X X Χαρακτηριστική Εξίσωση S-R Latch with enable (E=)

19 Latch για Αποθήκευση Πληροφορίας E enable E Χαρακτηριστικός Πίνακας Latch data έξοδοι (t+) (t+) NAN E x (t) (t) Aποφεύγεται το πρόβλημα των S-R latches για S= και R= Για Ε= το Latch είναι διάφανο (transparent latch)

20

21 E Latch χρονικές παράμετροι Καθυστέρηση διάδοσης: t pe = 2 t NAN Ελάχιστο πλάτος παλμού (min pulse width) t w To Ε= πρέπει να παραμείνει στο λά λά ό t για να αποφύγουμε μεταστάθεια για τουλάχιστο τον ελάχιστο χρόνο t w 2 t su 3 t h 4 E t w t pe t p

22 E 2 Latch χρονικές παράμετροι Κθ Καθυστέρηση δάδ διάδοσης t p = 2 t NAN 2 t su 3 t h 4 E t w t pe t p

23 E 3 2 Latch χρονικές παράμετροι Χρόνος προετοιμασίας (set-up time) και χρόνος κρατήματος (hold time) To πρέπει να παραμείνει σταθερό πριν και μετά την αλλαγή του Ε από σε για ελάχιστο χρόνο t su (set-up) και t h (hold), αντίστοιχα, για να αποφύγουμε μεταστάθεια t su t h 3 4 E t w t pe t p

24 E Latch χρονικές παράμετροι 4 Για Ε= το latch παραμένει στην ίδια κατάσταση ανεξάρτητα από τις αλλαγές στο 2 t su 3 t h 4 E t w t pe t p

25 Latch Πίνακας Αλήθειας Latch enable data είσοδος έξοδος E (t) (t+) ΗOL x x TRANS- x PARENT x Χαρακτηριστική Εξίσωση L Latch h(e=) (t+) = E +E (t) = E (t)

26 SSI κύκλωμα 74x75 uad Latches 2 GN 2 74x E E V cc

27 SSI κύκλωμα 74x75 uad L Latches Χαρακτηριστική Εξίσωση Latch(E=) (t+) = E +E (t) = στο άλλο Latch E Προσοχή: Υλοποίηση με πολυπλέκτη 2 σε

28

29 Positive Edge-Triggered Flip-flop αφέντης master E Μ σκλάβος slave E Χαρακτηριστικός Πίνακας Flip-flop ρολόϊ data έξοδοι (t+) (t+) Χ (t) (t) Χ (t) (t) Όταν το αλλάζει από σε, η έξοδος M του latch αφέντης κλειδώνει στην τρέχουσα τιμή του, έστω, και τo latch σκλάβος μεταφέρει την τιμή στην έξοδο και τη διατηρεί γιατί η έξοδος M παραμένει σταθερή όσο = Όταν το αλλάζει από σε, το latch σκλάβος κλειδώνει στην τιμή και δεν αλλάζει τιμή όσο =, ενώ τo l latch αφέντης μεταφέρει νέα τιμή της εισόδου στην έξοδο M To Positive Edge -Triggered Flip-flop παρακολουθεί την είσοδο του και αλλάζει κατάσταση μόνο κατά την ανερχόμενη ακμή του ( σε )

30 Μ E E t su t h t su t h Flip-flop χρονικές παράμετροι Για = ο αφέντης μεταφέρει την τιμή της στην M και ο σκλάβος παραμένει στο ανεξάρτητα από τις αλλαγές στο t w t w t w M t su t h t pc αφέντης σκλάβος t pc * t pc *

31 2 Μ E E t su t h t su t h Flip-flop χρονικές παράμετροι Όταν το αλλάζει από σε, ο αφέντης κλειδώνει στο και ο σκλάβος μεταφέρει την τιμή της M στην t w t w t w M t su t h t pc αφέντης σκλάβος t pc * t pc *

32 3 Μ E E t su t h t su t h Flip-flop χρονικές παράμετροι Για = όταν το αλλάζει από σε, ο αφέντης παραμένει κλειδωμένος στο και ο σκλάβος μεταφέρει την τιμή της M στην t w t w t w M t su t h t pc αφέντης σκλάβος t pc * t pc *

33 4 Μ E E t su t h t su t h Flip-flop χρονικές παράμετροι Όταν το αλλάζει από σε, ο αφέντης μεταφέρει τη νέα τιμή της στην M, ενώ ο σκλάβος κλειδώνει στο t w t w t w M t su t h t pc αφέντης σκλάβος t pc * t pc *

34 Μ 5 E E t su t h t su t h Flip-flop χρονικές παράμετροι Όταν το αλλάζει από σε, ο αφέντης κλειδώνει στο και ο σκλάβος μεταφέρει την τιμή της M στην t w t w t w M t su t h t pc αφέντης σκλάβος t pc * t pc *

35 Flip-flop χρονικές παράμετροι To πρέπει να παραμείνει σταθερό πριν και μετά την αλλαγή του από σε για ελάχιστο χρόνο t su (set-up) και t h (hold), αντίστοιχα, για να αποφύγουμε μεταστάθεια. Επίσης, το πρέπει να έχει μία ελάχιστη διάρκεια t w στο και στο t su t h t su t h t w t w t w M t su t h αφέντης t pc σκλάβος t pc * t pc *

36 Flip-Flop έναντι Latch L t p Latch FF t pc t pc Flip-flop Έστω ότι αρχικά τα L και FF είναι στην κατάσταση και το σήμα =

37 Positive Edge-Triggered Flip-flop Υλοποίηση με πύλες NAN M Χαρακτηριστική Εξίσωση flip-flop (t+) =

38 PR Positive Edge-Triggered Flip-flop Ασύγχρονες Είσοδοι PRESET & CLEAR To flip-flop πηγαίνει κατευθείαν στην κατάσταση με το σήμα CLR (clear) και κατευθείαν στην κατάσταση με το σήμα PR (preset) ανεξάρτητα από το ρολόι M x x CLR

39 PR Positive Edge-Triggered Flip-flop Ασύγχρονες Είσοδοι PRESET & CLEAR To flip-flop πηγαίνει κατευθείαν στην κατάσταση με το σήμα CLR = και το σήμα PR = ανεξάρτητα από το ρολόι M CLR x x CLEAR

40 Positive Edge-Triggered Flip-flop Ασύγχρονες Είσοδοι PRESET & CLEAR To flip-flop πηγαίνει κατευθείαν στην κατάσταση με το σήμα CLR = και το σήμα PR = ανεξάρτητα από το ρολόι PR x x M CLR PRESET

41 Positive Edge-Triggered Flip-flop Ασύγχρονες Είσοδοι PRESET & CLEAR To flip-flop πηγαίνει κατευθείαν στην απαγορευμένη κατάσταση με το σήμα CLR = και το σήμα PR = ανεξάρτητα από το ρολόι PR x M CLR x PROHIBITE

42 PR Positive Edge-Triggered Flip-flop Ασύγχρονες Είσοδοι PRESET & CLEAR To flip-flop λειτουργεί κανονικά με το σήμα CLR = και το σήμα PR = M CLR NORMAL

43 Positive Edge-Triggered Flip-flop with Asynchronous Preset and Clear Χαρακτηριστικός Πίνακας Flip-flop with PR & CLR PR preset PR clear CLR ρολόϊ data έξοδοι (t+) (t+) CLR clear preset απαγορεύεται Χ (t) (t) Χ (t) (t) x x x x x x Όταν είναι PR = CLR = και ύστερα γίνονται, το flip-flop ρ γ, p p πηγαίνει σε απροσδιόριστη επόμενη κατάσταση με εμφάνιση ταλαντώσεων ή μεταστάθειας (metastability)

44 Negative Edge-Triggered Flip-flop αφέντης master E Μ σκλάβος slave E Χαρακτηριστικός Πίνακας Flip-flop ρολόϊ data έξοδοι (t+) (t+) Χ (t) (t) Χ (t) (t) Όταν το αλλάζει από σε, η έξοδος M του latch αφέντης κλειδώνει στην τρέχουσα τιμή του, έστω, και τo latch σκλάβος μεταφέρει την τιμή στην έξοδο και τη διατηρεί γιατί η έξοδος M παραμένει σταθερή όσο = Όταν το αλλάζει από σε, το latch σκλάβος κλειδώνει στην τιμή και δεν αλλάζει τιμή όσο = =, ενώ τo latch αφέντης μεταφέρει νέα τιμή της εισόδου στην έξοδο M To Negative Edge -Triggered Flip-flop παρακολουθεί την είσοδο του και αλλάζει κατάσταση μόνο κατά την κατερχόμενη ακμή του ( σε )

45 Διαδικασία Σχεδίασης Άλλων Flip-Flop Χρησιμοποιείται σαν βάση το Flip-Flop με χαρακτηριστική εξίσωση (t+) = Προσδιορίζεται ο χαρακτηριστικός πίνακας του νέου Flip-Flop Προσδιορίζεται ο πίνακας αλήθειας του νέου Flip-Flop από τον Χαρακτηριστικό Πίνακα εξετάζοντας τι συμβαίνει κατά την ακμή του ρολογιού Προσδιορίζεται η χαρακτηριστική εξίσωση του νέου Flip-Flop σαν λογική συνάρτηση των εισόδων και της τρέχουσας κατάστασης (t) Προσδιορίζεται το λογικό κύκλωμα που προκύπτει από την χαρακτηριστική εξίσωση Η έξοδος αυτού του λογικού κυκλώματος συνδέεται με την είσοδο του Flip-Flop Δεν υπάρχει στα βιβλία

46 Flip-flop with Synchronous Clear Χαρακτηριστικός Πίνακας Flip-flop with SCLR ρολόϊ s-clear SCLR data έξοδοι (t+) (t+) s-clear SCLR Πίνακας Αλήθειας data είσοδος (t) έξοδος (t+) CLEAR Χ Χ (t) (t) Χ Χ (t) (t) LOA Χαρακτηριστική Εξίσωση X SCLR (t+) = SCLR SCLR

47

48

49 Positive Edge-Triggered J-K Flip-flop J K Χαρακτηριστικός Πίνακας J-K Flip-flop ρολόϊ J K έξοδοι (t+) (t+) hold reset set toggle Χ Χ Χ Χ (t) (t) (t) (t) (t) (t) (t) (t) To Positive Edge -Triggered J-K Flip-flop παρακολουθεί τις εισόδους J, K και αλλάζει κατάσταση μόνο κατά την ανερχόμενη ακμή του ( σε )

50 Positive Edge-Triggered J-K Flip-flop Πίνακας Αλήθειας J-K Flip-Flop είσοδος έξοδος J K (t) (t+) ΗOL RESET SET TOGGLE Χαρακτηριστική Εξίσωση J-K Flip-Flop (t+) = J (t)+k (t) (t) JK

51 J K Positive Edge-Triggered J-K Flip-flop J K Χαρακτηριστικός Πίνακας J-K Flip-flop ρολόϊ J K έξοδοι (t+) (t+) (t) (t) (t) (t) Χ Χ (t) (t) Χ Χ (t) (t) Χαρακτηριστική Εξίσωση J-K flip-flop (t+) = J (t)+k (t) To Positive Edge -Triggered J-K Flip-flop παρακολουθεί τις εισόδους J, K και αλλάζει κατάσταση μόνο κατά την ανερχόμενη ακμή του ( σε )

52 Positive Edge-Triggered J-K Flip-flop with Asynchronous Preset and Clear J K PR Χαρακτηριστικός Πίνακας J-K Flip-flop with PR & CLR preset PR CLR clear preset απαγορεύεται clear CLR ρολόϊ x x x J K Χ Χ x x x Χ Χ x x x έξοδοι (t+) (t+) (t) (t) (t) (t) (t) (t) (t) (t) Όταν είναι PR = CLR = και ύστερα γίνονται, το J-K flip-flop πηγαίνει σε απροσδιόριστη επόμενη κατάσταση με εμφάνιση ταλαντώσεων ή μεταστάθειας

53 Positive Edge-Triggered T (Toggle) Flip-flop T T Τ toggle Χαρακτηριστικός Πίνακας T Flip-flop ρολόι =T P έξοδοι (t+) (t+) (t) (t) (t) (t) (t) (t) Χαρ/κή Εξίσωση T flip-flop (t+) = (t) 2xP To Positive Edge -Triggered T Flip-flop αλλάζει κατάσταση σε κάθε ανερχόμενη ακμή του και χρησιμοποιείται σαν διαιρέτης συχνότητας δια δύο. Άσκηση: Να σχεδιάσετε ένα διαιρέτη συχνότητας δια τέσσερα.

54 Positive Edge-Triggered T Flip-flop with E Ε T Ε J K ρολόϊ enable =T E toggle hold x x Χαρακτηριστικός Πίνακας T Flip-flop with E έξοδοι (t+) (t+) (t) (t) (t) (t) (t) (t) (t) (t) E T Χαρ/κή Εξίσωση T flip-flop with E (t+) = E (t)+e (t) (t) To Positive Edge -Triggered T Flip-flop with enable αλλάζει κατάσταση μόνο σε εκείνες τις ανερχόμενες ακμές του ( σε ) που Ε=

55 Χαρακτηριστικές Εξισώσεις S-R Latch (t+) = S+R (t) Latch Flip-Flop (t+) = E (t+) = +E (t) = J-K Flip-Flop p (t+) = J (t)+k (t) () () T Flip-Flop (t+) = (t) T F/F with E (t+) = E (t)+e (t) Οι χαρακτηριστικές εξισώσεις περιγράφουν την επόμενη κατάσταση (t+) χ ρ ηρ ς ξ ς ργρ φ η μ η η ( ) σαν λογική συνάρτηση της τρέχουσας κατάστασης (t) και των εισόδων

56 Χρήση των Latches & Flip-Flops S-R Latch Latch Flip-Flop J-K Flip-Flop T Flip-Flop T F/F with E Περιορισμένη. Μόνο σαν δομικό στοιχείο άλλων flip-flops Προσωρινή αποθήκευση δεδομένων (SRAMs) Σχεδίαση ακολουθιακών κυκλωμάτων (για υλοποιήσεις με VLSI κυκλώματα) Σχεδίαση ακολουθιακών κυκλωμάτων (για υλοποιήσεις με SSI και MSI κυκλώματα) Σχεδίαση μετρητών και διαίρεση συχνότητας

57 Άσκηση. Να αποδειχθούν οι χαρακτηριστικές εξισώσεις των T Flip-flop και T Flip-flop with enable Ξεκινώντας από το χαρακτηριστικό πίνακα να προσδιορίσετε αρχικά τον πίνακα αλήθειας Χαρακτηριστικός Πίνακας T Flip-flop ρολόι έξοδοι =T (t+) (t+) (t) (t) (t) (t) (t) (t) Χαρακτηριστικός Πίνακας T Flip-flop with E ρολόϊ enable έξοδοι =T E (t+) (t+) (t) (t) (t) (t) x (t) (t) x (t) (t)

58 Άσκηση.2 Να σχεδιάσετε το Flip-flop with (write) enable, αφού βρείτε αρχικά τη χαρακτηριστική εξίσωσή του Δίδεται ο χαρακτηριστικός του πίνακας Χαρακτηριστικός Πίνακας Flip-flop with WE load hold ρολόϊ write en WE X X data Χ Χ X έξοδοι (t+) (t+) (t) (t) (t) (t) (t) (t) WE

59 Άσκηση.3 Να σχεδιάσετε το Scan Flip-flop, αφού βρείτε αρχικά τη χαρακτηριστική εξίσωσή του Το scan flip-flop είναι μια τροποποιημένη μορφή του flip-flop with enable που χρησιμοποιείται κατά τον έλεγχο της ορθής λειτουργίας ενός VLSI κυκλώματος (VLSI testing) Μας παρέχει τη δυνατότητα να αυξήσουμε τη δοκιμαστικότητα (testability) ενός VLSI κυκλώματος με την εισαγωγή μίας απευθείας τιμής στο scan flip-flop μέσω της εισόδου ελέγχου ΤΙ (test input), όταν η είσοδος ενεργοποίησης ελέγχου ΤΕ (test enable) είναι Στην πράξη χρησιμοποιείται μία αλυσίδα από scan flip-flops, που ονομάζεται scan chain

60 Άσκηση.3 Δίδεται ο χαρακτηριστικός του πίνακας ας του scan flip-flop ρολόϊ Χαρακτηριστικός Πίνακας Scan Flip-flop test en TE test in TI data normal X load X test x load x X X Χ X X X έξοδοι (t+) (t+) (t) (t) (t) (t) TE TI

61 Άσκηση.4 Συνδυάζοντας το Flip-flop with (write) enable μαζί με το Scan Flip-flop, να σχεδιάσετε το Scan Flip-flop with (write) enable Η σχεδίαση να γίνει με τη χρήση πολυπλεκτών λε 2-σε- Δίδεται ο χαρακτηριστικός του πίνακας Χαρακτηριστικός Πίνακας Scan Flip-flop with WE ρολόϊ test en TE test in TI write en WE data έξοδοι (t+) (t+) normal load normal hold test load X X X X X X X X X X X X X X Χ X (t) (t) (t) (t) (t) (t) (t) (t) WE TE TI