ς Ποιότητα ξιολόγηση Α

Σχετικά έγγραφα
Μοντέλα Αρχιτεκτονικής στην Σύνθεση

Μοντέλα. χαρακτηριστικά χωρίς να συνοδεύεται από λεπτοµέρειες.

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Σύνθεση Data Path. ιασύνδεσης. Μονάδες. Αριθµό Μονάδων. Τύπο Μονάδων. Unit Selection Unit Binding. λειτουργιών σε. Μονάδες. Αντιστοίχιση µεταβλητών &

Σύνθεση Ψηφιακών Συστηµάτων. Χ. Καβουσιανός

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Τεχνικές βελτιστοποίησης µε σκοπό την επίτευξη χαµηλής κατανάλωσης ισχύος

Σύνθεση σε επίπεδο Αρχιτεκτονικής

7 η Θεµατική Ενότητα : Εισαγωγή στις Γλώσσες Περιγραφής Υλικού

ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ένα συνδυαστικό κύκλωµα µπορεί να περιγραφεί από: Φεβ-05. n-είσοδοι

ιαµέριση - Partitioning

Ολοκλήρωση Σχεδίασης µε CAD-tools. (Back-End) Χρ. Καβουσιανός

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Περιεχόμενα. Πρόλογος... XI. Κεφάλαιο 1. Συστήματα Βασισμένα σε FPGA Κεφάλαιο 2. Τεχνολογία VLSI Εισαγωγή Βασικές Αρχές...

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

Κεφάλαιο 14 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Σχεδιαστικές Μεθοδολογίες 2

Καταστάσεων. Καταστάσεων

5 η Θεµατική Ενότητα : Μνήµη & Προγραµµατιζόµενη Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

Introduction to IP Cores

Σχεδίαση µε CAD tools

Ολοκληρωμένα Κυκλώματα

Σχεδίαση Ψηφιακών Συστημάτων

Οργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος

Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου. Ενδέκατη (11 η ) δίωρη διάλεξη.

VERILOG. Γενικά περί γλώσσας

ΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών

ΚΕΦΑΛΑΙΟ Συνδυαστικά Κυκλώµατα. 3.2 Σχεδιασµός Συνδυαστικής Λογικής 3.3 ιαδικασία Ανάλυσης 3.4 ιαδικασία Σχεδιασµού.

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Πρόγραμμα Μεταπτυχιακών Σπουδών «Πληροφορική και Εφαρμογές»

Ύλη Λογικού Σχεδιασµού Ι

Περιεχόµενα. Πρόλογος Εισαγωγή 21

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Ακολουθιακός Κώδικας

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

242 -ΕισαγωγήστουςΗ/Υ

Εισαγωγή. Συνδυαστικά: Οι έξοδοι είναι συνάρτηση των εισόδων

Περιεχόµενα. Στοιχειώδης Λογικές Συναρτήσεις. Αποκωδικοποίηση (Decoding) Ενεργοποίηση Συνάρτησης (Enabling)

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

Αρχιτεκτονική Υπολογιστών

H γλώσσα περιγραφής κυκλωµάτων VHDL

Μελέτη και σχεδίαση µιας υποτυπώδους κεντρικής µονάδας επεξεργασίας στα 32 µπιτ.

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Ψηφιακή Λογική και Σχεδίαση

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Ψηφιακοί Υπολογιστές

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

Εισαγωγή στη γλώσσα περιγραφής υλικού VHDL. Βασικές εντολές και η περιγραφή συνδυαστικών κυκλωµάτων. Ψηφιακή Σχεδίαση µε CAD ΙΙ - ιάλεξη 2 -

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστημάτων

ΠΛΕ- 027 Μικροεπεξεργαστές 6ο μάθημα: Αρχιτεκτονική πυρήνα: υλοποίηση με διοχέτευση

Λογικός Σχεδιασµός και Σχεδιασµός Η/Υ. ΗΜΥ-210: Εαρινό Εξάµηνο Σκοπός του µαθήµατος. Ψηφιακά Συστήµατα. Περίληψη. Εύρος Τάσης (Voltage(

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 18: Διαδικασία Σχεδίασης Ψηφιακών Συστηµάτων - Επανάληψη

Συνδυαστικά Κυκλώματα

8.1 Θεωρητική εισαγωγή

Εργαστήριο Ψηφιακών Κυκλωμάτων

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

Ενότητα 6 ΑΝΑΛΥΣΗ & ΣΥΝΘΕΣΗ ΣΥΝΔΥΑΣΤΙΚΗΣ ΛΟΓΙΚΗΣ ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΠΟΛΛΩΝ ΕΠΙΠΕΔΩΝ

Ενότητα 4. Εισαγωγή στην Πληροφορική. Αναπαράσταση δεδοµένων. Αναπαράσταση πληροφορίας. υαδικοί αριθµοί. Χειµερινό Εξάµηνο

Κυκλωμάτων» Χειμερινό εξάμηνο

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Συντρέχων Κώδικας

4 η Θεµατική Ενότητα : Συνδυαστική Λογική. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Ψηφιακή Λογική Σχεδίαση

Εισαγωγή στη γλώσσα περιγραφής υλικού VHDL. Γενικά χαρακτηριστικά, σύνταξη και τύποι. Ψηφιακή Σχεδίαση µε CAD ΙΙ - ιάλεξη 1 -

6.1 Θεωρητική εισαγωγή

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Χρ. Καβουσιανός Επίκουρος Καθηγητής

Ψηφιακά ολοκληρωμένα κυκλώματα

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

inding B Binding -Library Cell

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Πακέτα και Συστατικά Στοιχεία (Υποκυκλώματα)

Παράρτηµα Γ. Τα Βασικά της Λογικής Σχεδίασης. Οργάνωση και Σχεδίαση Υπολογιστών Η ιασύνδεση Υλικού και Λογισµικού, 4 η έκδοση

Ακολουθιακές εντολές. (Peter Ashenden, The Students Guide to VHDL)

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

7.1 Θεωρητική εισαγωγή

Ψηφιακά Συστήματα. 8. Καταχωρητές

Χρ. Καβουσιανός Επίκουρος Καθηγητής

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

Εργαστήριο Ψηφιακής Σχεδίασης

ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1

i Στα σύγχρονα συστήματα η κύρια μνήμη δεν συνδέεται απευθείας με τον επεξεργαστή

Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Transcript:

Αξιολόγηση Ποιότητας

Μέτρα Αξιολόγησης Τα µέτρα αξιολόγησης είναι απαραίτητα κατά την διαδικασία της σύνθεσης. Τα ακριβή µέτρα καθορίζουν την ποιότητα του τελικού κυκλώµατος και εντοπίζουν προβλήµατα. Τα καλά προσεγγιστικά µέτρα καθοδηγούν τα εργαλεία για επιλογή αποδοτικών σχεδιαστικών στυλ, αρχιτεκτονικών κλπ. Οι αποφάσεις που παίρνονται κατά την σύνθεση πρέπει να έχουν κάποιον οδηγό. Επιφάνεια Ελεγξιµότητα Μέτρα Απόδοση Αξιοπιστία Κατασκευασιµότητα Κατανάλωση Αξιολόγηση Ποιότητας 2

Μέτρα Αξιολόγησης Παραδείγµατα Αποφάσεων: Η µεγάλη καθυστέρηση ενός πολλαπλασιαστή µπορεί να οδηγήσει στην µετατροπή του σε δοµή pipeline. Μία δοµή pipeline έχει µεγαλύτερη κατανάλωση από µία απλή δοµή. Η χρήση τριών διαύλων απαιτεί περισσότερη επιφάνεια από τους δύο δίαυλους. Η εισαγωγή πλεονασµού δηµιουργεί προβλήµατα ελεγξιµότητας. Όλες οι σχεδιαστικές αποφάσεις βασίζονται σε αυτά τα µέτρα, οπότε πρέπει να είναι ακριβή. Αξιολόγηση Ποιότητας 3

Structural vs Physical Περιγραφή Συµπεριφοράς Σύνθεση οµή DtPth DataPath Control lunit Λειτουργικές Μονάδες Μονάδες ιασύνδεσης Μονάδες Αποθήκευσης ηµιουργεί σήµατα ελέγχου ενεργοποίησης µονάδων του DataPath Αξιολόγηση Ποιότητας 4

Αποτέλεσµα Σύνθεσης Structural Αξιολόγηση Ποιότητας 5

Μετατροπή Structural σε Physical Για την κατασκευή του κυκλώµατος δεν αρκεί η περιγραφή δοµής. Από το επίπεδο δοµής έως το κατασκευαστικό επίπεδο (Physical) ακολουθούµε κάποια βήµατα: Technology Mapping Partitioning i FloorPlanning Placement Routing Αξιολόγηση Ποιότητας 6

Μετατροπή Structural σε Physical...... entity CC1 is port (...) end CC1; architecture RTL of CC1 begin... end RTL; 0 0 0 0 & & 0 0 0 0 0 >=1 = 0 0 A B C D 0 (1) HDL ή Σχηµατική εισαγωγή κυκλώµατος (2) Λογική Σύνθεση (3) ιαµέριση A B C D (4) Χωροθέτηση (5) Τοποθέτηση (6) ιασύνδεση Αξιολόγηση Ποιότητας 7

Μετατροπή Structural σε Physical Control Unit DataPath Τελική Επιφάνεια Modules I/O pads routing wasted areas Αξιολόγηση Ποιότητας 8

Μετατροπή Structural σε Physical Αξιολόγηση Ποιότητας 9

Μέτρηση Επιφάνειας Επιφάνεια Λειτουργικές Μονάδες: ALUs, adders. mult/liers. Μονάδες διασύνδεσης: πολυπλέκτες, διάυλοι, γραµµές. Αποθηκευτικές Μονάδες: registers, ROMs RAMs. Μέθοδοι Μέθοδοι Μέτρηση τελεστών AND-OR- NOT στις Boolean εκφράσεις Ανάλογη στον αριθµό και το µέγεθος µονάδων διασύνδεσης. Αθροιστική επιφάνεια κυττάρων Αριθµός (transistors x µέσο µέγεθος transistors) Αριθµός και είσοδοι πολυπλεκτών χρησιµοποιούνται ως µέτρο. Αξιολόγηση Ποιότητας 10

Μέτρηση λογικών τελεστών F = (abc + bc + bde)(de+a) F = (bc de) (e a) 3 τελεστές ΚΑΙ-2 εισόδων 2 τελεστές ΚΑΙ-2 εισόδων 2 τελεστές ΚΑΙ-3 εισόδων 3 τελεστές ExOr-2 εισόδων 3 τελεστές Η-2 2 εισόδων Η δεξιά έκφραση είναι πιο οικονοµική από την αριστερή Αξιολόγηση Ποιότητας 11

Αθροιστική Επιφάνεια Κυττάρων Κύτταρο ΚΑΙ 2 είσοδων, Κύτταρο Η 2 είσοδων = 1 µονάδα επιφάνειας Κύτταρο ΚΑΙ 3 είσοδων = 1,5 µονάδες επιφάνειας Κύτταρο ExOr 2 είσοδων = 3 µονάδες επιφάνειας F = (abc + bc + bde)(de+a) F = (bc de) (e a) 9 µονάδες 11 µονάδες Η αριστερή έκφραση είναι πιο οικονοµική από την δεξιά Όσο πιο ακριβή είναι τα µέτρα µέτρησης τόσο πιο ακριβές είναι το αποτέλεσµα Αξιολόγηση Ποιότητας 12

Μέτρηση Μονάδων ιασύνδεσης Μονάδες που χρησιµοποιούνται για διασύνδεση ίαυλοι και γραµµές. Πολυπλέκτες. Παράδειγµα Αν θέλουµε να εκτελέσουµε τις πράξεις S<=A+B και S<=C+D µε έναν µόνο αθροιστή τότε η διασύνδεση θα γίνει µε πολυπλέκτες, αλλιώς µε διαύλους. Α C B D Α B C D S S S Αξιολόγηση Ποιότητας 13

Μέτρηση Επιφάνειας DataPath Τα DataPaths αποτελούνται από κανονικά δοµηµένα RT-components. Τοποθετούνται σε δισδιάστατη δοµή, µε κάθε στήλη να είναι ένα bit slice και κάθε γραµµή να είναι µία µονάδα λειτουργική. Αξιολόγηση Ποιότητας 14

Μέτρηση Επιφάνειας DataPath W dp = (#bits) x W bit H dp = Σ H dp (unit i ) Εκτιµώνται και τα κανάλια διασύνδεσης Αξιολόγηση Ποιότητας 15

Μέτρηση Επιφάνειας Control Unit Μία µονάδα ελέγχου περιγράφεται από τον πίνακα καταστάσεων. Αποτελείται από τον καταχωρητή κατάστασης και την λογική µετάβασης καταστάσεων. Η λογική µετάβασης καταστάσεων περιγράφεται µε λογικές εξισώσεις. Υπάρχουν πολλοί τρόποι υλοποίησης της λογικής αυτής: PLA Standard Cells Αξιολόγηση Ποιότητας 16

Μέτρηση Επιφάνειας Control Unit Αξιολόγηση Ποιότητας 17

Μέτρηση Control Unit µε Standard Cells Κάθε όρος είναι ένα άθροισµα παραγόντων και υλοποιείται µε AND-OR Χρησιµοποιούνται και εναλλακτικές δοµές όπως NAND-NAND. Αξιολόγηση Ποιότητας 18

Μέτρηση Control Unit µε Standard Cells A sc = W sc x H sc Αξιολόγηση Ποιότητας 19

Μέτρηση Control Unit µε PLAs A PLA = W PLA x H PLA Αξιολόγηση Ποιότητας 20

Μέτρηση Απόδοσης Απόδοση: Συχνότητα ρολογιού MIPs / MFLOPs Απόδοση Περιγραφής: # βηµάτων ελέγχου x Περίοδος Ρολογιού Τα βήµατα ελέγχου εξαρτώνται από τα δεδοµένα (Data Dependent) Βελτιστοποίηση Απόδοσης: Μεγιστοποίηση συχνότητας ρολογιού για δεδοµένο schedule Ελαχιστοποίηση αριθµού βηµάτων ελέγχου (µε προσθήκη υλικού για παραλληλοποίηση λειτουργιών) Αξιολόγηση Ποιότητας 21

Ηλεκτρικό Μοντέλο Αξιολόγηση Ποιότητας 22

Καθυστέρηση Συνδυαστικών Κυκλωµάτων Αξιολόγηση Ποιότητας 23

Καθυστέρηση Ακολουθιακών Στοιχείων Αξιολόγηση Ποιότητας 24

Κύκλος Ρολογιού Συστήµατος Ο συνολικός χρόνος εκτέλεσης είναι ίσος µε αριθµό βηµάτων ελέγχου επί περίοδο ρολογιού. Όταν το scheduling έχει υλοποιηθεί ο χρόνος εκτέλεσης καθορίζεται από την περίοδο ρολογιού Η περίοδος ρολογιού είναι καλή µετρική απόδοσης. Ο χρόνος κύκλου καθορίζεται από την µεγαλύτερη καθυστέρηση καταχωρητή σε καταχωρητή µαζί µε τις ενδιάµεσες καθυστερήσεις Αξιολόγηση Ποιότητας 25

Κύκλος Ρολογιού Συστήµατος Αξιολόγηση Ποιότητας 26

Κύκλος Ρολογιού Συστήµατος Πρέπει να λαµβάνεται υπόψη και η µονάδα ελέγχου. Αξιολόγηση Ποιότητας 27

Κύκλος Ρολογιού Συστήµατος Με pipelining ο κύκλος µπορεί να µειωθεί Αξιολόγηση Ποιότητας 28