Conversion time: 8 µs. Maximum Input Over voltage: ±30 V Common Mode Rejection Ratio (CMRR) Maximum data throughput:



Σχετικά έγγραφα
Εργαστηριακές ασκήσεις λογικών κυκλωμάτων 11 A/D-D/A

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ

ΔΙΑΧΥΤΑ ΚΑΙ ΕΝΣΩΜΑΤΩΜΕΝΑ ΣΥΣΤΗΜΑΤΑ

Συστήματα SCADA Εισαγωγή στη Λήψη Δεδομένων (DAQ) Μέρος 3 γ

Κεφάλαιο 3 Αρχιτεκτονική Ηλεκτρονικού Τμήματος (hardware) των Υπολογιστικών Συστημάτων ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

ΑΝΑLOG TO DIGITAL CONVERTER (ADC)

Η πρωτεύουσα διάταξη Α, για την αποστολή θερμοκρασιακών δεδομένων μέσω υπέρυθρης ζεύξης.

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Συστήµατα DAQ. 6.1 Εισαγωγή

WDT και Power Up timer

Ι ΑΣΚΩΝ ΚΑΘΗΓΗΤΗΣ: ΚΑΘΗΓΗΤΗΣ ΕΦΑΡΜΟΓΩΝ. ΤΕΙ ΥΤΙΚΗΣ ΜΑΚΕ ΟΝΙΑΣ

Ενσωµατωµένα Υπολογιστικά Συστήµατα (Embedded Computer Systems)

Αρχιτεκτονική υπολογιστών

Flip-Flop: D Control Systems Laboratory

Σελίδα 1 από 11. Απαντήσεις στο φυλλάδιο 47. Ερώτηση 1 η : Αποτελούν τα ηλεκτρονικά κυκλώµατα µε τα οποία συνήθως γίνεται η διασύνδεση του αναλογικού

ΕΙΔΙΚΟΤΗΤΑ: ΤΕΧΝΙΚΟΣ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Κεφάλαιο 5 Διασύνδεση Αναλογικών & Ψηφιακών Συστηµάτων

Πανεπιστήμιο Πατρών. Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών

ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ

Βασικές Έννοιες της Πληροφορικής

ΑΡΧΙΤΕΚΤΟΝΙΚΗ HARDWARE ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Μετρήσεις και συλλογή δεδομένων (Data acquisition) με μικροελεγκτές. Εισαγωγή στο Arduino. Ηλεκτρομηχανολογικός εξοπλισμός διεργασιών

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Σελίδα 1 από 11. Απαντήσεις στο φυλλάδιο 57 Ερώτηση: 1 η : Οι ακροδέκτες αυτοί χρησιµοποιούνται για:

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 1

ΣΥΣΚΕΥΕΣ ΑΠΟΘΗΚΕΥΣΗΣ (ΜΝΗΜΗ)

5.1 Θεωρητική εισαγωγή

Μηχανοτρονική. Τμήμα Μηχανικών Παραγωγής και Διοίκησης 7 ο Εξάμηνο,

Εφαρµογές Πληροφορικής Υπολογιστών. Κεφάλαιο 3 Το υλικό του υπολογιστή

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Κεφάλαιο 5 Διασύνδεση Αναλογικών & Ψηφιακών Συστημάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

DIFF (diferential) Input: - 4 -

Γενική οργάνωση υπολογιστή «ΑΒΑΚΑ»

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 ΑΠΑΝΤΗΣΕΙΣ

Κεφάλαιο 4 Σύνδεση Μικροεπεξεργαστών και Μικροελεγκτών ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

Σελίδα 1 από 12. Απαντήσεις στο φυλλάδιο 55. Ερώτηση 1 η : Ένα υπολογιστικό σύστηµα αποτελείται από:

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

Οδηγώντας μια οθόνη υγρών κρυστάλλων Liquid Crystal Display

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Έλεγχος με Μικροϋπολογιστές Εργαστήριο ενσωματωμένων συστημάτων

ΚΕΦΑΛΑΙΟ ΚΕΦΑΛΑΙΟ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

Σελίδα 1 από 8. Απαντήσεις στο φυλλάδιο 52

Λογικά σύμβολα των CPU, RAM, ROM και I/O module

Μικροεπεξεργαστές - Μικροελεγκτές Ψηφιακά Συστήματα

.Λιούπης. Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος 1

Technical Specifications

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

7. ΚΑΤΑΧΩΡΗΤΕΣ ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Ψηφιακή Σχεδίαση Ενότητα 11:

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 2ο ΚΑΤΑΧΩΡΗΤΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

ΕΝΟΤΗΤΑ 10: ΟΔΗΓΗΣΗ ΚΙΝΗΤΗΡΩΝ

ΠΕΡΙΓΡΑΦΗ ΥΛΙΚΟΥ AVR 1. ΕΙΣΑΓΩΓΗ 1.1 ΓΕΝΙΚΗ ΔΟΜΗ 1.2 ΟΙΚΟΓΕΝΕΙΕΣ 1.3 ΤΥΠΟΙ 1.4 ΕΡΓΑΛΕΙΑ

Χρ. Καβουσιανός Επίκουρος Καθηγητής

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Σύγχρονοι Απαριθμητές. Διάλεξη 8

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

«ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΕΣ» ΕΣΩΤΕΡΙΚΗ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΚΑΙ ΛΕΙΤΟΥΡΓΙΕΣ

Συλλογή & Επεξεργασία Δεδομένων Εργαστήριο 5. Ρυθμίζοντας τη Φορά Περιστροφής. Σύστημα Συλλογής & Επεξεργασίας Μετρήσεων

Συστήματα SCADA. Μέρος 3. Εισαγωγή στη Λήψη Δεδομένων (DAQ)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Τ.Ε.Ι. ΚΡΗΤΗΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΙΑΣ. Ασκήσεις 1-2 Εισαγωγή

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 4ο ΜΝΗΜΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

Σχεδιασμός Ψηφιακών Συστημάτων

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Εφαρμογές μικροελεγκτών

ΡΟΜΠΟΤΙΚΗ. ΕΡΓΑΣΙΑ ΠΑΝΩ ΣΤΗΝ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΝΧΤ ΚΑΙ ΤΑ ΠΡΩΤΟΚΟΛΛΑ ΕΠΙΚΟΙΝΩΝΙΑΣ BLUETOOTH, I2C και serial communication

Ιατρικά Ηλεκτρονικά. Δρ. Π. Ασβεστάς Εργαστήριο Επεξεργασίας Ιατρικού Σήματος & Εικόνας Τμήμα Τεχνολογίας Ιατρικών Οργάνων

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου. Ενδέκατη (11 η ) δίωρη διάλεξη.

ΜΑΘΗΜΑ: ΜΙΚΡΟΕΛΕΓΚΤΕΣ

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI. 1 ΗΥ330 - Διάλεξη 7η - Ακολουθιακά Κυκλώματα

Σχήµα Π2.1: Γεννήτρια κρουστικών ρευµάτων PC των ASEA-HAEFELY. Τα χαρακτηριστικά µεγέθη της κρουστικής γεννήτριας είναι [244]:

ΕΡΓΑΣΤΗΡΙΟ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ Η/Υ


Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου

Μαθαίνοντας το hardware του αναπτυξιακού

; Οι HL δείχνουν την επόµενη θέση µνήµης MVI A, 38H CMP H JNZ DO_FLMEM ; POP B. ; Ανάκτηση καταχωρητών απο το σωρό.

AKC Spectrum Analyzer User s Manual.

Μάθημα 3.8 Τεχνικές μεταφοράς δεδομένων Λειτουργία τακτικής σάρωσης (Polling) Λειτουργία Διακοπών DMA (Direct Memory Access)

Τέτοιες λειτουργίες γίνονται διαμέσου του

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

«Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων» Χειμερινό εξάμηνο Μηχανές Πεπερασμένων Καταστάσεων

Τ.Ε.Ι. ΚΡΗΤΗΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΒΙΟΜΗΧΑΝΙΚΟΙ ΑΥΤΟΜΑΤΙΣΜΟΙ. Ασκήσεις 3-4 Χρονικά - Μετρητές

Transcript:

Περιεχόµενα Εισαγωγή... 2 Γενικά... 2 PCI-bus Plug and Play (τοποθέτηση και άµεση λειτουργία)... 2 Ευέλικτη επιλογή εισόδου και ranges setting... 3 On-board FIFO (First In First Out) Memory... 3 On-board Programmable Counter... 3 Features... 3 Specifications... 4 Block Diagram... 7 Installation Instructions (Οδηγίες τοποθέτησης)... 8 I/O Connector (συνδετήρας εισόδου-εξόδου)... 8 Συνδέσεις αναλογικών εισόδων... 12 Συνδέσεις Single-ended Channels... 13 Συνδέσεις Differential Channels... 13 Σύνδεση Analog Output... 16 Συνδέσεις Trigger Source... 16 Αποφυγή πεδίων επίδρασης... 17 Χάρτης διευθύνσεων I/O Port (Address Map)... 19 Channel Number και A/D Data-BASE+0 and BASE+1... 23 Software A/D Trigger-BASE+0... 23 A/D Channel Range Setting-BASE+2... 24 MUX Control BASE+4 και BASE+5... 26 Control Register - BASE+6... 28 Status Register - BASE+6 και BASE+7... 29 Clear Interrupt και FIFO - BASE+8 και BASE+9... 29 D/A Output Channel 0 - BASE+10 και BASE+11... 30 D/A Output Channel 1 - BASE+12 και BASE+13... 30 D/A Reference Control - BASE+14... 30 Digital I/O Registers - BASE+16 και BASE+17... 31 Προγραµµατιζόµενοι Timer/Counter καταχωρητές... 32 Οι καταχωρητές του Counter για Read/Write και Control... 33 Counter Operating Modes... 36 MODE 0. Stop on Terminal Count (Stop στο τέλος της απαρίθµησης)... 36 MODE 1. Προγραµµατιζόµενος παλµός µιας-βολής... 36 MODE 2. Rate Generator (Γεννήτρια ρυθµού - ταχύτητας)... 37 MODE 3. Γεννήτρια τετραγωνικού σήµατος (Square Wave Generator)... 37 MODE 4.Software-Triggered Strobe... 38 MODE 5. Hardware-Triggered Strobe... 38 Λειτουργίες Counter Operations... 38 Λειτουργία Read/Write Operation... 38 Εντολή Counter Read-back Command... 38 Λειτουργία Counter Latch Operation... 39 Ξενόγλωσσοι όροι... 40 PCI-1710HG User manual 1

Εισαγωγή Το δεύτερο αυτό µέρος των εργαστηριακών σηµειώσεων έχει βασιστεί στο πρωτότυπο ξενόγλωσσο User manual της Advantech το οποίο και συνοδεύει την κάρτα PCI-1710/1710HG και έχει γραφτεί µε σκοπό την διευκόλυνση των σπουδαστών στην κατανόηση της λειτουργίας της και την ευκολότερη πραγµατοποίηση των εργαστηριακών τους ασκήσεων. Στο τέλος του φυλλαδίου έχει παρατεθεί λεξιλόγιο µε τους κοινότερους όρους τους οποίους και µπορεί να συναντήσει κανείς, ασχολούµενος µε το αντικείµενο. Βέβαια είναι πολύ σηµαντικό οι σπουδαστές µας, να προµηθευτούν από το εργαστήριο και ένα αντίγραφο του πρωτότυπου User manual στην Αγγλική γλώσσα ώστε να εξοικειώνονται µε την χρήση αντίστοιχων ξενόγλωσσων εγχειριδίων. Εάν στο φυλλάδιο αυτό εντοπιστούν λάθη ή παραλήψεις παρακαλούνται οι σπουδαστές του εργαστηρίου που τα αντιληφθούν να µου τα υποδείξουν για να διορθωθούν άµεσα στην επόµενη κιόλας έκδοση των σηµειώσεων αυτών. Γενικά Η PCI-1710/1710HG είναι µια κάρτα πολλαπλών λειτουργιών για PCI bus. Η σχεδίασή της είναι υψηλής ποιότητας και περιεκτικότητας των περισσότερων δυνατόν λειτουργιών, περιλαµβάνοντας τις πέντε πιο περιζήτητες λειτουργίες µέτρησης και ελέγχου: 12-bit A/D conversion, D/A conversion, digital input, digital output και counter/timer. PCI-bus Plug and Play (τοποθέτηση και άµεση λειτουργία) Χρησιµοποιεί έναν PCI controller για επιτευχθεί το interface της µε το PCI bus σε ένα PC. Ο controller εφαρµόζει πλήρως την PCI bus specification Rev 2.1. Όλα τα σχετικά bus configurations (διαµορφώσεις διαύλου), όπως base address και απαιτήσεις interrupt, ελέγχονται αυτόµατα µέσω software. Για να λειτουργήσει δεν χρειάζεται τοποθέτηση jumper ή ορισµός DIP switch πάνω στην πλακέτα. PCI-1710HG User manual 2

Ευέλικτη επιλογή εισόδου και ranges setting ιαθέτει κύκλωµα αυτόµατης σάρωσης για την επιλογή του καναλιού ή του κέρδους (channel/gain). Το κύκλωµα, εξαρτώµενο από το software, ελέγχει ένα multiplexer switcher κατά τη διάρκεια της δειγµατοληψίας. Στην on-board SRAM αποθηκεύονται διαφορετικές τιµές κέρδους (gain values) και διαµόρφωσης (configuration) για κάθε κανάλι ξεχωριστά. Η σχεδίαση επιτρέπει την εκτέλεση υψηλής ταχύτητας δειγµατοληψία (έως και 100 khz) πολλών καναλιών µε διαφορετικά κέρδη για κάθε κανάλι, και ελεύθερη επιλογή συνδυασµών από εισόδους single-ended και differential. On-board FIFO (First In First Out) Memory ιαθέτει µια on-board FIFO buffer η οποία µπορεί να αποθηκεύει A/D δείγµατα (samples) έως και 4K. Ένα σήµα (interrupt) παράγεται όταν η FIFO είναι µισογεµάτη (half full). Η δυνατότητα αυτή, παρέχει υψηλής ταχύτητας συνεχή µεταφορά δεδοµένων προς το PC. On-board Programmable Counter Η κάρτα περιλαµβάνει έναν προγραµµατιζόµενο µετρητή (programmable counter) δηµιουργώντας ένα βηµατοδότη (pacer trigger) ο οποίος και εκκινεί µια µετατροπή A/D. Το counter chip είναι ένα 82C54 ή αντίστοιχο, το οποίο περιέχει τρεις 16-bit counters µε συχνότητα χρονισµού 10MHz. Ο ένας counter χρησιµοποιείται ως µετρητής συµβάντων (event counter), για να µετρά συµβάντα που εισέρχονται από τα κανάλια εισόδου, ενώ οι άλλοι δύο συνδεσµολογηµένοι σε σειρά (cascaded), κάνουν έναν 32-bit χρονιστή (timer) δηµιουργώντας έτσι ένα βηµατοδότη (pacer). Features 16 single-ended ή 8 αναλογικές διαφορικές είσοδοι, ή συνδυασµός 12-bit A/D converter, µε έως 100 khz sampling rate Προγραµµατιζόµενο gain για κάθε κανάλι εισόδου Αυτόµατο channel/gain scanning On-board 4K samples FIFO buffer ύο 12-bit αναλογικά κανάλια εξόδου D/A 16 digital inputs και 16 digital outputs Προγραµµατιζόµενος pacer/counter PCI-1710HG User manual 3

Specifications Analog Input: Channels: 16 single-ended ή 8 differentials (software programmable) Resolution: 12-bit On-board FIFO: 4K samples Conversion time: 8 µs Input range: (V, software programmable) Maximum Input Over voltage: ±30 V Common Mode Rejection Ratio (CMRR) Maximum data throughput: PCI-1710: 100 khz PCI-1710HG: (variable, depending on PGIA settling time) PCI-1710HG User manual 4

Accuracy (Ακρίβεια): (εξαρτώµενη από το κέρδος) *S.E. = Single-ended D = Differential Linearity error: ±1 LSB Input impedance: 1 GΩ Trigger mode: Software, on-board programmable pacer ή εξωτερικό Analog Output: Channels: 2 Resolution: 12-bit Relative accuracy: ±1/2 LSB Gain error: ±1 LSB Maximum update rate: 100 K samples/s Slew rate: 10 V/µs Output range: (software programmable) With internal reference: 0 ~ +5 V, 0 ~ +10 V With external reference: 0 ~ +x V @ -x V (-10 x 10) Digital Input: Channels: 16 Input voltage: Low: 0.4 V max. High: 2.4 V min. Input load: Low: -0.2 ma @ 0.4 V High: 20 µa @ 2.7 V PCI-1710HG User manual 5

Digital Output: Channels: 16 Output voltage: Low: 0.4 V max. @ 8.0 ma (sink) High: 2.4 V min. @ -0.4 ma (source) Προγραµµατιζόµενος Timer/Counter Counter chip: 82C54 ή αντίστοιχο Counters: 3 κανάλια των 16 bits. Τα 2 κανάλια διαµορφωµένα ως προγραµµατιζόµενοι βηµατοδότες (pacers) και 1 κανάλι ελεύθερο για χρήση Input, gate: TTL/CMOS compatible Time base: Channel 1:10 MHz Channel 2:Παίρνει σήµα εισόδου από την έξοδο του καναλιού 1 Channel 0:Εσωτερικό (Internal) 1 MHz ή εξωτερικό (external) clock (10 MHz max.) επιλεγόµενο από software. Γενικά: I/O Connector: 68-pin SCSI-II θηλυκό (female) connector Power consumption: +5 V @ 850 ma (Typical), +5 V @ 1.0 A (Max.) ιαστάσεις: 175 mm x 107 mm (6.9 x 4.2 ) Θερµοκρασία λειτουργίας: 0 ~ +60 C Θερµοκρασία αποθήκευσης: -20 ~ +70 C MTBF: πάνω από 64,770 hrs @ 25 C, grounded, σταθερό περιβάλλον PCI-1710HG User manual 6

Block Diagram PCI-1710/PCI-1710HG block diagram PCI-1710HG User manual 7

Installation Instructions (Οδηγίες τοποθέτησης) Η κάρτα PCI-1710/1710HG µπορεί να τοποθετηθεί σε οποιαδήποτε PCI slot ενός οποιαδήποτε PC. Η σωστή σύνδεση σηµάτων είναι ένας από τους σηµαντικότερους παράγοντες, που εγγυώνται ότι το όλο σύστηµα θα λειτουργήσει σωστά, στέλνοντας και λαµβάνοντας δεδοµένα µε ακρίβεια. Με µια καλή σύνδεση, µπορούµε να αποφύγουµε άσκοπες και δαπανηρές βλάβες στο PC και σε άλλες συσκευές, συνδεδεµένες σε αυτό. Αυτή η ενότητα περιέχει αρκετές πληροφορίες, χρήσιµες για τον τρόπο σύνδεσης των σηµάτων εισόδου και εξόδου, µεταξύ της κάρτας και του κονέκτορα I/O. I/O Connector (συνδετήρας εισόδου-εξόδου) Ο συνδετήρας (connector) I/O της κάρτας PCI-1710/1710HG έχει 68 pins και µπορεί να συνδεθεί µε την PCL-10168 παρελκόµενη πλακέτα των 68-pin αντίστοιχα, µε το συνοδευτικό καλώδιο. Σηµείωση! Το θωρακισµένο καλώδιο PCL-10168, είναι ειδικά σχεδιασµένο για την συγκεκριµένη κάρτα, για µείωση θορύβου στις εισόδους των αναλογικών σηµάτων. Όλα τα καλώδια είναι συνεστραµµένα ζεύγη, και όλες οι γραµµές, αναλογικές ή ψηφιακές είναι ξεχωριστά θωρακισµένες, ώστε να εξασφαλιστεί όσο το δυνατόν λιγότερο cross talk (πέρασµα σήµατος από ένα καλώδιο σε γειτονικό του) µεταξύ των σηµάτων και την µεγαλύτερη δυνατή προστασία έναντι προβληµάτων EMI/EMC. PCI-1710HG User manual 8

ιάταξη Pin Περιγραφή των pin του I/O connector µιας PCI-1710/1710 HG κάρτας. PCI-1710HG User manual 9

I/O Connector Signal Descriptions PCI-1710HG User manual 10

I/O Connector Signal Descriptions (part II) PCI-1710HG User manual 11

I/O Connector Signal Descriptions (part III) Συνδέσεις αναλογικών εισόδων Η κάρτα PCI-1710/1710HG υποστηρίζει δυο τύπους αναλογικών εισόδων. 16 εισόδους single-ended ή 8 differential, η επιλογή και η διαµόρφωση των οποίων γίνεται µέσω software. Η επιλογή µέσω software είναι ποιο εύχρηστη από αυτή µέσω συρόµενων διακοπτών πάνω στην πλακέτα. Στο παρελθόν αν επιλεγόταν µια single-ended (ή differential) είσοδο µε κάποιο διακόπτη, τα άλλα κανάλια θα έπρεπε και αυτά να είναι single-ended (ή differential). Αλλά στην PCI-1710/1710HG, εάν επιλεγεί µια single-ended (ή differential) είσοδος µέσω software, τα άλλα κανάλια διατηρούν την αρχική τους διαµόρφωση (configuration). PCI-1710HG User manual 12

Συνδέσεις Single-ended Channels Μια είσοδος single-ended έχει ένα και µόνο καλώδιο για µεταφορά σήµατος για κάθε κανάλι, και η µετρούµενη τάση (Vm) είναι η τάση στο καλώδιο ως προς την κοινή γείωση (common ground). Μια πηγή εισόδου χωρίς τοπική γείωση (local ground) ονοµάζεται floating source. Είναι σωστό λοιπόν να συνδέεται µια floating signal source µε ένα κανάλι single-ended. Σ αυτό το mode, ή PCI-1710/1710HG παρέχει µια γείωση αναφοράς (reference ground) για εξωτερικές πηγές floating signal. Στο επόµενο σχήµα φαίνεται µια σύνδεση εισόδου single-ended και floating signal source channel σε µια κάρτα PCI-1710/1710HG. Σύνδεση εισόδου single-ended Συνδέσεις Differential Channels Μια είσοδος differential έχει δύο καλώδια σήµατος για κάθε κανάλι, και η διαφορική είσοδος ανταποκρίνεται µόνο σε διαφορές τάσης (voltage differences) µεταξύ των εισόδων High και Low. Στην PCI-1710/1710HG όταν όλα τα κανάλια είναι διαµορφωµένα σε differential input, είναι διαθέσιµες µέχρι 8 αναλογικές είσοδοι. Εάν το ένα άκρο της πηγής σήµατος (signal source) είναι συνδεδεµένο σε µια τοπική γείωση, η πηγή σήµατος λέµε ότι είναι ως προς γη. Η γείωση της πηγής σήµατος και αυτή της κάρτας δεν θα βρίσκονται ακριβώς κάτω από την ίδια τάση, καθώς είναι συνδεδεµένες µέσω της γης του εξοπλισµού όπως και των κτηριακών καλωδιώσεων. Η διαφορά αυτή των τάσεων µεταξύ γειώσεων δηµιουργούν την τάση common-mode voltage (Vcm). PCI-1710HG User manual 13

Για να αποφευχθεί το φαινόµενο του ground loop noise εξαιτίας των τάσεων common-mode, πρέπει η γείωση του σήµατος (signal ground) να συνδεθεί στην είσοδο Low. Στο σχήµα που ακολουθεί φαίνεται µια differential channel connection µεταξύ µιας ground-reference signal source και µιας εισόδου στην PCI-1710/1710HG. Με αυτή την σύνδεση, το PGIA απορρίπτει την common-mode voltage Vcm µεταξύ της signal source και της γείωσης της PCI-1710/1710HG, που φαίνεται σαν Vcm στο επόµενο σχήµα. Σύνδεση εισόδου differential - ground reference signal source Εάν µια floating πηγή σήµατος συνδεθεί σε µια διαφορική είσοδο, µπορεί να δηµιουργεί τάση common-mode στην PGIA, και η PGIA να πραγµατοποιεί εσφαλµένες ανιχνεύσεις τάσης. Γι αυτό πρέπει η πηγή στου σήµατος εισόδου να συνδεθεί έχοντας αναφορά την AI GND.Στο επόµενο σχήµα φαίνεται µια σύνδεση µεταξύ µιας floating πηγής σήµατος και ενός differential καναλιού εισόδου της κάρτας PCI-1710/1710HG. Στο σχήµα αυτό κάθε πλευρά της συγκεκριµένης πηγής είναι συνδεδεµένη µέσω µιας αντίστασης στην AI GND. Αυτή η σύνδεση µπορεί να απορρίπτει την τάση commonmode που δηµιουργείται µεταξύ της πηγής εισόδου και της γείωσης της κάρτας. PCI-1710HG User manual 14

Σύνδεση Differential input channel µε πηγή σήµατος floating Από την άλλη, η σύνδεση αυτή έχει το µειονέκτηµα ότι η πηγή του σήµατος φορτώνεται από τον συνδυασµό των δυο αντιστάσεων που χρησιµοποιούνται. Για παράδειγµα αν η αντίσταση εισόδου rs είναι 1 kω και κάθε µια από τις δυο αντιστάσεις ra και rb, είναι 100 kω, τότε οι αντιστάσεις φορτώνουν την πηγή σήµατος µε 200 kω (100 kω + 100 kω), δηµιουργώντας ένα σφάλµα κέρδους 0.5%. Ακολουθεί µια απλοποιηµένη παρουσίαση του κυκλώµατος και η διαδικασία υπολογισµού. PCI-1710HG User manual 15

Σύνδεση Analog Output Η κάρτα PCI-1710/1710HG παρέχει δυο κανάλια εξόδου D/A. Τα DA0_OUT και DA1_OUT. Μπορούµε να χρησιµοποιήσουµε τάση αναφοράς εσωτερικά παρεχόµενη 5V (-10V) για να παράγουµε τάση 0 έως +5 V (+10 V) στην έξοδο του D/A. Μπορούµε επίσης να δηµιουργήσουµε τάσεις στην έξοδο D/A µε χρήση των εξωτερικών τάσεων αναφορών, DA0_REF και DA1_REF. Η µέγιστες τάσεις αναφοράς που µπορούν να χρησιµοποιηθούν είναι +/-10 V. Συνδέοντας µια εξωτερική τάση αναφοράς των -7 V θα δηµιουργείται τάση εξόδου DA, από 0 έως +7 V. Στο πιο κάτω σχήµα φαίνεται πως µπορεί να δηµιουργηθεί αναλογική τάση στην έξοδο καθώς και συνδεσµολογία εισόδου εξωτερικής τάσης αναφοράς. Συνδεσµολογία αναλογικής εξόδου Συνδέσεις Trigger Source Internal Pacer Trigger Connection Η PCI-1710/1710HG περιλαµβάνει ένα 82C54 συµβατό προγραµµατιζόµενο timer/counter chip το οποίο διαθέτει τρεις 16-bit counters συνδεδεµένους σε 1 MHz clock, τα οποία µπορούν να επιλεγούν ως Counter 0, Counter 1 και Counter 2. Ο Counter 0 είναι ένα απαριθµητής συµβάντων για να µετρά συµβάντα εισερχόµενα από τα κανάλια εισόδου. Οι Counter 1 και Counter 2 είναι συνδεσµολογηµένοι σαν cascaded ώστε να δηµιουργεί έναν χρονιστή 32-bit για pacer triggering. Ένα θετικό µέτωπο στην έξοδο του Counter 2 (PACER_OUT) µπορεί να εκκινήσει µια µετατροπή A/D. PCI-1710HG User manual 16

Ταυτοχρόνως το σήµα αυτό µπορεί να χρησιµοποιηθεί σαν σήµα συγχρονισµού για άλλες εφαρµογές. External Trigger Source Connection Επιπρόσθετα στο βηµατοδότη (pacer triggering), η κάρτα επιτρέπει και εξωτερικό triggering για να εκκινηθεί µια µετατροπή A/D. Η λειτουργία εξωτερικού trigger ενεργοποιείται όταν στο TRG_GATE συνδέεται µια πηγή +5 V. Ένα θετικό µέτωπο (low-to-high) παλµού, ερχόµενο από το EXT_TRG, ενεργοποιεί µια A/D conversion. Και όταν το TRG_GATE γειώνεται στην DGND, η λειτουργία εξωτερικού trigger απενεργοποιείται. Αποφυγή πεδίων επίδρασης Όταν η κάρτα PCI-1710/1710HG χρησιµοποιείται για να συλλέξει εξωτερικά δεδοµένα, η ακρίβεια των µετρήσεων µπορεί να επηρεαστεί από βιοµηχανικό θόρυβο, εάν δεν ληφθούν σχετικά µέτρα προστασίας. Ακολουθούν κάποιες υποδείξεις που θα φανούν χρήσιµες όταν τρέχουν γραµµές µεταφοράς σηµάτων µεταξύ πηγών σηµάτων και της κάρτας. Πρέπει να γίνει προσεκτική τοποθέτηση των καλωδίων µεταφοράς σηµάτων στην κάρτα. Να αποµακρυνθούν οι καλωδιώσεις από τις πηγές θορύβου, ακόµα και τα video monitors να κρατηθούν µακριά, γιατί και αυτά είναι πηγές θορύβου για ένα σύστηµα συλλογής δεδοµένων PCI (PCI data acquisition). Εάν είναι επιθυµητός ο περιορισµός του common-mode noise, πρέπει να δοκιµαστεί συνδεσµολογία διαφορικής αναλογικής εισόδου. Εάν δεν είναι επιθυµητό τα σήµατα να επηρεάζονται όταν ταξιδεύουν ανάµεσα σε περιοχές µε υψηλό ηλεκτροµαγνητικό πεδίο ή ακόµα και µαγνητικό πεδίο, πρέπει να ακολουθηθούν οι ποιο κάτω τεχνικές σύνδεσης: Να χρησιµοποιούνται χειροποίητα θωρακισµένα, συνεστραµµένα ζεύγη καλωδίων για να συνδέουν τα αναλογικά σήµατα µε την πλακέτα. Στα καλώδια µεταφοράς σηµάτων τα οποία συνδέονται στις εισόδους High και Low, και είναι συνεστραµµένα µεταξύ τους, καλυµµένα µε θωράκιση, στο τέλος η θωράκιση αυτή πρέπει να συνδεθεί µόνο σε ένα σηµείο στην γείωση της πηγής σήµατος. PCI-1710HG User manual 17

Πρέπει να σιγουρευτούµε ότι οι γραµµές µεταφοράς σηµάτων δεν ταξιδεύουν ανάµεσα σε αγωγούς, γιατί αυτοί µπορεί να περιέχουν γραµµές ισχύος. Επίσης πρέπει να κρατηθούν τα σήµατα µακριά από ηλεκτρικούς κινητήρες, ή συσκευές συγκόλλησης, καθώς και αυτά µπορούν να δηµιουργήσουν ισχυρά µαγνητικά πεδία. Πρέπει να διατηρείται µια λογική απόσταση ανάµεσα σε γραµµές υψηλής τάσης ή υψηλών ρευµάτων και καλωδίων µεταφοράς σηµάτων συνδεδεµένων µε την κάρτα PCI-1710/1710HG εάν τα καλώδια αυτά τρέχουν παράλληλα. Επιπρόσθετα στους εξωτερικούς θορύβους, τα ίδια τα µεταφερόµενα σήµατα από µόνα τους µπορούν να επηρεάσουν τη λειτουργία της κάρτας. Προτείνεται για τη σύνδεση πηγών σηµάτων µε την κάρτα, να χρησιµοποιείται το θωρακισµένο καλώδιο PCL-10168 µε σκοπό να αποφευχθούν αυτού του είδους οι παρεµβολές. PCI-1710HG User manual 18

Χάρτης διευθύνσεων I/O Port (Address Map) Η κάρτα PCI-1710/1710HG καταλαµβάνει 32 συνεχόµενες διευθύνσεις στην περιοχή ελευθέρων διευθύνσεων (PC s I/O space). Οι διευθύνσεις των καταχωρητών καθορίζονται αναφορικά µε µια συγκεκριµένη διεύθυνση της κάρτας την οποία και ονοµάζουµε base address. Για παράδειγµα, BASE+0 είναι η base address της κάρτας και BASE+7 είναι η base address + επτά bytes. Στον πίνακα 1 φαίνονται οι λειτουργίες κάθε καταχωρητή ή οδηγού (driver) και η σχέση της διεύθυνσής τους µε την base address της κάρτας. Πίνακας 1: PCI-1710/1710HG register format (Μέρος 1ο) PCI-1710HG User manual 19

Πίνακας 1: PCI-1710/1710HG register format (Μέρος 2ο) PCI-1710HG User manual 20

Πίνακας 1: PCI-1710/1710HG register format (Μέρος 3ο) PCI-1710HG User manual 21

Πίνακας 1: PCI-1710/1710HG register format (Μέρος 4ο) PCI-1710HG User manual 22

Channel Number και A/D Data-BASE+0 και BASE+1 Σ αυτά τα δύο bytes, µε διευθύνσεις BASE+0 και BASE+1, αποθηκεύονται τα data από την µετατροπή A/D. Τα 12 bits data της A/D µετατροπής καταχωρούνται στην BASE+1 bit 3 έως bit 0 και BASE+0 bit 7 έως bit 0. Στην BASE+1 και συγκεκριµένα στα bit 7 έως bit 4 αποθηκεύεται ο αριθµός του πηγαίου καναλιού A/D channel. Πίνακας 2: Register for channel number and A/D data AD11 ~ AD0 Αποτελέσµατα της µετατροπής A/D Conversion AD0 είναι το λιγότερο σηµαντικό ψηφίο least significant bit (LSB), και AD11 το περισσότερο σηµαντικό ψηφίο most significant bit (MSB). CH3 ~ CH0 A/D Channel Number CH3 ~ CH0 κρατούν τον αριθµό του καναλιού (A/D channel) από το οποίο προήλθαν τα δεδοµένα από την µετατροπή. CH3 είναι το the MSB και CH0 είναι το LSB. Software A/D Trigger-BASE+0 Μπορούµε να ξεκινήσουµε µια µετατροπή A/D µέσω software, µέσω ενός pacer που διαθέτει on-board η κάρτα ή µέσω εξωτερικού παλµού. Τα bit 2 έως bit 0 του καταχωρητή BASE+6 µπορούν να επιλέξουν την πηγή trigger. Εάν θέλουµε software triggering, είναι αρκετή µια εγγραφή στον καταχωρητή BASE+0 µε οποιαδήποτε τιµή, για να ξεκινήσει µια µετατροπή A/D. PCI-1710HG User manual 23

A/D Channel Range Setting - BASE+2 Κάθε κανάλι A/D έχει την δική του περιοχή εισόδου η οποία ελέγχεται από ένα κωδικό (range code) αποθηκεµένο στην on-board RAM. Εάν θέλουµε να αλλάξουµε τον range code για ένα συγκεκριµένο κανάλι, το επιλέγουµε σαν start channel και σαν stop channel στους καταχωρητές BASE+4 and BASE+5 αντίστοιχα (όπως περιγράφεται πιο κάτω), και µετά γράφουµε τον range code στα BASE+2 bit 0 έως bit 2 και bit 4. Πίνακας 3: Register for A/D channel range setting S/D Single-ended ή Differential 0 σηµαίνει ότι το κανάλι είναι single-ended, και 1 ότι είναι differential. B/U Bipolar or Unipolar ( ιπολικό ή Μονοπολικό) 0 σηµαίνει ότι το κανάλι είναι bipolar, and 1 ότι είναι unipolar. G2 to G0 Gain Code Ακολουθεί πίνακας µε τα gain codes της PCI-1710HG: PCI-1710HG User manual 24

Πίνακας 4: Gain codes µιας PCI-1710HG κάρτας PCI-1710HG User manual 25

MUX Control BASE+4 και BASE+5 Πίνακας 5: Οι καταχωρητές για multiplexer control CL3 ~ CL0 Start Scan Channel Number CH3 ~ CH0 Stop Scan Channel Number Όταν καθορίζουµε το gain code ενός αναλογικού καναλιού n, πρέπει να καθορίσουµε τα start και stop channel number του Multiplexer στο κανάλι n, ώστε να αποφύγουµε απροσδόκητα λάθη. Στην πραγµατικότητα η διεύθυνση BASE+4 bit 3 έως 0, CL3 ~ CL0, δρα ως δείκτης όταν προγραµµατίζουµε το A/D channel setting. Προσοχή! Πρέπει να τονιστεί ότι πρέπει να τοποθετούµε το ίδιο κανάλι σαν start και stop channel όταν γράφουµε στον καταχωρητή BASE+2. Σε άλλη περίπτωση, εάν ενεργοποιηθεί η A/D trigger source, ο πολυπλέκτης (multiplexer) θα ψάχνει (scan) συνεχώς µεταξύ καναλιών και το range setting µπορεί να τοποθετηθεί σε ένα µη αναµενόµενο κανάλι. Πρέπει να σιγουρευτούµε ότι το A/D trigger source είναι σε θέση off για την αποφυγή αυτού του σφάλµατος (error). Οι καταχωρητές BASE +4 και BASE+5 - στους οποίους µπορούµε µόνο να γράφουµε (write-only registers) - ελέγχουν το πώς οι multiplexers (MUXs) σαρώνουν (scan). Στον καταχωρητή BASE+4 bit 3 έως bit 0, CL3 ~ CL0, αποθηκεύεται το start scan channel number και στον BASE+5 bit 3 έως bit 0, CH3 ~ CH0, το stop scan channel number. Γράφοντας σ αυτούς τους δυο καταχωρητές, αυτόµατα θέτουµε την περιοχή σάρωσης του πολυπλέκτη (MUX). Κάθε A/D conversion trigger σπρώχνει ταυτόχρονα τους MUXs στο επόµενο κανάλι. Με συνεχόµενα triggering, οι MUXs θα σαρώνουν από το start channel έως το stop channel και πάλι από την αρχή. Τα επόµενα παραδείγµατα δείχνουν την ακολουθία σάρωσης των MUXs (όλα τα κανάλια έχουν προγραµµατιστεί ως single-ended). PCI-1710HG User manual 26

Παράδειγµα 1 Εάν το start scan input channel είναι το AI3 και το stop scan input channel είναι το AI7, τότε η ακολουθία σάρωσης είναι: AI3, AI4, ΑI5,AI6, AI7, AI3, AI4, AI5, AI6, AI7, AI3, AI4 Παράδειγµα 2 Εάν το start scan input channel είναι το AI13 και το stop scan channel είναι το AI2, τότε η ακολουθία σάρωσης είναι: AI13, AI14, AI15, AI0, AI1, AI2, AI13, AI14, AI15, AI0, AI1, AI2, AI13, AI14 Η λογική σάρωσης της κάρτας είναι ισχυρή και εύκολα αντιληπτή. Μπορούµε να επιλέξουµε gain code, B/U και S/D, για κάθε κανάλι ξεχωριστά. Γίνεται λίγο πιο περίπλοκη εάν επιλέξουµε τα κανάλια εισόδου σε differential mode. Σε differential mode, τα σήµατα µεταφέρονται από ζεύγη καναλιών, AI<i, i+1> ( i = 0, 2, 4 14). Σε κάθε ζεύγος από differential channels, το άρτιο (ζυγό) είναι το θετικό άκρο (+) και το περιττό (µονό) είναι το αρνητικό άκρο (-). Για παράδειγµα εάν τεθεί το channel 0 ως differential, τότε τα κανάλια channel 0 και channel 1 συνδυάζονται σε ένα κανάλι και αναφερόµαστε στα gain code και B/U του καναλιού channel 0 (οι τιµές του καναλιού channel 1 δεν χρησιµοποιούνται). Με βάση τον ίδιο κανόνα, εάν το channel 2 επιλεγεί να γίνει differential, τότε τα channel 2 και 3 συνδυάζονται σε ένα διαφορικό κανάλι, όπου τα gain code και B/U αναφέρονται στο channel 2 (οι τιµές του channel 3 δεν χρησιµοποιούνται). Τα επόµενα παραδείγµατα δείχνουν τις ακολουθίες σάρωσης σε differential mode. Παράδειγµα 3 Υποθέτουµε ότι το start scan input channel είναι το AI14 και το stop scan input channel είναι το AI3. Εάν το AI14 είναι differential, AI0 και AI1 είναι single-ended και το AI2 είναι differential, τότε η ακολουθία σάρωσης γίνεται AI14, AI0, AI1, AI2, AI14, AI0, AI1, AI2, AI14.. Παράδειγµα 4 Υποθέτουµε ότι το start scan input channel είναι το ΑI11 και το stop scan channel είναι το AI15. Εάν το AI11 είναι single-ended, το AI12 είναι differential, και το AI14 είναι differential, τότε η ακολουθία σάρωσης γίνεται AI11,AI12, AI14, AI11, AI12, AI14, AI11 Προσοχή! Μόνο άρτια (ζυγά-even) κανάλια µπορούν να οριστούν ως differential. Ένα περιττό (µονό-odd) κανάλι γίνεται αυτόµατα µη διαθέσιµο εάν αυτό που προηγείται οριστεί ως differential. PCI-1710HG User manual 27

Control Register - BASE+6 Η διεύθυνση του write-only καταχωρητή BASE+6 επιτρέπει στον χρήστη να επιλέξει µια πηγή A/D trigger και µια πηγή interrupt. Πίνακας 6: Καταχωρητής Ελέγχου SW Software trigger enable bit Set 1 enable software trigger και 0 disable. PACER PACER trigger enable bit Set 1 enable pacer trigger και 0 disable. EXT External trigger enable bit Set 1 enable external trigger και 0 disable. Σηµείωση! εν µπορεί να ενεργοποιηθούν SW, PACER και EXT ταυτόχρονα. GATE External trigger gate function enable bit Set 1 enable external trigger gate function και 0 disable. IRQEN Interrupt enable bit Set 1 enable interrupt και 0 disable. ONE/FH Interrupt source bit Set 0 interrupt όταν γίνεται µια µετατροπή A/D και 1 interrupt όταν η FIFO είναι µισή γεµάτη. CNT0 Counter 0 clock source select bit 0 σηµαίνει ότι το clock source του Counter 0 έρχεται από το εσωτερικό clock (100 khz) και 1 σηµαίνει ότι το clock source του Counter 0 έρχεται από εξωτερικό external clock (maximum έως 10 MHz). PCI-1710HG User manual 28

Status Register - BASE+6 και BASE+7 Οι καταχωρητές BASE+6 and BASE+7 παρέχουν πληροφορίες για την διαµόρφωση και την λειτουργία A/D. Πίνακας 7: Status register Το περιεχόµενο του status register BASE+6 είναι το ίδιο µε αυτό του control register. F/E FIFO Empty flag Αυτό το bit ενεργοποιείται όταν η FIFO είναι άδεια (empty). 1 σηµαίνει ότι η FIFO είναι άδεια. F/H FIFO Half-full flag Αυτό το bit ενεργοποιείται όταν η FIFO είναι -γεµάτη (half-full). 1 σηµαίνει ότι η FIFO είναι µισό-γεµάτη (half-full). F/F FIFO Full flag Αυτό το bit ενεργοποιείται όταν η FIFO είναι γεµάτη (full). 1 σηµαίνει ότι η FIFO είναι γεµάτη (full). IRQ Interrupt flag Αυτό το bit δείχνει την κατάσταση του interrupt (διακοπή). 1 σηµαίνει ότι έχει εµφανιστεί ένα interrupt (διακοπή). Clear Interrupt και FIFO - BASE+8 και BASE+9 Γράφοντας data σε ένα από τα δύο αυτά bytes καθαρίζουµε το interrupt ή τη µνήµη FIFO. Πίνακας 8: Καταχωρητές για να γίνουν clear interrupt and FIFO PCI-1710HG User manual 29

D/A Output Channel 0 - BASE+10 και BASE+11 Οι write-only καταχωρητές BASE+10 and BASE+11 δέχονται data για το D/A Channel 0 output. Πίνακας 9: Καταχωρητές για D/A channel 0 data DA11 ~ DA0 Digital to Analog data DA0 είναι το LSB και το DA11 είναι το MSB του D/A data. D/A Output Channel 1 - BASE+12 και BASE+13 Οι write-only καταχωρητές ΒASE+12 and BASE+13 δέχονται data για το D/A channel 1 output. Πίνακας 10: Καταχωρητές για D/A channel 1 data DA11 ~ DA0 Digital to Analog data DA0 είναι το LSB και το DA11 είναι το MSB του D/A data. D/A Reference Control - BASE+14 Οι write-only καταχωρητές BASE+14 επιτρέπουν στον χρήστη να επιλέξει την πηγή προέλευσης της τάσης αναφοράς (reference source) για τον D/A. Πίνακας 11: Καταχωρητές για D/A reference control PCI-1710HG User manual 30

DA0_5/10 Internal reference voltage για το D/A output channel 0 Αυτό το bit ελέγχει την εσωτερική τάση αναφοράς για το D/A output channel 0. 0 σηµαίνει ότι η εσωτερική τάση αναφοράς είναι 5 V και 1 σηµαίνει ότι είναι 10 V. DA0_I/E Internal ή external τάση αναφοράς για το D/A output channel 0. Αυτό το bit δείχνει ότι το reference voltage του D/A output channel 0 είναι εσωτερικό (internal) ή εξωτερικό (external). 0 σηµαίνει ότι το reference voltage προέρχεται από εσωτερική πηγή (internal source), ενώ 1 από εξωτερική (external). DA1_5/10 Η Εσωτερική τάση αναφοράς (internal reference voltage) για το D/A output channel 1. Αυτό το bit ελέγχει την εσωτερική τάση αναφοράς για το D/A output channel 1. 0 σηµαίνει ότι η εσωτερική τάση αναφοράς είναι 5 V και 1 σηµαίνει ότι είναι 10 V. DA1_I/E Internal ή external τάση αναφοράς για το D/A output channel 1. Αυτό το bit δείχνει ότι το reference voltage του D/A output channel 0 είναι εσωτερικό (internal) ή εξωτερικό (external). 0 σηµαίνει ότι το reference voltage προέρχεται από εσωτερική πηγή (internal source), ενώ 1 από εξωτερική (external). Digital I/O Registers - BASE+16 και BASE+17 Η κάρτα PCI-1710/1710HG έχει τη δυνατότητα 16 digital input channels και 16 digital output channels. Αυτά τα κανάλια I/O χρησιµοποιούν τις πόρτες εισόδου και εξόδου στις διευθύνσεις BASE+16 και BASE+17. Πίνακας 12: καταχωρητές για digital input PCI-1710HG User manual 31

Πίνακας 13: Καταχωρητές για digital output Σηµείωση! Η αρχική κατάσταση των ψηφιακών καναλιών εξόδου είναι το λογικό 0. Αυτό αποτρέπει την πιθανή καταστροφή εξωτερικά συνδεδεµένων συσκευών κατά τη διάρκεια εκκίνησης (start-up) η reset του υπολογιστή. Προγραµµατιζόµενοι Timer/Counter καταχωρητές BASE+24,BASE+26,BASE+28 και BASE+30 Από τον προγραµµατιζόµενο timer/counter 82C54 χρησιµοποιούνται τέσσερεις καταχωρητές µε διευθύνσεις BASE+24, BASE+26, BASE+28 και BASE+30. Σηµείωση! Ο χρήστης έχει τη δυνατότητα να χρησιµοποιήσει λέξεις των 16-bit για να κάνει read ή write σε κάθε καταχωρητή. Intel 82C54 Counter Chip functions Η PCI -1710/1710HG χρησιµοποιεί έναν Intel 82C54 συµβατό προγραµµατιζόµενο χρονιστή (timer/counter chip). Ο δηµοφιλής 82C54 περιέχει τρεις ανεξάρτητους µετρητές των 16-bit, τους counter 0, counter 1 και counter 2. Κάθε µετρητής (counter) έχει µια είσοδο χρονισµού (clock input), µια πύλη ελέγχου (control gate) και µια έξοδο (output). Κάθε µετρητής µπορεί να προγραµµατιστεί για ένα εύρος απαρίθµησης από 2 έως 65535. Το 82C54 έχει µέγιστη συχνότητα εισόδου, 1 MHz. Η ίδια η κάρτα, παρέχει στο counter chip, συχνότητες εισόδου 1 MHz µέσω ενός on-board κρυσταλλικού ταλαντωτή που διαθέτει. Counter 0 Ο counter 0 µπορεί να είναι ένας 16-bit timer ή ένας event counter, µε επιλογή από τον χρήστη. Όταν ως πηγή χρονισµού έχει επιλεγεί εσωτερική πηγή (internal source), ο counter 0 είναι ένας 16-bit timer. Όταν έχει επιλεγεί εξωτερική πηγή (external source), τότε ο counter 0 είναι ένας event counter και η πηγή χρονισµού έρχεται από το CNT0_CLK. Ο counter ελέγχεται µέσω του CNT0_GATE. Όταν η είσοδος CNT0_GATE είναι high, ο counter 0 ξεκινά να µετρά. PCI-1710HG User manual 32

Counter 1 & 2 Οι Counter 1 και 2 του counter chip είναι συνδεσµολογηµένοι σε σειρά, σε διάταξη καταρράκτη (cascade) ώστε να δηµιουργεί έναν 32-bit timer για τον pacer trigger (βηµατοδότη). Μια low-to-high µεταβολή της εξόδου του counter 2 (PACER_OUT), θα ξεκινήσει µια µετατροπή A/D. Την ίδια στιγµή το σήµα αυτό µπορεί να χρησιµοποιηθεί ως σύγχρονο σήµα (synchronous signal) και για άλλες εφαρµογές. Οι καταχωρητές του Counter για Read/Write και Control Ο προγραµµατιζόµενος χρονιστής απαριθµητής 82C54 χρησιµοποιεί τέσσερεις καταχωρητές στις διευθύνσεις BASE + 24(Dec), BASE + 26(Dec), BASE + 28(Dec) και BASE + 30(Dec) για ανάγνωση, εγγραφή και έλεγχο των λειτουργιών του απαριθµητή. Οι λειτουργίες των καταχωρητών φαίνονται πιο κάτω: Από τη στιγµή που ο απαριθµητής 82C54 χρησιµοποιεί δοµή 16-bit, κάθε τµήµα µιας λέξης (data) read ή write χωρίζεται σε λιγότερο σηµαντικά ψηφία (least significant byte LSB) και περισσότερο σηµαντικά ψηφία (most significant byte MSB). Για να αποφευχθούν λάθη είναι σηµαντικό να εκτελούµε λειτουργίες read/write σε ζεύγη. PCI-1710HG User manual 33

Η διαµόρφωση του control register data φαίνεται πιο κάτω: Description: SC1 & SC0 Select counter (επιλογή µετρητή). RW1 & RW0 Επιλογή λειτουργίας read/write M2, M1 & M0 Επιλογή τύπου λειτουργίας (mode) BCD Επιλογή binary ή BCD απαρίθµησης PCI-1710HG User manual 34