EPΓAΣTHPIAKEΣ AΣKHΣEIΣ ΛOΓIKOY ΣXE IAΣMOY
|
|
- Οφιούχος Οικονόμου
- 7 χρόνια πριν
- Προβολές:
Transcript
1 ΠANEΠIΣTHMIO ΠATPΩN TMHMA MHX H/ Y & ΠΛHPOΦOPIKHΣ TOMEAΣ YΛIKOY KAI APXITEKTONIKHΣ YΠOΛOΓIΣTΩN Eργαστήριο Θεωρίας Κυκλωµάτων, Hλεκτρονικών & Λογικού Σχεδιασµού EPΓAΣTHPIAKEΣ AΣKHΣEIΣ ΛOΓIKOY ΣXE IAΣMOY Γ.Φ. AΛEΞIOY E.Z. ΨAPAKHΣ Γ. A. ΤΣΩΝΗΣ Πάτρα 2004
2 Σελίδα 2 Έτος : Εαρινό Εξάµηνο Ονοµατεπώνυµο: A.M.: Σειρά : Ηµέρα: Ώρα:
3 Σελίδα 3 ΠEPIEXOMENA ΑΣΚΗΣΕΙΣ 1. Λογικές Πύλες 2. BCD Kώδικες / Αθροιστής 3. Αφαιρέτες 4. PLA s 5. Aριθµητικές/ Λογικές Mονάδες 6. Mετρητές 7. Kαταχωρητές ΠΑΡΑΡΤΗΜΑ ιαγράµµατα Oλοκληρωµένων
4 Σελίδα 4 AΣKHΣH 1 HMEPOMHNIA: ΘEMA: ΛOΓIKEΣ ΠYΛEΣ - ΣYNAPTHΣEIΣ BOOLE (Morris Mano, Kεφ. 1-4). ΘEΩPIA: Γενικά χαρακτηριστικά ολοκληρωµένων κυκλωµάτων. Σχήµα 1 1. Οταν η εγκοπή (* στο σχήµα 1) είναι αριστερά, η αρίθµηση για τα ποδαράκια του chip γίνεται κατά τη φορά του βέλους (αντίθετα από τη φορά του ρολογιού). 2. Στα περισσότερα chips το πάνω αριστερό ποδαράκι είναι η τροφοδοσία (Vcc) και το κάτω δεξιά είναι η γείωση (GND). 3. Oι είσοδοι- έξοδοι των πυλών έχουν την τοπολογία του σχήµατος 1, εκτός από τη NOR (LS7402) που είναι ανάποδα (δείτε τα data sheets).
5 Σελίδα 5 IA IKAΣIA 1. Γράψτε και επαληθεύστε τους πίνακες αλήθειας των πυλών: NOT, AND, OR, NAND, NOR, XOR. ΠINAKEΣ AΛHΘEIAΣ: 2. Απλοποιήστε και υλοποιήστε τις παρακάτω συναρτήσεις: α) F (A, B, C, D) = Σ (0, 4, 8, 9, 11) D (A, B, C, D) = Σ (1, 5, 7, 15) µε όχι παραπάνω από δύο πύλες NOR. AΠΛOΠOIHMENH ΣYNAPTHΣH BOOLE:
6 Σελίδα 6 β) F (A, B, C, D) = (A+D) (A' + B' ) (A' + C' ) µε όχι παραπάνω από τρεις πύλες NAND. AΠΛOΠOIHMENH ΣYNAPTHΣH BOOLE: 3. Γιατί στις υλοποιήσεις συνδυαστικών κυκλωµάτων υπάρχει η συνήθεια να γίνεται η υλοποίηση µε ένα µόνο είδος πύλης; AΠANTHΣH:
7 Σελίδα 7 4. Aναλύστε και υλοποιήστε το κύκλωµα του σχήµατος 2. Tι κάνει το κύκλωµα αυτό ; Σχήµα 2
8 Σελίδα 8 BOHΘHTIKH ΣEΛI A.
9 Σελίδα 9 AΣKHΣH 2 HMEPOMHNIA: ΘEMA: KΩ IKAΣ BCD, HMIAΘPOIΣTHΣ, AΘPOIΣTHΣ (HALF, FULL ADDER, (Morris Mano, Kεφ. 1-4)). ΘEΩPIA Kώδικας BCD: O κώδικας BCD είναι µία άµεση αντιστοιχία των δεκαδικών ψηφίων ενός αριθµού µε το δυαδικό του ισοδύναµο. Με άλλα λόγια, για να παραστήσουµε έναν αριθµό σε BCD παίρνουµε τη δεκαδική του παράσταση και αντικαθιστούµε κάθε δεκαδικό του ψηφίο µε το δυαδικό του ισοδύναµο. Έτσι ο δεκαδικός αριθµός 35 για παράδειγµα σε BCD είναι Παρακάτω ακολουθεί πίνακας όλων των αριθµών 0-15 σε δεκαδική, δυαδική και BCD παράσταση: EKA IKH YA IKH BCD A.M.A. H Aλφαριθµητική Mονάδα Aπεικόνισης (seven segment display) είναι ετοιµη πάνω στο συσκευή του εργαστηρίου και παίρνει σαν είσοδο την BCD παράσταση ενός αριθµού µεταξύ 0 και 9 και τον απεικονίζουν πάνω σ' ένα 7- segment display. Απαραίτητη η σύνδεση του common στη γη (GND). Προσοχή!!! : Οι είσοδοι ABCD είναι ανάποδα (Α = Λιγότερο Σηµαντικό bit, D = Περισσότερο Σηµαντικό bit)
10 Σελίδα 10 Hµιαθροιστης (HALF ADDER, HA). O Hµιαθροιστής είναι ένα συνδυαστικό κύκλωµα δύο εισόδων A, B και δύο εξόδων S, C. Tο κύκλωµα αυτό κάνει πρόσθεση των δύο εισόδων A, B (ενός bit) και δίνει σαν έξοδο το άθροισµά τους S (Sum) και το πιθανό κρατούµενο C (Carry). Tο κύκλωµα και οι λογικές συναρτήσεις των δύο εξόδων του HA ακολουθούν. IA IKAΣIA Σχήµα 1 S = A' B + B' A = A + B C = AB 1. Nα σχεδιαστεί και να κατασκευαστεί συνδυαστικό κύκλωµα το οποίο να δίνει στην έξοδό του την BCD παράσταση µιας δυαδικής εισόδου που παίρνει τιµές 0-15 (4 bits). Για να βεβαιωθείτε ότι το κύκλωµά σας δουλεύει σωστά συνδέστε την έξοδο του κυκλώµατός σας σε ένα LED και µία AMA. ΣYN IAΣTIKO KYKΛΩMA
11 Σελίδα Ένας Αθροιστής (FULL ADDER, FA) είναι ένα συνδυαστικό κύκλωµα τριών εισόδων A, B C in και δύο εξόδων S, C out. H έξοδος S είναι το άθροισµα των τριών εισόδων και το C out είναι το πιθανό κρατούµενο της άθροισης. H είσοδος Ci n παίζει τον ρόλο του κρατούµενου που έρχεται από µία προηγούµενη βαθµίδα του FA. α. Γράψτε τον πίνακα αλήθειας του FA και τις λογικές συναρτήσεις για τις δύο εξόδους. ΠINAKAΣ AΛHΘEIAΣ KAI ΛOΓIKEΣ ΣYNAPTHΣEIΣ β. Χρησιµοποιώντας δύο HA, σχεδιάστε και υλοποιείστε έναν FA. KYKΛΩMA FA
12 Σελίδα Χρησιµοποιήστε ένα (1) chip 4008 (4 bit Full Adder) για να υλοποιήσετε έναν Αθροιστή τριών (3) bit. Συνδέστε την έξοδό σας στο συνδυαστικό κύκλωµα της (ερώτησης 1) για να δείτε αν παίρνετε σωστά αποτελέσµατα. KYKΛΩMA AΘPOIΣTH TPIΩN bits
13 Σελίδα 13 BOHΘHTIKH ΣEΛI A.
14 Σελίδα 14 AΣKHΣH 3 HMEPOMHNIA: ΘEMA: HMIAΦAIPETHΣ, AΦAIPETHΣ (HALF, FULL SUBTRACTOR, (Morris Mano, Kεφ. 1-4)). ΘEΩPIA HMIAΦAIPETHΣ (HALF SUBTRACTOR, HS): O HS είναι ένα συνδυαστικό κύκλωµα δύο εισόδων X, Y και δύο εξόδων D (Difference) και B (Borrow). Το κύκλωµα αυτό δίνει στην έξοδο του D τη διαφορά (X- Y) των δύο εισόδων και στο B µας λέει αν χρειαστήκαµε να δανειστούµε µία µονάδα για την αφαίρεση. Το κύκλωµα και οι λογικές συναρτήσεις των δύο εξόδων ακολουθούν. IA IKAΣIA Σχήµα 1 D = X' Y + Y' X = X + Y B = X' Y 1. Yποθέστε ότι έχετε ένα προσηµασµένο αριθµό 4- bits της µορφής sa 2 A 1 A 0. Όταν s = 1 τότε ο αριθµός σας είναι αρνητικός και παρίσταται µε "συµπλήρωµα ως προς 2" (2's complement). Σχεδιάστε και κατασκευάστε συνδιαστικό κύκλωµα που να έχει σαν είσοδο ένα προσηµασµένο αριθµό 4- bits sa 2 A 1 A 0 και σαν εξόδους sb 2 B 1 B o. Tο κύκλωµα πρέπει να έχει τις ακόλουθες ιδιότητες: α. Όταν s = 0 τότε A i = B i β. Όταν s = 1 (αρνητικός αριθµός) τότε ο συνδυασµός των B i παριστάνει το 2' s complement της εισόδου. Mε άλλα λόγια η έξοδος του κυκλώµατός σας είναι η παράσταση της εισόδου σε "Προσηµο και Mετρο" ( Sign- Magnitude) µορφή.
15 Σελίδα 15 Συνδέστε τις εξόδους σας σε µία AMA και το πρόσηµο s σε µία LED για να βεβαιωθείτε ότι το κύκλωµά σας δουλεύει σωστά. ΣYN IAΣTIKO KYKΛΩMA 2. Ένας Αφαιρέτης (FULL SUBTRACTOR, FS) είναι ένα συνδυαστικό κύκλωµα τριών εισόδων X, Y, B in και δύο εξόδων D, B out. H έξοδος D είναι η διαφορά των τριών εισόδων (X Y B in ) και το B out είναι το πιθανό δανεισµένο bit. α. Γράψτε τον πίνακα αλήθειας του FA και τις λογικές συναρτήσεις για τις δύο εξόδους. ΠINAKAΣ AΛHΘEIAΣ KAI ΛOΓIKEΣ ΣYNAPTHΣEIΣ
16 Σελίδα 16 β. Xρησιµοποιώντας δύο HS σχεδιάστε και υλοποιείστε έναν FS. KYKΛΩMA FS 3. Χρησιµοποιήστε ένα (1) chip x4008 (4-bit Full Adder) για να υλοποιήσετε Αφαιρέτη 4 bits µε τη λογική του 2 s complement. Συνδέστε την έξοδό του στο συνδυαστικό της (ερώτησης 1) για να δείτε αν παίρνετε σωστά αποτελέσµατα. KYKΛΩMA AΦAIPETH TPIΩN bits
17 Σελίδα 17 BOHΘHTIKH ΣEΛI A.
18 Σελίδα 18 AΣKHΣH 4 HMEPOMHNIA: ΘEMA: ΠPOΓPAMMATIZOMENH ΛOΓIKH (PROGRAMMABLE LOGIC ARRAYS, PLA (Morris Mano, Σελ )) ΘEΩPIA PLA: Το PLA είναι ένα συνδυαστικό κύκλωµα που έχει τη δυνατότητα να προγραµµατιστεί. O προγραµµατισµός του επιτυγχάνεται µε την καταστροφή ορισµένων συνδέσµων του αρχικού κυκλώµατος. Τα PLA µπορούν να υλοποιήσουν συναρτήσεις Boole που έχουν εκφραστεί σε µορφή αθροίσµατος γινοµένων και συνήθως προτιµούνται από άλλες υλοποιήσεις όταν οι συναρτήσεις έχουν πολλούς αδιάφορους όρους. Το διάγραµµα ενός PLA n εισόδων και m εξόδων φαίνεται στο σχήµα 1. Σχήµα 1 Παρατηρείστε από το παραπάνω σχήµα ότι τα PLA αποτελούνται από έναν array πυλών AND όπου οδηγούµε όλες τις εισόδους. Oι έξοδοι των πυλών αυτών στη συνέχεια οδηγούνται σ' έναν Πίνακα Πυλών OR, οι έξοδοι των πυλών αυτών είναι οι συναρτήσεις που θέλουµε να υλοποιήσουµε. Πιο συγκεκριµένα τώρα, ας υποθέσουµε ότι έχουµε n εισόδους και θέλουµε να υλοποιήσουµε m συναρτήσεις Boole που είναι υπό τη µορφή αθροίσµατος γινοµένων. Ας υποθέσουµε επίσης ότι σε όλες αυτές τις συναρτήσεις τα διαφορετικά γινόµενα είναι k. Tότε θα χρειαστούµε k πύλες AND και m πύλες OR. Κάθε πύλη AND θα είναι 2*n εισόδων και αυτό γιατί σε κάθε πύλη οδηγούνται όλες οι είσοδοι και τα συµπληρώµατά τους. Kάθε πύλη OR τώρα έχει k εισόδους. Όπως µπορούµε να δούµε και από το Σχ. 1 οι έξοδοι των OR περνούν και από πύλες NOT δίνοντάς µας την δυνατότητα να πάρουµε στην τελική έξοδο είτε την έξοδο της OR ή το συµπλήρωµά της. Το βασικό σε αυτή την συνδεσµολογία είναι ότι οι είσοδοι οδηγούνται στις αντίστοιχες πύλες µέσω διασυνδέσεων που έχουµε την δυνατότητα να κόψουµε (προγραµµατισµός του PLA).
19 Σελίδα 19 IA IKAΣIA 1. Σχεδιάστε και υλοποιείστε ένα PLA 2 εισόδων (n = 2), 4 εξόδων (m = 4) και 4 γινοµένων (k = 4). Στη θέση των πυλών AND χρησιµοποιείστε τις πύλες τεσσάρων εισόδων (7421) ή πύλες NAND τεσσάρων εισόδων (7420) και τέσσερις inverters (7404) όπως στο σχ. 3. Στη θέση των πυλών OR τεσσάρων εισόδων χρησιµοποιείστε συνδυασµό τριών πυλών OR δύο εισόδων (7432) σύµφωνα µε τη συνδεσµολογία του Σχ.2. Σχήµα 2 Σχήµα 3 KYKΛΩMA PLA, n=2, k=4, m=4
20 Σελίδα Xρησιµοποιώντας το κύκλωµα του ερωτήµατος 1 και αφαιρώντας τις κατάλληλες διασυνδέσεις κατασκευάστε συνδυαστικό κύκλωµα που να δίνει στην έξοδό του το τετράγωνο των αριθµών 0, 1, 2, 3. Γράψτε τις συναρτήσεις Boole των τεσσάρων εξόδων σε µορφή κατάλληλη για PLA και δώστε τον πίνακα προγραµµατισµού του PLA. ΣYNAPTHΣEIΣ BOOLE KAI ΠINAKAΣ ΠPOΓPAMMATIΣMOY
21 Σελίδα Xρησιµοποιώντας το κύκλωµα του ερωτήµατος 1 και αφαιρώντας τις κατάλληλες διασυνδέσεις κατασκευάστε συνδυαστικό κύκλωµα που να δίνει στην έξοδό του την τετραγωνική ρίζα των αριθµών 0, 2, 8, 10. Nα παραστήσετε τη ρίζα χρησιµοποιώντας 4 bits από τα οποία τα δύο πρώτα είναι για το ακέραιο µέρος και τα υπόλοιπα δύο για το κλασµατικό. ηλαδή αν n έξοδοί σας είναι F 3 F 2. F 1 F 0 τότε αυτό 1 2 συµβολίζει τον δεκαδικό αριθµό 2F3 + F2 + 2 F1 + 2 F0. Σαν προσέγγιση 4 bits να θεωρηθεί εκείνος ο αριθµός που βρίσκεται πιο κοντά (µεγαλύτερος ή µικρότερος) στην πραγµατική ρίζα. Π.χ. η τετραγωνική ρίζα του 12 είναι και προσεγγίζεται µε 4 bits από τον δυαδικό ( = 3.5). Γράψτε τις προσεγγίσεις των τεσσάρων αριθµών σε δεκαδική και δυαδική µορφή. Γράψτε τις συναρτήσεις Boole των τεσσάρων εξόδων σε µορφή κατάλληλη για PLA και δώστε τον πίνακα προγραµµατισµού του PLA. EKA IKH KAI YA IKH ΠAPAΣTAΣH TETPAΓΩNIKΩN PIZΩN: ΣYNAPTHΣEIΣ BOOLE KAI ΠINAKAΣ ΠPOΓPAMMATIΣMOY:
22 Σελίδα 22 BOHΘHTIKH ΣEΛI A
23 Σελίδα 23 AΣKHΣH 5 HMEPOMHNIA: ΘEMA: APIΘMHTIKH ΛOΓIKH MONA A (ALU ARITHMETIC LOGIC UNIT, DAC DIGITAL TO ANALOG CONVERTER (METATPOΠEAΣ ΨHΦIKOY ΣE ANAΛOΓIKO)) ΘEΩPIA ALU H ALU είναι ένα συνδυαστικό κύκλωµα δύο εισόδων 4 bits που µπορεί να εκτελέσει διάφορες αριθµητικές και λογικές πράξεις. Το είδος της πράξης καθορίζεται από τον συνδυασµό που θα δώσουµε στα ποδαράκια επιλογής (συµβουλευτείτε τα data sheets για το 74181). DAC O DAC είναι ένα κύκλωµα που δέχεται σαν είσοδο µια ψηφιακή λέξη και βγάζει στην έξοδό του µια αναλογική τάση ανάλογη του αριθµού που παριστάνει η ψηφιακή λέξη. Έτσι, αν έχουµε µια ψηφιακή λέξη N - bits A N-1...A 0, o DAC έχει σαν έξοδο µια τάση η τιµή της οποίας δίνεται από τον τύπο V out = (A N A N ) V ref (1) Όπως βλέπουµε, το περισσότερο σηµαντικό ψηφίο A N-1 (MSB) είναι αυτό που αντιστοιχεί στην τάση V ref / 2, το δε λιγότερο σηµαντικό (LSB) αντιστοιχεί στην τάση V ref / 2N. Aν για παράδειγµα έχουµε λέξη 4 bits και V 0 = 16 τότε µπορούµε χρησιµοποιώντας την (1) να δούµε ότι το V out έχει τιµή ίση µε τον αριθµό που παριστάνει η δυαδική λέξη.
24 Σελίδα 24 Yπάρχουν πολλά κυκλώµατα που υλοποιούν την διαδικασία DAC. Yπάρχουν µάλιστα και ολοκληρωµένα που κάνουν αυτή τη δουλειά. Στο παρακάτω σχήµα δίνουµε µια απλή συνδεσµολογία (τύπου κλίµακας) για µετατροπή DAC µιας λέξης 4 bits. Σχήµα 1 Για άλλες συνδεσµολογίες και περισσότερες λεπτοµέρειες ανατρέξτε στο βιβλίο Millman- Xαλκιάς Σελ IA IKAΣIA 1. Ελέγξτε τις αριθµητικές και λογικές λειτουργίες της ALU (74181). 2. Xρησιµοποιώντας την ALU σχεδιάστε και υλοποιείστε συνδυαστικό κύκλωµα το οποίο να συγκρίνει δύο αριθµούς τεσσάρων bits. ΣYN IAΣTIKO KYKΛΩMA
25 Σελίδα Yλοποιείστε έναν DAC τύπου κλίµακας για ψηφιακή λέξη 2 bits. Yποθέστε ότι η τάση στις δύο εισόδους είναι αντίστοιχα V 0 και V 1. a. Γράψτε τη σχέση που δίνει την τάση εξόδου V out συναρτήσει των δύο τάσεων εισόδου V 0 και V 1. Ποίο κατά τη γνώµη σας είναι το βασικότερο µειονέκτηµα της συνδεσµολογίας αυτής; (Υπόδειξη: Μετρήστε και την ακριβή τιµή των τάσεων V 0 και V 1 ) ΣXEΣH EIΣO ΩN EΞO OY, MEIONEKTHMA KYKΛΩMATOΣ β. Mε την βοήθεια του παλµογράφου µετρείστε τις εξόδους του κυκλώµατός σας για όλους τους δυνατούς συνδυασµούς εισόδων. Γράψτε τις τιµές που µετρήσατε. METPHΣEIΣ
26 Σελίδα Tροφοδοτείστε τις εισόδους A 0 και B 0 της ALU µε δύο τετραγωνικούς παλµούς µε λόγο συχνότητας 1/ 2 (f1/ fo = 1/ 2). Eπιλέξτε την λειτουργία "APIΘMHTIKH ΠPOΣΘEΣH". Bεβαιωθείτε για τη σωστή λειτουργία της ALU ελέγχοντας τις εξόδους F 0 και F 1. Σχεδιάστε τις κυµατοµορφές εξόδου. KYMATOMOPΦEΣ EΞO OY 5. Συνδέστε τις δύο εξόδους του προηγούµενου ερωτήµατος στις εισόδους του DAC. Mε τον παλµογράφο παρατηρείστε την τάση εξόδου, σχεδιάστε την και εξηγείστε την. KYMATOMOPΦΗ EΞO OY
27 Σελίδα 27 BOHΘHTIKH ΣEΛI A.
28 Σελίδα 28 AΣKHΣH 6 HMEPOMHNIA: ΘEMA: KYKΛΩMATA METPHTΩN COUNTERS (Morris Mano, Κεφάλαιο 6 και σελίδες: ) AΠAPAITHTA YΛIKA: - ύο (2) chip 7476 (JK Flip- Flop) - ύο (2) chip 7432 (OR πύλες) - ύο (2) chip 7400 (NAND πύλες) - ύο (2) chip 7408 (AND πύλες) - ύο (2) chip 7404 (NOT πύλες) - Ένα (1) chip 7474 (D flip-flop) MEPOΣ A: ΘEΩPIA Oι METPHTEΣ είναι ακολουθιακά κυκλώµατα τα οποία συνήθως χρησιµοποιούνται σαν βασικοί λίθοι στην σχεδίαση και υλοποίηση πολυπλοκότερων λογικών κυκλωµάτων. Bασικές λειτουργίες στις οποίες χρησιµοποιούνται είναι η µέτρηση και διαίρεση συχνότητας, η µέτρηση του χρόνου, οι αριθµητικές πράξεις, κ.λ.π. Tα κυκλώµατα των METPHTΩN υλοποιούνται µε χρήση JK, RS, T ή D Flip- Flops και µπορούν να διαιρεθούν σε δύο βασικές κατηγορίες: - Στους ασύγχρονους (λέγονται και σειριακοί ή METPHTEΣ ΡΙΠΗΣ ripple counters). - Στους σύγχρονους (λέγονται και παράλληλοι METPHTEΣ). Στους σύγχρονους METPHTEΣ, οι έξοδοι όλων των flip-flops αλλάζουν κατάσταση ταυτόχρονα, σε αντίθεση µε τους ασύγχρονους όπου η είσοδος κάθε FF σκανδαλίζεται από την αλλαγή κατάστασης της εξόδου του προηγούµενου FF. Aνεξάρτητα από την κατηγορία που ανήκει, ένας METPHTHΣ είναι ένα ακολουθιακό κύκλωµα το οποίο επαναλαµβάνει µία ακολουθία N προκαθορισµένων, από τον σχεδιαστή, καταστάσεων όπου N το modulo του METPHTH.
29 Σελίδα 29 MEPOΣ A: IA IKAΣIA (A.1) Mε την βοήθεια του βασικού ακολουθιακού κυκλώµατος του σχήµατος 1 να σχεδιαστεί και να υλοποιηθεί ασύγχρονος up/down δυαδικός µετρητής 4- bit. Eξηγείστε την λειτουργία του βασικού κυκλώµατος του σχήµατος 1. Σχήµα 1. Σχεδιάστε εδώ το κύκλωµα του µετρητή. (A.2) Για συχνότητα ωρολογιακού παλµού (clock) 100 Hz µετρείστε µε χρήση παλµογράφου, την συχνότητα της εξόδου Q4. Nα σχεδιαστούν οι κυµατοµορφές. (α): clock (b): Q4
30 Σελίδα 30 (A.3) Με την βοήθεια του βασικού ακολουθιακού κυκλώµατος (στοιχείο) σχήµατος 2, να σχεδιαστεί και να υλοποιηθεί σύγχρονος δυαδικός counter 4 - bit. Eξηγείστε την λειτουργία του βασικού κυκλώµατος του Σχ. 2. Σχήµα 2 Σχεδιάστε εδώ το κύκλωµα του µετρητή. (A.4) Για συχνότητα ωρολογιακού παλµού (clock) 100 Hz µετρείστε µε την χρήση παλµογράφου, τη συχνότητα της εξόδου Q3. Σχεδιάστε τις κυµατοµορφές. (α): clock (b): Q3
31 Σελίδα 31 MEPOΣ B: ΘEΩPIA Modulo N Mετρητης Ένας modulo N µετρητής είναι ένας µετρητής (σύγχρονος ή ασύγχρονος), ο οποίος έχει N διαφορετικές καταστάσεις. O παραπάνω ορισµός του modulo N µετρητή, είναι πολύ γενικός χωρίς κανένα περιορισµό στο N. Στην πράξη ένας modulo N µετρητής συνήθως κατασκευάζεται συνδέοντας σειριακά m METPHTEΣ modulo N i, i=1,..., m µέ τρόπο ώστε: N = N 1 * N 2 * N 3 *...* N m. Π.χ. Ένας modulo 105 counter µπορεί να υλοποιηθεί µε σειριακή σύνδεση τριών METPHTEΣ moduli 3, 5 αντίστοιχα, µια και 3 * 5 * 7 = 105. Προγραµµατιζόµενοι µετρητές (programmable counters). Προγραµµατιζόµενος counter, είναι κάθε counter του οποίου το modulo µπορεί να τροποποιηθεί µε την βοήθεια κάποιων γραµµών ελέγχου και κάποιων γραµµών δεδοµένων.
32 Σελίδα 32 MEPOΣ B: IA IKAΣIA (B.1) Mε χρήση του βασικού ακολουθιακού κυκλώµατος του σχήµατος 3 να σχεδιαστεί και να υλοποιηθεί προγραµµατιζόµενος counter 4-bit, ο οποίος θα µπορεί να τοποθετείται σε οποιανδήποτε επιθυµητή τιµή µεταξύ 0 και 15 µε την βοήθεια τεσσάρων (4) γραµµών δεδοµένων. H τοποθέτηση των δεδοµένων και η εκκίνηση του counter θα γίνονται µε την βοήθεια δύο (2) γραµµών ελέγχου. Eξηγείστε την λειτουργία του βασικού κυκλώµατος του σχήµατος 3 και του σχεδιασµένου από εσάς κυκλώµατος. Σχεδιάστε εδώ το κύκλωµα του µετρητή.
33 Σελίδα 33 (B.2) Nα σχεδιαστούν οι κυµατοµορφές της εξόδου Q4 για τις τιµές του πίνακα 1. clock modulo N counter Hz 7 6 Πίνακας 1 2 ** Σηµείωση ** Kαι στα δύο µέρη της άσκησης, οι έξοδοι των METPHTEΣ πρέπει να συνδέονται µε A.M.M. (Aλφαριθµητική Mονάδα Aπεικόνισης) για την οπτική παρουσίαση των αποτελεσµάτων.
34 Σελίδα 34 BOHΘHTIKH ΣEΛI A
35 Σελίδα 35 AΣKHΣH 7 HMEPOMHNIA: ΘEMA: KATAXΩPHTEΣ REGISTERS (Morris Mano, Κεφάλαιο 6 και σελίδες: ) ΘEΩPIA Ένας καταχωρητής (register) είναι µια οµάδα από δυαδικά κύτταρα αποθήκευσης (flip-flops) τα οποία όπως ξέρουµε είναι κατάλληλα για την αποθήκευση δυαδικών πληροφοριών. Ένας καταχωρητής των "n" bits περιέχει "n" flip-flops και εποµένως µπορεί να αποθηκεύσει κάθε πληροφορία των "n" bits. Mε την ευρύτερη έννοια, ένας καταχωρητής αποτελείται από ένα σύνολο flip-flops τα οποία όπως είπαµε κρατούν τις δυαδικές πληροφορίες και από ένα σύνολο πυλών για την επίτευξη της µεταφοράς των πληροφοριών. H µεταφορά νέων πληροφοριών µέσα σ' ένα καταχωρητή λέγεται "φόρτωση" του καταχωρητή. Aνάλογα µε τον τρόπο µεταφοράς των δεδοµένων στον καταχωρητή διακρίνουµε δύο τύπους καταχωρητών: Ι. Tους καταχωρητές παράλληλης φόρτωσης (parallel load registers). ΙΙ. Tους καταχωρητές ολίσθησης (shift registers). Στον τύπο (Ι) των καταχωρητών όλα τα bits του καταχωρητή φορτώνονται την ίδια χρονική στιγµή, δηλαδή η φόρτωση γίνεται παράλληλα. Στον τύπο (ΙΙ) των καταχωρητών η πληροφορία διαδίδεται κατά µήκος του καταχωρητή. Ένας τέτοιος καταχωρητής αποτελείται από µία αλυσίδα από flip-flop συνδεδεµένα στη σειρά, µε την έξοδο του ενός να τροφοδοτεί την είσοδο του γειτονικού του. Όλα τα flip-flops παίρνουν ένα κοινό ρολόι και το οποίο προκαλεί την ολίσθηση από την µία βαθµίδα στην επόµενη. Σ' ένα τέτοιο καταχωρητή η είσοδος της πρώτης βαθµίδας ονοµάζεται "σειριακή είσοδος" (serial input) ενώ η έξοδος της τελευταίας βαθµίδας, ονοµάζεται "σειριακή έξοδος" (serial output).
36 Σελίδα 36 IA IKAΣIA 1. Kατασκευάστε έναν καταχωρητή ολίσθησης 4 bits. Bεβαιωθείτε για την σωστή λειτουργία του κυκλώµατός σας. Σχεδιάστε το κύκλωµα σας στον παρακάτω χώρο. 2. Συνδέστε την "σειριακή έξοδο" του παραπάνω κυκλώµατος στην "σειριακή είσοδο" του. Kάντε PRESET την τελευταία βαθµίδα του κυκλώµατος σας και επιτρέψτε την "δυναµική" λειτουργία του. Eξηγείστε την λειτουργία του κυκλώµατος. Που έχουν εφαρµογή τέτοιου είδους κυκλώµατα;
37 Σελίδα Tροποποιήστε την τελευταία βαθµίδα του κυκλώµατος όπως φαίνεται στο Σχ. 1. Kαταγράψτε τις εξόδους Q(1) Q(4) στον παρακάτω χώρο και εξηγείστε την λειτουργία του κυκλώµατος.
38 Σελίδα Nα κατασκευάσετε κύκλωµα καταχωρητή που να εκτελεί τις λειτουργίες που φαίνονται στον πίνακα. Σχηµατικό της υλοποίησης. S 1 S Λειτουργία του Καταχωρητή εξιά Ολίσθηση 1 0 Αριστερή Φόρτωση 1 1 Παράλληλη Φόρτωση Πίνακας 1
39 Σελίδα Xρησιµοποιώντας το ολοκληρωµένο (4- bit bidirectional shift register), κατασκευάστε ένα κύκλωµα που θα εκτελεί σειριακή πρόσθεση. Tο αποτέλεσµα της πράξεως να αποθηκεύεται στον καταχωρητή A. Σχεδιάστε το κύκλωµα.
40 Σελίδα 40 ΒΟΗΘΗΤΙΚΗ ΣΕΛΙ Α
41 Σελίδα 41 ιαγράµµατα Ολοκληρωµένων 7400 Quad 2-Input NAND Gate 7402 Quad 2-Input NOR Gate 7404 Hex Inverter 7408 Quad 2-Input AND Gate 7410 Triple 3-Input NAND Gate 7411 Triple 3-Input AND Gate 7420 Dual 4-Input NAND Gate 7421 Dual 4-Input AND Gate
42 Σελίδα Quad 2-Input OR Gate 7486 Quad 2-Input XOR Gate 7427 Triple 3-Input NOR Gate
43 Σελίδα DUAL D-TYPE POSITIVE EDGE TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR FUNCTION TABLE
44 Σελίδα DUAL JK FLIP-FLOPS WITH PRESET AND CLEAR FUNCTION TABLE
45 Σελίδα BIT BIDIRECTIONAL UNIVERSAL SHIFT REGISTER FUNCTION TABLE
46 Σελίδα DUAL 4-INPUT MULTIPLEXER
47 Σελίδα BIT FULL ADDER
48
EPΓAΣTHPIAKEΣ AΣKHΣEIΣ ΛOΓIKOY ΣXEΔIAΣMOY
ΠANEΠIΣTHMIO ΠATPΩN TMHMA MHX H/ Y & ΠΛHPOΦOPIKHΣ TOMEAΣ YΛIKOY KAI APXITEKTONIKHΣ YΠOΛOΓIΣTΩN Εργαστήριο Θεωρίας Κυκλωμάτων, Ηλεκτρονικών & Λογικού Σχεδιασμού EPΓAΣTHPIAKEΣ AΣKHΣEIΣ ΛOΓIKOY ΣXEΔIAΣMOY
Διαβάστε περισσότερα100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ
100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ 1) Να μετατρέψετε τον δεκαδικό αριθμό (60,25) 10, στον αντίστοιχο δυαδικό 11111,11 111001,01 111100,01 100111,1 111100,01 2)
Διαβάστε περισσότεραΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ
ΠΕΡΙΕΧΟΜΕΝΑ Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ 1.1 Εισαγωγή...11 1.2 Τα κύρια αριθμητικά Συστήματα...12 1.3 Μετατροπή αριθμών μεταξύ των αριθμητικών συστημάτων...13 1.3.1 Μετατροπή ακέραιων
Διαβάστε περισσότεραΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ
Θεµατική Ενότητα ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Ακαδηµαϊκό Έτος 2006 2007 Γραπτή Εργασία #2 Ηµεροµηνία Παράδοσης 28-0 - 2007 ΠΛΗ 2: Ψηφιακά Συστήµατα ΠΡΟΤΕΙΝΟΜΕΝΕΣ ΛΥΣΕΙΣ Άσκηση : [5 µονάδες] Έχετε στη
Διαβάστε περισσότεραΕργαστήριο Ψηφιακής Σχεδίασης
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ Εργαστήριο Ψηφιακής Σχεδίασης 8 Εργαστηριακές Ασκήσεις Χρ. Καβουσιανός Επίκουρος Καθηγητής 2014 Εργαστηριακές Ασκήσεις Ψηφιακής Σχεδίασης 2 Εργαστηριακές Ασκήσεις
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ
ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ & ΗΛΕΚΤΡΟΝΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & μ-υπολογιστων ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ Θεωρητικό Μέρος Οι σειριακές λειτουργίες είναι πιο
Διαβάστε περισσότεραΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ Κ. Δεμέστιχας Εργαστήριο Πληροφορικής Γεωπονικό Πανεπιστήμιο Αθηνών Επικοινωνία μέσω e-mail: cdemest@aua.gr, cdemest@cn.ntua.gr 1 5. ΑΛΓΕΒΡΑ BOOLE ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΜΕΡΟΣ Β 2 Επαναληπτική
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ
ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & μ-υπολογιστων ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ Θεωρητικό
Διαβάστε περισσότερα4.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 4 ΥΑ ΙΚΟΣ ΑΘΡΟΙΣΤΗΣ-ΑΦΑΙΡΕΤΗΣ Σκοπός: Να µελετηθούν αριθµητικά κυκλώµατα δυαδικής πρόσθεσης και αφαίρεσης. Να σχεδιαστούν τα κυκλώµατα από τους πίνακες αληθείας
Διαβάστε περισσότεραΗ συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 9 ΥΑ ΙΚΟΙ ΑΠΑΡΙΘΜΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των απαριθµητών. Υλοποίηση ασύγχρονου απαριθµητή 4-bit µε χρήση JK Flip-Flop. Κατανόηση της αλλαγής του υπολοίπου
Διαβάστε περισσότεραΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΥΠΟΛΟΓΙΣΤΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ ΣΗΜΕΙΩΣΕΙΣ ΑΠΑΡΙΘΜΗΤΕΣ Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ
Διαβάστε περισσότερα5.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 5 ΚΩ ΙΚΟΠΟΙΗΣΗ BCD Σκοπός: Η κατανόηση της µετατροπής ενός τύπου δυαδικής πληροφορίας σε άλλον (κωδικοποίηση/αποκωδικοποίηση) µε τη µελέτη της κωδικοποίησης BCD
Διαβάστε περισσότεραΚ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΥΠΟΛΟΓΙΣΤΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ ΣΗΜΕΙΩΣΕΙΣ ΑΠΑΡΙΘΜΗΤΕΣ Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ
Διαβάστε περισσότερα6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.
6. Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής 4 ψηφίων Καταχωρητής με παράλληλη φόρτωση Η εισαγωγή
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Καταχωρητές Παράλληλης
Διαβάστε περισσότεραΠΛΗ10 Κεφάλαιο 2. ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών
ΠΛH10 Εισαγωγή στην Πληροφορική: Τόμος Α Κεφάλαιο: 2 2.3 : Αριθμητική περιοχή της ALU 2.5: Κυκλώματα Υπολογιστών Στόχοι Μαθήματος: Να γνωρίσετε τις βασικές αρχές αριθμητικής των Η/Υ. Ποια είναι τα κυκλώματα
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Καταχωρητές και Μετρητές Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Εισαγωγή Καταχωρητής: είναι μία ομάδα από δυαδικά κύτταρα αποθήκευσης
Διαβάστε περισσότεραΑθροιστές. Ημιαθροιστής
Αθροιστές Η πιο βασική αριθμητική πράξη είναι η πρόσθεση. Για την πρόσθεση δύο δυαδικών ψηφίων υπάρχουν τέσσερις δυνατές περιπτώσεις: +=, +=, +=, +=. Οι τρεις πρώτες πράξεις δημιουργούν ένα άθροισμα που
Διαβάστε περισσότεραΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ
ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα ᄃ Σχεδίαση Ψηφιακών Συστημάτων Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών
ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 i: Καταχωρητές Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές Ολίσθησης Σειριακή Φόρτωση Σειριακή Ολίσθηση Καταχωρητές Ολίσθησης Παράλληλης Φόρτωσης
Διαβάστε περισσότεραΗλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΕισαγωγή στην πληροφορική
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Εισαγωγή στην πληροφορική Ενότητα 4: Ψηφιακή Λογική, Άλγεβρα Boole, Πίνακες Αλήθειας (Μέρος B) Αγγελίδης Παντελής Τμήμα Μηχανικών Πληροφορικής και Τηλεπικοινωνιών
Διαβάστε περισσότερα9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ
ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ 61 9. OIΚΟΥΜΕΝΙΚΕΣ ΠΥΛΕΣ ΠΟΛΛΑΠΛΩΝ ΕΙΣΟ ΩΝ I. Βασική Θεωρία Οι πύλες NAND και NOR ονομάζονται οικουμενικές πύλες (universal gates) γιατί κάθε συνδυαστικό κύκλωμα μπορεί να υλοποιηθεί
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.
ΗΜΥ-2: Λογικός Σχεδιασµός Εαρινό Κεφάλαιο 7 ii: Μετρητές Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Μετρητής Ριπής Περίληψη Σύγχρονος υαδικός Μετρητής Σχεδιασµός µε Flip-Flops
Διαβάστε περισσότεραΠράξεις με δυαδικούς αριθμούς
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 25-6 Πράξεις με δυαδικούς αριθμούς (αριθμητικές πράξεις) http://di.ionio.gr/~mistral/tp/csintro/ Μ.Στεφανιδάκης Πράξεις με δυαδικούς
Διαβάστε περισσότεραΗ κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].
Κανονική μορφή συνάρτησης λογικής 5. Η κανονική μορφή μιας λογικής συνάρτησης (ΛΣ) ως άθροισμα ελαχιστόρων, από τον πίνακα αληθείας προκύπτει ως εξής: ) Παράγουμε ένα [A] όρων από την κάθε σειρά για την
Διαβάστε περισσότεραΑκολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
Διαβάστε περισσότεραΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)
ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters) ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Μετρητής Ριπής q Σύγχρονος
Διαβάστε περισσότεραΨηφιακά Συστήματα. 8. Καταχωρητές
Ψηφιακά Συστήματα 8. Καταχωρητές Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd Thomas L., Ψηφιακά
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός Μετρητής
Διαβάστε περισσότεραΆσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα
Άσκηση Δίδονται οι ακόλουθες κυματομορφές ρολογιού και εισόδου D που είναι κοινή σε ένα D latch και ένα D flip flop. Το latch είναι θετικά ενεργό, ενώ το ff θετικά ακμοπυροδοτούμενο. Σχεδιάστε τις κυματομορφές
Διαβάστε περισσότεραΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ
ΑΣΚΗΣΗ 4 ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΩΝ ΛΟΓΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Αντικείμενο της άσκησης: Λογική και μεθοδολογία σχεδίασης αριθμητικών λογικών κυκλωμάτων και λειτουργική εξομοίωση με το λογισμικό EWB.. Αθροιστές. Σχεδίαση
Διαβάστε περισσότερα8.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί
Διαβάστε περισσότεραΚ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ & ΥΠΟΛΟΓΙΣΤΩΝ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ ΣΗΜΕΙΩΣΕΙΣ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ Κ. ΕΥΣΤΑΘΙΟΥ,
Διαβάστε περισσότεραΨηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων
Ψηφιακά Συστήματα 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων Βιβλιογραφία 1. Φανουράκης Κ., Πάτσης Γ., Τσακιρίδης Ο., Θεωρία και Ασκήσεις Ψηφιακών Ηλεκτρονικών, ΜΑΡΙΑ ΠΑΡΙΚΟΥ & ΣΙΑ ΕΠΕ, 2016. [59382199] 2. Floyd
Διαβάστε περισσότεραΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης Φόρτωσης Καταχωρητές
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι απαριθμητές ή μετρητές (counters) είναι κυκλώματα που
Διαβάστε περισσότεραΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Μετρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Μετρητής Ριπής Σύγχρονος υαδικός
Διαβάστε περισσότεραΕργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI
Διαβάστε περισσότερα26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009 Καταχωρητές Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Περίληψη Καταχωρητές Παράλληλης
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 3/02/2019 ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι
Διαβάστε περισσότεραΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ
ΑΣΚΗΣΗ ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ.. ΣΚΟΠΟΣ Η σχεδίαση ακολουθιακών κυκλωμάτων..2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ.2.. ΑΛΓΟΡΙΘΜΟΣ ΣΧΕΔΙΑΣΗΣ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ Τα ψηφιακά κυκλώματα με μνήμη ονομάζονται ακολουθιακά.
Διαβάστε περισσότερα1 η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός
η Θεµατική Ενότητα : Αριθµητικά Κυκλώµατα Επιµέλεια διαφανειών: Χρ. Καβουσιανός Άθροιση + + + + a +b 2c+s + Κρατούµενο προηγούµενης βαθµίδας κρατούµενο άθροισµα Μεταφέρεται στην επόµενη βαθµίδα σηµαντικότητας
Διαβάστε περισσότεραΗλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2016 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το ανωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΣύγχρονοι Απαριθμητές. Διάλεξη 8
Σύγχρονοι Απαριθμητές Διάλεξη 8 Δομή της διάλεξης Εισαγωγή Σύγχρονος Δυαδικός Απαριθμητής Σύγχρονος Δεκαδικός Απαριθμητής Προγραμματιζόμενοι Απαριθμητές Ασκήσεις 2 Σύγχρονοι Απαριθμητές Εισαγωγή 3 Εισαγωγή
Διαβάστε περισσότερα! Εάν ο αριθμός διαθέτει περισσότερα bits, χρησιμοποιούμε μεγαλύτερες δυνάμεις του 2. ! Προσοχή στη θέση του περισσότερο σημαντικού bit!
Ιόνιο Πανεπιστήμιο Τμήμα Πληροφορικής Εισαγωγή στην Επιστήμη των Υπολογιστών 25-6 Πράξεις με δυαδικούς αριθμούς (αριθμητικές ) http://di.ionio.gr/~mistral/tp/csintro/ Αριθμοί Πράξεις με δυαδικούς αριθμούς
Διαβάστε περισσότερα7.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 7 ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΑΝ ΑΛΩΤΕΣ FLIP FLOP Σκοπός: Η κατανόηση της λειτουργίας των βασικών ακολουθιακών κυκλωµάτων. Θα µελετηθούν συγκεκριµένα: ο µανδαλωτής (latch)
Διαβάστε περισσότεραΑκολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος
1 Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα
Διαβάστε περισσότεραΕνότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ
Ενότητα 9 ΑΡΙΘΜΗΤΙΚΑ & ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ Γενικές Γραμμές Προσημασμένοι Ακέραιοι Δυαδικοί Αριθμοί Ημιαθροιστής - Ημιαφαιρέτης Πλήρης Αθροιστής - Πλήρης Αφαιρέτης Αθροιστής Διάδοσης Κρατούμενου Επαναληπτικές
Διαβάστε περισσότεραe-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ
e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ 1. Να μετατρέψετε τον δεκαδικό 16.25 σε δυαδικό. 2. Να μετατρέψετε τον δεκαδικό 18.75 σε δυαδικό και τον δεκαδικό 268 σε δεκαεξαδικό. 3. Να βρεθεί η βάση εκείνου του αριθμητικού
Διαβάστε περισσότεραΥπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας
Υπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας ΔΠΜΣ «Τεχνο-Οικονομικά Συστήματα» Τεχνολογία Πληροφορίας και Τηλεπικοινωνιών Ιστοσελίδα Μαθήματος 2 http://people.cn.ntua.gr/jenny/index.php/courses
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Εργαστηριο 1. Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου
Ψηφιακή Σχεδίαση Εργαστηριο 1 Τμήμα: Μηχανικών Πληροφορικής κ Τηλεπικοινωνιών Διδάσκων: Δρ. Σωτήριος Κοντογιαννης Μάθημα 2 ου εξαμήνου ΛΟΓΙΚΕΣ ΠΥΛΕΣ ΕΡΓΑΛΕΙΑ ΕΡΓΑΣΤΗΡΙΟ Το εργαλείο που θα χρησιμοποιηθεί
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ 1) Το παρακάτω κύκλωμα του σχήματος 1 είναι ένας καταχωρητής-ολισθητής
Διαβάστε περισσότεραΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019
Γ ΕΠΑΛ 14 / 04 / 2019 ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΘΕΜΑ 1 ο 1. Να γράψετε στο τετράδιό σας το γράμμα καθεμιάς από τις παρακάτω προτάσεις και δίπλα τη λέξη ΣΩΣΤΟ, αν είναι σωστή ή τη λέξη ΛΑΘΟΣ, αν είναι λανθασμένη.
Διαβάστε περισσότεραΕλίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
Διαβάστε περισσότεραΕλίνα Μακρή
Ελίνα Μακρή elmak@unipi.gr Μετατροπή Αριθμητικών Συστημάτων Πράξεις στα Αριθμητικά Συστήματα Σχεδίαση Ψηφιακών Κυκλωμάτων με Logism Άλγεβρα Boole Λογικές Πύλες (AND, OR, NOT, NAND, XOR) Flip Flops (D,
Διαβάστε περισσότεραΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)
ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ 2009 205 ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ) ΑΠΟ ΘΕΜΑ Α Ερωτήσεις. Γιατί στους ασύγχρονους απαριθμητές τα flip-flops δεν αλλάζουν ταυτόχρονα κατάσταση; 2. Να
Διαβάστε περισσότερα7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης
7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Εισαγωγή Καταχωρητής: είναι µία οµάδα από δυαδικά κύτταρα αποθήκευσης και από λογικές πύλες που διεκπεραιώνουν την µεταφορά πληροφοριών. Οι µετρητές είναι
Διαβάστε περισσότεραΨηφιακή Σχεδίαση Ενότητα 10:
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 10: Καταχωρητές & Μετρητές Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
Διαβάστε περισσότεραΘέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα
Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα επαναληπτικής εξέτασης 2016 Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα καταστάσεων,
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Μονάδες Μνήμης και Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Μονάδες Μνήμης - Προγραμματιζόμενη Λογική Μια μονάδα μνήμης είναι ένα
Διαβάστε περισσότεραΥπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας
Υπολογιστικά Συστήματα Λογική Σχεδίαση Διδάσκοντες: Δρ. Ευγενία Αδαμοπούλου, Δρ. Κώστας Δεμέστιχας ΔΠΜΣ «Τεχνο- Οικονομικά Συστήματα» Τεχνολογία Πληροφορίας και Τηλεπικοινωνιών Ιστοσελίδα Μαθήματος 2 http://people.cn.ntua.gr/jenny/index.php/courses
Διαβάστε περισσότεραΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ
ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι σύγχρονοι μετρητές υλοποιούνται με Flip-Flop τύπου T
Διαβάστε περισσότεραΠανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση
Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών Ψηφιακή Σχεδίαση Ενότητα 12: Σύνοψη Θεμάτων Δρ. Μηνάς Δασυγένης mdasyg@ieee.org Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών http://arch.icte.uowm.gr/mdasyg
Διαβάστε περισσότερα"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch
"My Binary Logic" Ένας προσομοιωτής λογικών πυλών στο Scratch Καραγιάννη Ελένη 1, Καραγιαννάκη Μαρία-Ελένη 2, Βασιλειάδης Αθανάσιος 3, Κωστουλίδης Αναστάσιος-Συμεών 4, Μουτεβελίδης Ιωάννης-Παναγιώτης 5,
Διαβάστε περισσότεραΜΙΧΑΛΗΣ ΨΑΡΑΚΗΣ ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ 2014-2015 ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟΥ ΠΕΙΡΑΙΩΣ
Εργαστήριο Λογικής Σχεδίασης Ψηφιακών Συστημάτων ΜΙΧΑΛΗΣ ΨΑΡΑΚΗΣ ΑΚΑΔΗΜΑΪΚΟ ΕΤΟΣ 2014-2015 ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟΥ ΠΕΙΡΑΙΩΣ Τμήμα Πληροφορικής - Πανεπιστήμιο Πειραιώς i ΠΕΡΙΕΧΟΜΕΝΑ ΕΡΓΑΣΤΗΡΙΟ
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Ψηφιακά Ηλεκτρονικά
Διαβάστε περισσότερασύνθεση και απλοποίησή τους θεωρήµατα της άλγεβρας Boole, αξιώµατα του Huntington, κλπ.
Εισαγωγή Εργαστήριο 2 ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ Σκοπός του εργαστηρίου είναι να κατανοήσουµε τον τρόπο µε τον οποίο εκφράζεται η ψηφιακή λογική υλοποιώντας ασκήσεις απλά και σύνθετα λογικά κυκλώµατα (χρήση του
Διαβάστε περισσότεραΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)
ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS) Αντικείμενο της άσκησης: H σχεδίαση και η χρήση ασύγχρονων απαριθμητών γεγονότων. Με τον όρο απαριθμητές ή μετρητές εννοούμε ένα ακολουθιακό κύκλωμα με FF, οι καταστάσεις
Διαβάστε περισσότεραΚεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα
Κεφάλαιο 6 Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα 6.1 Εισαγωγή Η εκτέλεση διαδοχικών λειτουργιών απαιτεί τη δημιουργία κυκλωμάτων που μπορούν να αποθηκεύουν πληροφορίες, στα ενδιάμεσα στάδια των
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016 ΤΕΧΝΟΛΟΓΙΑ (ΙΙ) ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ Μάθημα : Τεχνολογία και
Διαβάστε περισσότεραΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΠΛ 121 ΕΡΓΑΣΤΗΡΙΑ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΜΝΗΜΗ ΚΑΙ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΗ ΛΟΓΙΚΗ ΥΠΕΥΘΥΝΟΣ ΕΡΓΑΣΤΗΡΙΩΝ: ΧΡΥΣΟΣΤΟΜΟΣ ΧΡΥΣΟΣΤΟΜΟΥ ΕΑΡΙΝΟ ΕΞΑΜΗΝΟ 2001 ΕΠΛ 121 ΕΡΓΑΣΤΗΡΙΑ ΨΗΦΙΑΚΩΝ
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Ψηφιακά Ηλεκτρονικά Τεχνολογία ΙΙ, Θεωρητικής Κατεύθυνσης Ημερομηνία
Διαβάστε περισσότεραΠανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.
Πανεπιστήμιο Πατρών Τμήμα Φυσικής Ψηφιακά Ηλεκτρονικά Συνδυαστική Λογική Επιμέλεια Διαφανειών: Δ. Μπακάλης Πάτρα, Φεβρουάριος 2009 Ψηφιακά Κυκλώματα Τα ψηφιακά κυκλώματα διακρίνονται σε συνδυαστικά (combinational)
Διαβάστε περισσότεραΠερίληψη. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005. υαδική Αφαίρεση. υαδική Αφαίρεση (συν.) Ακόµη ένα παράδειγµα Αφαίρεσης.
ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο 2005 Κεφάλαιο 5 -ii: Αριθµητικές Συναρτήσεις και Κυκλώµατα Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Αφαίρεση δυαδικών Περίληψη
Διαβάστε περισσότεραΛογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:
Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 23 Διάρκεια εξέτασης : 6 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών: Θέμα (,5 μονάδες) Στις εισόδους του ακόλουθου κυκλώματος c b a εφαρμόζονται οι κάτωθι κυματομορφές.
Διαβάστε περισσότεραPLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs
5 η Θεµατική Ενότητα : Συνδυαστικά Κυκλώµατα µε MSI και Εισαγωγή Οι προγραµµατιζόµενες διατάξεις είναι ολοκληρωµένα µε εσωτερικές πύλες οι οποίες µπορούν να υλοποιήσουν οποιαδήποτε συνάρτηση αν υποστούν
Διαβάστε περισσότερα9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS)
9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS) 9.. ΕΙΣΑΓΩΓΗ Όπως έχουμε ήδη αναφέρει για την αποθήκευση μιας πληροφορίας ενός ψηφίου ( bit) απαιτείται ένα στοιχείο μνήμης δηλαδή ένα FF. Επομένως για περισσότερα του ενός ψηφία
Διαβάστε περισσότεραβαθµίδων µε D FLIP-FLOP. Μονάδες 5
Κεφάλαιιο: 6 ο Τίίτλος Κεφαλαίίου:: Μανταλωτές & Flip Flop (Ιούνιος 2004 ΤΕΕ Ηµερήσιο) Να σχεδιάσετε καταχωρητή δεξιάς ολίσθησης τεσσάρων βαθµίδων µε D FLIP-FLOP. Μονάδες 5 (Ιούνιος 2005 ΤΕΕ Ηµερήσιο)
Διαβάστε περισσότεραΨηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική
Ψηφιακά Κυκλώματα ( ο μέρος) ΜΥΥ-6 Εισαγωγή στους Η/Υ και στην Πληροφορική Ψηφιακά κυκλώματα Οι δύο λογικές τιμές, αντιστοιχούν σε ηλεκτρικές τάσεις Υλοποιούνται με τρανζίστορ ή διόδους: ελεγχόμενοι διακόπτες
Διαβάστε περισσότεραΑΣΚΗΣΗ 9. Tα Flip-Flop
ΑΣΚΗΣΗ 9 Tα Flip-Flop 9.1. ΣΚΟΠΟΣ Η κατανόηση της λειτουργίας των στοιχείων μνήμης των ψηφιακών κυκλωμάτων. Τα δομικά στοιχεία μνήμης είναι οι μανδαλωτές (latches) και τα Flip-Flop. 9.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ
Διαβάστε περισσότερα6.1 Θεωρητική εισαγωγή
ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 6 ΑΠΟΚΩ ΙΚΟΠΟΙΗΤΕΣ ΚΑΙ ΠΟΛΥΠΛΕΚΤΕΣ Σκοπός: Η κατανόηση της λειτουργίας των κυκλωµάτων ψηφιακής πολυπλεξίας και αποκωδικοποίησης και η εξοικείωση µε τους ολοκληρωµένους
Διαβάστε περισσότεραK24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops
K24 Ψηφιακά Ηλεκτρονικά 9: TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ ΤΕΧΝΟΛΟΓΙΚΟ Περιεχόμενα 1 2 3 Γενικά Ύστερα από τη μελέτη συνδυαστικών ψηφιακών κυκλωμάτων, θα μελετήσουμε
Διαβάστε περισσότεραΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων
ΗΜΥ-2: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 28 Αριθμητικές Συναρτήσεις και Κυκλώματα Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόσθεση
Διαβάστε περισσότεραΚεφάλαιο 8. Αριθμητική Λογική μονάδα
Κεφάλαιο 8 Αριθμητική Λογική μονάδα 8.1 Εισαγωγή Στη μηχανική υπολογιστών η αριθμητική/λογική μονάδα (ALU) είναι ένα ψηφιακό κύκλωμα το οποίο εκτελεί αριθμητικούς και λογικούς υπολογισμούς. Η ALU είναι
Διαβάστε περισσότεραΔυαδικό Σύστημα Αρίθμησης
Δυαδικό Σύστημα Αρίθμησης Το δυαδικό σύστημα αρίθμησης χρησιμοποιεί δύο ψηφία. Το 0 και το 1. Τα ψηφία ενός αριθμού στο δυαδικό σύστημα αρίθμησης αντιστοιχίζονται σε δυνάμεις του 2. Μονάδες, δυάδες, τετράδες,
Διαβάστε περισσότεραΓ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης
Γ2.1 Στοιχεία Αρχιτεκτονικής Γ Λυκείου Κατεύθυνσης Ορισμός άλγεβρας Boole Η άλγεβρα Boole ορίζεται, ως μία αλγεβρική δομή A, όπου: (α) Το Α είναι ένα σύνολο στοιχείων που περιέχει δύο τουλάχιστον στοιχεία
Διαβάστε περισσότεραΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006 Μάθημα : Τεχνολογία Αναλογικών και Ψηφιακών Ηλεκτρονικών Τεχνολογία ΙΙ, Πρακτικής
Διαβάστε περισσότεραΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ : ΚΑΛΟΜΟΙΡΟΣ ΙΩΑΝΝΗΣ, ΕΠΙΚΟΥΡΟΣ ΚΑΘΗΓΗΤΗΣ
Τίτλος: «Σχεδίαση και προσοµοίωση παράλληλης αριθµητικής λογικής µονάδας (ALU) για την επεξεργασία δυαδικών αριθµών εύρους 4-bit, µε το πρόγραµµα Multisim» ΦΟΙΤΗΤΡΙΑ : ΒΟΥΛΓΑΡΙ ΟΥ ΜΑΡΙΑ, ΑΕΜ: 2109 ΕΠΙΒΛΕΠΩΝ
Διαβάστε περισσότεραΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΤΕΙ ΙΟΝΙΩΝ ΝΗΣΩΝ ΤΜΗΜΑ ΕΦΑΡΜΟΓΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΣΤΗ ΔΙΟΙΚΗΣΗ ΚΑΙ ΣΤΗΝ ΟΙΚΟΝΟΜΙΑ 7 Ο ΜΑΘΗΜΑ ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ ΑΠΟΣΤΟΛΙΑ ΠΑΓΓΕ Περιεχόμενα 2 Δυαδικό Σύστημα Προσημασμένοι δυαδικοί αριθμοί Αφαίρεση
Διαβάστε περισσότεραΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ (Α)
ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ (Α) Αντικείμενο της άσκησης: Η χρήση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων (ΟΚ), η συνδεσμολόγησή τους στην κάρτα εργασίας (bread-board) και η κατανόηση της λογικής συμπεριφοράς των
Διαβάστε περισσότεραΚαταστάσεων. Καταστάσεων
8 η Θεµατική Ενότητα : Εισαγωγή Ησχεδίαση ενός ψηφιακού συστήµατος µπορεί να διαιρεθεί σε δύο µέρη: τα κυκλώµατα επεξεργασίας δεδοµένων και τα κυκλώµατα ελέγχου. Το κύκλωµα ελέγχου δηµιουργεί σήµατα για
Διαβάστε περισσότεραΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ
ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥΔΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Θεματική Ενότητα Ακαδημαϊκό Έτος 2010 2011 Ημερομηνία Εξέτασης Κυριακή 26.6.2011 Ώρα Έναρξης Εξέτασης
Διαβάστε περισσότεραΚεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL
Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL 3.1 Εισαγωγή στα FLIP FLOP 3.1.1 Θεωρητικό Υπόβαθρο Τα σύγχρονα ακολουθιακά κυκλώματα με τα οποία θα ασχοληθούμε στο εργαστήριο των Ψηφιακών συστημάτων
Διαβάστε περισσότεραa -j a 5 a 4 a 3 a 2 a 1 a 0, a -1 a -2 a -3
ΑΣΚΗΣΗ 5 ΑΘΡΟΙΣΤΕΣ - ΑΦΑΙΡΕΤΕΣ 5.1. ΣΚΟΠΟΣ Η πραγματοποίηση της αριθμητικής πρόσθεσης και αφαίρεσης με λογικά κυκλώματα. 5.2. ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΗΣΗΣ: Κάθε σύστημα αρίθμησης χαρακτηρίζεται
Διαβάστε περισσότεραΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ
Τμήμα Ηλεκτρολόγων Μηχανικών Εργαστήριο Ενσύρματης Τηλεπικοινωνίας ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Μάθημα 6: Απαριθµητές (µετρητές) Διδάσκων: Καθηγητής Ν. Φακωτάκης Ακολουθιακά κυκλώµατα Σύγχρονα (οδηγούµενα από
Διαβάστε περισσότερα15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ
ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗMEΡΗΣΙΩΝ ΚΑΙ ΕΣΠΕΡΙΝΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α A ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΤΕΤΑΡΤΗ 18 ΙΟΥΝΙΟΥ 2014 ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ:
Διαβάστε περισσότεραΚαταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα
ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα ιδάσκων: ρ. Γιώργος Ζάγγουλος Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Ατζέντα
Διαβάστε περισσότεραΑσύγχρονοι Απαριθμητές. Διάλεξη 7
Ασύγχρονοι Απαριθμητές Διάλεξη 7 Δομή της διάλεξης Εισαγωγή στους Απαριθμητές Ασύγχρονος Δυαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής με Latch Ασκήσεις 2 Ασύγχρονοι
Διαβάστε περισσότεραΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS
ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS Αντικείμενο της άσκησης: Η σχεδίαση και λειτουργία συστημάτων προσωρινής αποθήκευσης (Kαταχωρητές- Registers). Για την αποθήκευση μιας πληροφορίας του ενός ψηφίου (bit)
Διαβάστε περισσότερα