Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Διάλεξη 3
Δομή της διάλεξης Το κύκλωμα της πύλης TTL Ανάλυση της πύλης TTL Χαρακτηριστικά της πύλης TTL ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL Βελτίωση των επιδόσεων: Schottky TTL Ασκήσεις 2
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Το κύκλωμα της πύλης TTL 3
Λογική Τρανζίστορ-Τρανζίστορ (TTL) Εξέλιξη της DTL οικογένειας Εξαιρετικά δημοφιλής για περισσότερο από δύο δεκαετίες Η κλασσική μορφή TTL έχει πλέον αντικατασταθεί από πιο εξελιγμένες μορφές TTL που παρουσιάζουν καλύτερες επιδόσεις 4
Κύκλωμα εισόδου της πύλης TTL Ιδεατό κύκλωμα πύλης TTL με έναν ακροδέκτη εισόδου Η δίοδος εισόδου έχει αντικατασταθεί από τρανζίστορ 5
Κύκλωμα εισόδου της πύλης TTL Για u I high (u I =V CC ): Q1 είναι στην ανάστροφη ενεργό περιοχή (ανταλλαγή ρόλων εκπομπού και συλλέκτη ένωση BC ορθά πολωμένη, ένωση BE ανάστροφα πολωμένη I=(V CC -1.4)/R Το ανάστροφο β είναι πολύ μικρό (β R 0.02) σε πραγματικά TTL, άρα το ρεύμα βάσης του Q3 είναι περίπου I Το ρεύμα αυτό είναι ικανό να οδηγήσει το Q3 στον κόρο Η τάση εξόδου είναι χαμηλή (0.1 με 0.2V) εφόσον το Q3είναι στον κόρο 6
Κύκλωμα εισόδου της πύλης TTL Για u I low (u I 0.2V): ΗένωσηBE του Q1 πολώνεται ορθά τάση βάσης Q1 0.2+0.7=0.9V Τάση βάσης Q3 παραμένει στα 0.7V, εκφόρτιση πλεονάζοντος φορτίου από το μεγάλο ρεύμα συλλέκτη του Q1 Το Q1 είναι στην κανονική ενεργό περιοχή Καθώς το Q3 αποκόπτεται η τάση στη βάση του ελαττώνεται και το Q1 μπαίνει στην περιοχή κορεσμού Το ρεύμα συλλέκτη του Q1 γίνεται αμελητέο VCEsat 0.1V ΕπομένωςητάσηστηβάσητουQ3 0.1+0.2=0.3V, το Q3 διατηρείται στην αποκοπή 7 Τιμές τάσεων και ρευμάτων στο ιδεατό κύκλωμα πύλης TTL αμέσως μετά την μείωση της τάσης εισόδου
Κύκλωμα εισόδου της πύλης TTL Η πρώτη αιτία καθυστέρησης της πύλης DTL λύνεται με τη δράση του τρανζίστορ Q1 στην πύλη TTL Ο συλλέκτης του Q1 εκφορτίζει τη βάση του Q3 με ένα πολύ μεγάλο ρεύμα β F I και έτσι επιταχύνεται η διαδικασία της αποκοπής Η δεύτερη αιτία καθυστέρησης ο μεγάλος χρόνος ανόδου της κυματομορφής εξόδου λύνεται με το κύκλωμα εξόδου της πύλης TTL, του οποίου η παρουσίαση ακολουθεί 8
Κύκλωμα εξόδου της πύλης TTL Το στάδιο εξόδου κοινού εκπομπού δίνει γρήγορη εκφόρτιση της χωρητικότητας φορτίου, αλλά αργή φόρτιση Στο στάδιο εξόδου ακόλουθου εκπομπού ισχύει το αντίθετο Το βέλτιστο στάδιο εξόδου είναι ένας συνδυασμός των δύο ανωτέρω 9 Στάδιο εξόδου ακόλουθου εκπομπού
Κύκλωμα εξόδου της πύλης TTL Στάδιο εξόδου τοτέμ u I1, u I2 συμπληρωματικά σήματα (όταν το ένα είναι high το άλλο είναι low) Q3 προσφέρει τη γρήγορη εκφόρτιση Q4 προσφέρει τη γρήγορη φόρτιση, pull up τρανζίστορ Ενεργό pull up σε αντίθεση με το παθητικό pull up στις RTL, DTL Στάδιο εξόδου τοτέμ 10
Το πλήρες κύκλωμα της πύλης TTL 11
Το πλήρες κύκλωμα της πύλης TTL 3 στάδια: Στάδιο εισόδου Στάδιο οδήγησης που έχει ρόλο να παράγει τα δύο συμπληρωματικά σήματα τάσης που απαιτούνται για να οδηγήσουν το κύκλωμα τοτέμ. Λέγεται και διαχωριστής φάσης (phase splitter) Στάδιο εξόδου, έχει δύο πρόσθετα στοιχεία, την αντίσταση 130Ω και τη δίοδο D 12
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Ανάλυση της πύλης TTL 13
ΑνάλυσημεείσοδοΨηλά(high) 14
ΑνάλυσημεείσοδοΨηλά(high) Τρανζίστορ εισόδου Q1 ανάστροφη ενεργό περιοχή Τρανζίστορ διαχωριστή φάσης Q2 κορεσμός Τρανζίστορ εξόδου Q3 κορεσμός ΗδίοδοςD εξασφαλίζει ότι το τρανζίστορ εξόδου Q4 και η D παραμένουν αποκομμένα, αλλιώτικα το Q4 άγει 15
ΑνάλυσημεείσοδοΨηλά(high) Το Q3 προκαλεί τη χαμηλή τάση εξόδου της πύλης V CEsat και παρέχει χαμηλή σύνθετη αντίσταση ως προς τη γη Η πύλη μπορεί να απορροφήσει ρεύμα φορτίου i L μέχρι β x 2.6mA (μέγιστο ρεύμα συλλέκτη του Q3 ώστε να παραμένει στον κόρο) Για μεγαλύτερο i L, μεγαλύτερη τάση εξόδου Όριο στο i L, καθορίζει το μέγιστο fan-out Χαρακτηριστική u o i L της πύλης TTL όταν η έξοδος είναι χαμηλά 16
ΑνάλυσημεείσοδοΧαμηλά(low) 17
ΑνάλυσημεείσοδοΧαμηλά(low) Τρανζίστορ εισόδου Q1 κορεσμός Τρανζίστορ διαχωριστή φάσης Q2 αποκοπή Τρανζίστορ εξόδου Q3 αποκοπή Τρανζίστορ εξόδου Q4 άγει και παρέχει το ρεύμα φορτίου Ανάλογα με την τιμή του i L, το Q4 είναι είτε στην ενεργό περιοχή, είτε στον κόρο Με ανοιχτοκυκλωμένη έξοδο, i L πολύ μικρό, u o 5-0.65-0.65=3.7V Όσο το Q4 παραμένει στην ενεργό: u o =V CC -(i L /(b+1)) 1.6KΩ- V BE4 -V D Για Q4 στον κόρο: u o =V CC -i L 130-V CEsat(Q4) -V D 18
ΑνάλυσημεείσοδοΧαμηλά(low) Ο ρόλος της αντίστασης 130Ω Περιορισμός του ρεύματος από το Q4 σε περίπτωση βραχυκύκλωσης της εξόδου με τη γη Περιορισμός του ρεύματος στην περίπτωση που το Q4 αρχίζει να άγει, ενώ το Q3 είναι ακόμη στον κόρο (συμβαίνει όταν η είσοδος αλλάζει από high σε low, επειδή η βάση του Q3 εκφορτίζεται μέσω της αντίστασης 1KΩ, οπότε το Q3 αργεί να αποκοπεί) 19
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Χαρακτηριστικά της πύλης TTL 20
Χαρακτηριστική Μεταφοράς 21
Χαρακτηριστική Μεταφοράς Τμήμα ΑΒ: Q1 στον κόρο, Q2 και Q3 σε αποκοπή, Q4 και D άγουν Σημείο Β: ο διαχωριστής φάσης (Q2) αρχίζει να άγει Τμήμα ΒC: Q1 στον κόρο, Q2 στην ενεργό, Q3 σε αποκοπή, Q4 και D άγουν Σημείο C: Q3 αρχίζει να άγει Τμήμα CD: Q1 στον κόρο, Q2 στην ενεργό, Q3 στην ενεργό, Q4 και D άγουν Σημείο D: Q2 και Q3 έρχονται στον κόρο, Q4 στην αποκοπή Τμήμα u I >u I(D) : Q1 στην ανάστροφη ενεργό, Q2 και Q3 στον κόρο, Q4 και D σε αποκοπή 22
Χαρακτηριστική Μεταφοράς Από τη χαρακτηριστική μεταφοράς έχουμε: V OH =3.7V V IL =0.5V (είναι ανάμεσα 0.5 και 1.2V) V OL =0.1V V IH =1.4V Οπότε ΝΜ Η =V OH -V IH =2.3V NM L =V IL -V OL =0.4V Με την υπόθεση ότι η πύλη δεν είναι φορτωμένη και χωρίς να λαμβάνουμε υπόψη διακυμάνσεις σε τροφοδοσία ή θερμοκρασία 23
Άλλα χαρακτηριστικά Καθυστέρηση μετάδοσης: Για την κλασσική TTL τυπικά περίπου 10ns Κατανάλωση ισχύος: Για έξοδο high, 5mW Για έξοδο low, 16.7mW Μέση κατανάλωση 11mW Γινόμενο καθυστέρησης-ισχύος περίπου 100pJ Δυναμική κατανάλωση ισχύος λόγω των σπινθήρων 24
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL 25
ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL ΗπύληNAND TTL Χρήση τρανζίστορ πολλαπλού εκπομπού (Q1) 26
ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL Δομή του τρανζίστορ πολλαπλού εκπομπού Q1 27
ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL AND-OR-INVERT πύλη TTL 28
ΗπύληNAND TTL και άλλα λογικά κυκλώματα TTL TTL τριών καταστάσεων (tristate) εξόδου Επιτρέπει τη σύνδεση πολλών πυλών TTL σε μια κοινή γραμμή εξόδου (ή bus) Μόνο μία πύλη είναι enabled, και έχει τον έλεγχο του bus, ενώ όλες οι άλλες είναι στην τρίτη κατάσταση 29
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Βελτίωση των επιδόσεων: Schottky TTL 30
Βελτίωση των επιδόσεων: Schottky TTL Δύο μηχανισμοί περιορίζουν την ταχύτητα της κλασσικής TTL πύλης: Το αποθηκευμένο φορτίο στη βάση του Q3 όταν αυτό φεύγει από τον κόρο, διαρρέει μέσα από την αντίσταση 1ΚΩ Οι αντιστάσεις στο κύκλωμα μαζί με τις διάφορες χωρητικότητες τρανζίστορ και διασυνδέσεων σχηματίζουν μεγάλες σταθερές χρόνου Στην πύλη Schottky TTL λοιπόν: Εμποδίζουμε τον κορεσμό των τρανζίστορς (λογική μη κόρου) Μειώνουμε τις τιμές όλων των αντιστάσεων 31
Βελτίωση των επιδόσεων: Schottky TTL Για την αποφυγή του κορεσμού γίνεται χρήση διόδων Schottky που έχουν τάση ορθής πόλωσης περίπου 0.5V Αποφεύγοντας τον κόρο, το τρανζίστορ Schottky παρουσιάζει πολύ μικρό χρόνο αποκοπής Τρανζίστορ TTL με πρόσδεση Schottky και κυκλωματικό ισοδύναμο για αυτή τη συνδεσμολογία 32
Βελτίωση των επιδόσεων: Schottky TTL Schottky TTL πύλη NAND 33
Βελτίωση των επιδόσεων: Schottky TTL Όλα τα τρανζίστορς έχουν διόδους πρόσδεσης Schottky, εκτός από το Q4 που δεν μπαίνει ποτέ στον κόρο, οπότε δεν χρειάζεται να είναι Schottky Όλες οι αντιστάσεις έχουν μειωθεί στο μισό (αυξάνεται όμως η κατανάλωση περίπου επί 2) 34
Βελτίωση των επιδόσεων: Schottky TTL Τρεις επιπλέον τεχνικές έχουν χρησιμοποιηθεί: ΗδίοδοςD που εμποδίζει το Q4 απότοναάγειγιαέξοδο χαμηλή, έχει αντικατασταθεί από το Q5, που με το Q4 σχηματίζουν ξεύγος Darlington αυξημένο κέρδος ρεύματος Δίοδοι πρόσδεσης D A και D B ώστε η τάση εισόδου να μην μπορεί να πάρει πολύ αρνητικές ή πολύ θετικές τιμές οι οποίες μπορούν να οδηγήσουν σε λανθασμένη λειτουργία την πύλη Ενεργό pull down που οδηγεί σε αύξηση των περιθωρίων θορύβου και τετραγωνισμό της χαρακτηριστικής μεταφοράς της πύλης και επιταχύνει τη μεταγωγή του Q3 35
Βελτίωση των επιδόσεων: Schottky TTL Χαρακτηριστική μεταφοράς πύλης Schottky TTL 36
Βελτίωση των επιδόσεων: Schottky TTL Προδιαγραφές παραμέτρων λειτουργίας στις χειρότερες συνθήκες: V OH =2.7V V OL =0.5V V IH =2.0V V IL =0.8V t P =3ns P D =20mW Γινόμενο καθυστέρησης ισχύος=60pj 37
Βελτίωση των επιδόσεων: Schottky TTL Πύλη Schottky TTL χαμηλής κατανάλωσης (LSTTL) 38
Λογική Τρανζίστορ-Τρανζίστορ (TTL) και Schottky TTL Ασκήσεις 39
Άσκηση 1 Εκφώνηση (προς λύση) Για την πύλη TTL που εικονίζεται μαζί με τη χαρακτηριστική μεταφοράς της στο σχήμα της διαφάνειας 21, θεωρήστε το αποτέλεσμα της αλλαγής της R2 σε 0.5kΩκαισε2kΩ. Σχεδιάστε και βάλτε τις τιμές στην αρχική και στις δύο τροποποιημένες χαρακτηριστικές μεταφοράς. Ποια σας αρέσει περισσότερο; Γιατί; Το πρόβλημα είναι ότι καθώς η R2 μεγαλώνει, η καθυστέρηση αποθήκευσης της πύλης αυξάνεται. 40
Άσκηση 2 Εκφώνηση (προς λύση) Να κάνετε προσομοίωση της χαρακτηριστικής μεταφοράς τάσης για την τροποποιημένη πύλη TTL του σχήματος. Να συζητήσετε για ποιο λόγο η πρώτη καμπή τάσης στο C στο σχήμα (β) της διαφάνειας 21 έχει καταργηθεί. 41
Άσκηση 3 Εκφώνηση (προς λύση) Να υπολογίσετε το όριο fan out για την τυπική πύλη TTL στο σχήμα της διαφάνειας 21, αν αντικαταστήσετε την αντίσταση 4KΩμε5ΚΩ, την αντίσταση 1.6KΩ με2 ΚΩ, την αντίσταση 1KΩ με1.25 ΚΩ, και με β R =0.05, β F =20. Να υποθέσετε ότι η V OH δεν πρέπει να ελαττωθεί κάτω από τα 2.4V. 42
Άσκηση 4 Εκφώνηση Ένας σχεδιαστής, εξετάζοντας τη δυνατότητα να ανεβάσει το κατώφλι εισόδου της πύλης TLL που εικονίζεται στο σχήμα της διαφάνειας 21, προσθέτει δύο διόδους, μια σε σειρά με τον εκπομπό του Q 2 και μια σε σειρά με τη D. Γιατί χρειάζεται η δεύτερη δίοδος; Σχεδιάστε τη χαρακτηριστική μεταφοράς και βρείτε τα V OH, V OL, V IH, V IL καθώς και τα περιθώρια θορύβου. 43
Άσκηση 4 Λύση Η προσθήκη της διόδου στον εκπομπό του Q 2 θα μετατοπίσει την τάση εισόδου κατά V D. Έτσι οι τάσεις V IH και V IL θα αυξηθούν κατά 0.7V: V IL =0.5+0.7=1.2V V IH =1.4+0.7=2.1V Η προσθήκη των διόδων δημιουργεί πρόβλημα όταν τα Q 2 και Q 3 είναι στον κόρο. ΗτάσηV B4 =V CE2(SAT) +V D +V BE3(SAT) =0.2+0.7+0.8=1.7V. Η τάση αυτή είναι δυνατόν να πολώσει ορθά την δίοδο βάσης εκπομπού του Q 4 καθώς και την δίοδο εξόδου D. Με την προσθήκη μίας διόδου σε σειρά με την δίοδο D το Q 4 δεν αποκτά στην βάση του αρκετό δυναμικό για να άγει. Όμως η προσθήκη της διόδου μετατοπίζει την υψηλή στάθμη εξόδου κατά 0.7V. Συνεπώςγιατιςστάθμεςεξόδουθα έχουμε: V OL =0.2V V OH =3.6-0.7=2.9V Με βάση τις παραπάνω τιμές υπολογίζουμε τα Noise Margins. NM L =V IL -V OL =1.2-0.2=1V NM H =V OH -V IH =2.9-2.1=0.7V 44
Άσκηση 5 Εκφώνηση Για την πύλη Schottky TTL NAND στο σχήμα της διαφάνειας 33, βρείτε το ρεύμα που περνάει σε βραχυκύκλωμα της εξόδου προς τη γη όταν: (α) Καιοιδύοείσοδοιείναιχαμηλά (β) Καιοιδύοείσοδοιείναιψηλά Υποθέστε ότι VBE = 0.8V και VD = 0.5V. 45
Άσκηση 5 Λύση (α) ΌτανκαιοιδύοείσοδοιείναιχαμηλάηέξοδοςτηςπύληςείναιHigh. Βραχυκυκλώνοντας την έξοδο στην γη το θα έχουμε: V B4 =0.8V V C4 =V B4 +V CE5 =1.1V και V B5 =V B4 +V BE5 =1.6V Το ρεύμα στη έξοδο παρέχεται μέσα από τις αντιστάσεις R1 και R3. Έτσι έχουμε: VCC VC 4 VCC VB5 VBE 4 5 1.1 5 1.6 0.8 Io = + = + = 81. 5mA R3 R1 R4 0.05 0.9 3.5 (β) ΌτανκαιοιδύοείσοδοιείναισεHigh τότε το Q4 είναι στην αποκοπή. ΗδίοδοςSchottky του Q3 πολώνεται ορθά και απορροφά το ρεύμα της βάσης. Έτσι έχουμε: V B3 =0.5V, V B2 =1.3V, V C2 =0.8V και V B1 =1.8V. Συνεπώς και το τρανζίστορ Q6 είναι στην αποκοπή, ενώ το Q5 θα είναι just On με ρεύμα εκπομπού Ι Ε5 =(V C2 -V BE5 )/3.5= 0mA. Έτσι έχουμε το ρεύμα εξόδου: Io = V V R V + V R I β CC B 1 CC C 2 E5 9 1 F + 1 = ma 46
Άσκηση 6 Εκφώνηση (α) Να υπολογίσετε τις V OH και V OL για την πύλη Schottky DTL του σχήματος (β) Ποια είναι τα ρεύματα εισόδου στις δύο λογικές καταστάσεις; (γ) Ποιο είναι το fan out της πύλης 47
Άσκηση 6 Λύση Θεωρούμε V DON = 0.45V, V BE = 0.6V, V CE = 0.25V (α) Όταν μία από τις εισόδους είναι Low, ητάσηστονκόμβον1 είναι VN1 = VCE + VDON = 0. 7V. Η τάση αυτή δεν είναι ικανή για να πολώσει ορθά την βάση του τρανζίστορ. Συνεπώς το τρανζίστορ είναι Off και η τάση εξόδου είναι V OH =1.5V. ΌτανκαιοιδύοείσοδοιείναιHigh, ηδίοδοςd3 και η βάση του τρανζίστορ πολώνονται ορθά και το ρεύμα της βάσης είναι: VCC VD3 VBE1 1.5 0.45 0.6 I B1 = = = 0. 5625mA R1 0.8K Το μέγιστο ρεύμα που μπορεί να ρέει μέσα από τον συλλέκτη του τρανζίστορ είναι: VCC VCE 1.5 0.25 IC max = = = 1. 25mA R2 1K Έτσι το ελάχιστο απαιτούμενο κέρδος ρεύματος για το τρανζίστορ είναι: I Η τιμή αυτή είναι πολύ μικρή και συνεπώς η τάση Cmax βfmin = = 2.23 I εξόδου θα είναι V OL =0.25V 48 B1
Άσκηση 6 Λύση (β) ΌτανκαιοιδύοείσοδοιείναιHigh τότε καμία από τις δύο διόδους D 1 και D 2 δεν άγουν και συνεπώς το ρεύμα εισόδου είναι μηδενικό. Όταν μία ή περισσότερες από τις εισόδους είναι Low τότε το ρεύμα που ρέει από την αντίσταση R 1 είναι: I V = V R1 V 1.5 0.45 0.25 0.8K CC DON CE R1 = = 1 ma Το ρεύμα αυτό μοιράζεται στις διόδους που άγουν. 49
Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα ΨηφιακάΟλοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου 2008 50