8.1 Θεωρητική εισαγωγή



Σχετικά έγγραφα
7.1 Θεωρητική εισαγωγή

12. ΚΑΤΑΧΩΡΗΤΕΣ. e-book ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ ΑΣΗΜΑΚΗΣ-ΒΟΥΡΒΟΥΛΑΚΗΣ- ΚΑΚΑΡΟΥΝΤΑΣ-ΛΕΛΙΓΚΟΥ 1

7. ΚΑΤΑΧΩΡΗΤΕΣ ΕΡΩΤΗΣΕΙΣ ΑΣΚΗΣΕΙΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Ψηφιακά Συστήματα. 8. Καταχωρητές

9. ΚΑΤΑΧΩΡΗΤΕΣ (REGISTERS)

Εισαγωγή στην Πληροφορική

ΑΣΚΗΣΗ 8 ΚΑΤΑΧΩΡΗΤΕΣ - REGISTERS

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

Ψηφιακή Λογική Σχεδίαση

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ. ΚΕΦΑΛΑΙΟ 2ο ΚΑΤΑΧΩΡΗΤΕΣ. (c) Αμπατζόγλου Γιάννης, Ηλεκτρονικός Μηχανικός, καθηγητής ΠΕ17

Εργαστήριο Ψηφιακής Σχεδίασης

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

Ενότητα ΚΑΤΑΧΩΡΗΤΕΣ ΜΕΤΡΗΤΕΣ ΜΝΗΜΕΣ RAM

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Καταστάσεων. Καταστάσεων

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Ελίνα Μακρή

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

5.1 Θεωρητική εισαγωγή

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

3 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 6 ΣΕΛΙ ΕΣ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

Εισαγωγή στην πληροφορική

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Μονάδες Μνήμης και Διατάξεις Προγραμματιζόμενης Λογικής

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Τύποι καταχωρητών: (α) σειριακής-εισόδου-σειριακής-εξόδου, (β) σειριακήςεισόδου-παράλληλης-εξόδου,

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Αρχιτεκτονικές Υπολογιστών

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΝΕΟ ΚΑΙ ΠΑΛΑΙΟ ΣΥΣΤΗΜΑ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2015

6.1 Θεωρητική εισαγωγή

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

ΠΕΡΙΕΧΟΜΕΝΑ. Πρόλογος...9 ΚΕΦ. 1. ΑΡΙΘΜΗΤΙΚΑ ΣΥΣΤΗΜΑΤΑ - ΚΩΔΙΚΕΣ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Καταχωρητές παράλληλης-εισόδου-παράλληληςεξόδου. Καταχωρητές παράλληλης-εισόδου-σειριακής-εξόδου

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

Ακολουθιακά Κυκλώματα Flip-Flops

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2008

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Γενική οργάνωση υπολογιστή «ΑΒΑΚΑ»

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Ψηφιακή Λογική Σχεδίαση

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

5. Σύγχρονα Ακολουθιακά Κυκλώματα

Εργαστήριο Οργάνωσης Η/Υ. Δαδαλιάρης Αντώνιος

Ανάλυση Σύγχρονων Ακολουθιακών Κυκλωμάτων

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009 ΑΠΑΝΤΗΣΕΙΣ

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

Χρ. Καβουσιανός Επίκουρος Καθηγητής

Transcript:

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 8 ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣ ΚΑΤΑΧΩΡΗΤΕΣ Σκοπός: Η µελέτη της λειτουργίας των καταχωρητών. Θα υλοποιηθεί ένας απλός στατικός καταχωρητής 4-bit µε Flip-Flop τύπου D και θα µελετηθεί ο καταχωρητής παράλληλης φόρτωσης και σειριακής ολίσθησης δεδοµένων. 8.1 Θεωρητική εισαγωγή 8.1.1 Καταχωρητές Ένα ακολουθιακό κύκλωµα µε ρολόι αποτελείται από flip-flop και από συνδυαστικές πύλες συνδεδεµένες έτσι ώστε να δίνουν ανάδραση. Τα flip-flop παίζουν ουσιαστικό ρόλο. Αν λείπουν αυτά, τότε το κύκλωµα θα είναι καθαρά συνδυαστικό (αν βέβαια δεν έχει ανάδραση). Από την άλλη µεριά, ένα κύκλωµα που περιέχει µόνο flip-flop είναι ακολουθιακό, ακόµα και αν δεν έχει συνδυαστικές πύλες. Οι καταχωρητές, (όπως οι µετρητές και οι µνήµες) χρησιµοποιούνται ευρύτατα στο σχεδιασµό ψηφιακών συστηµάτων, γενικά, καθώς και ψηφιακών υπολογιστών ειδικότερα. Οι καταχωρητές είναι επίσης χρήσιµοι στη σχεδίαση ακολουθιακών κυκλωµάτων. Η γνώση συνεπώς της λειτουργίας τους είναι απαραίτητη για την κατανόηση της οργάνωσης και της σχεδίασης των ψηφιακών συστηµάτων. Ένας καταχωρητής (register) είναι µια οµάδα από δυαδικά κύτταρα αποθήκευσης, που είναι κατάλληλα για να κρατάνε δυαδικές πληροφορίες. Μια οµάδα flip-flop αποτελεί έναν καταχωρητή, αφού κάθε flip-flop µπορεί να αποθηκεύσει ένα bit πληροφορίας. Ένας καταχωρητής των n-bit περιέχει n-flip-flop και άρα είναι σε θέση να αποθηκεύσει οποιαδήποτε δυαδική πληροφορία περιέχει n-bit. Επιπλέον των flipflop, ένας καταχωρητής µπορεί να περιέχει πύλες για να εκτελούν διάφορες λειτουργίες επεξεργασίας δεδοµένων. Με την ευρύτερη έννοια ένας καταχωρητής αποτελείται από ένα σύνολο flip-flop και από πύλες για την επίτευξη της µεταφοράς των πληροφοριών. Τα flip-flop κρατούν τις δυαδικές πληροφορίες και οι πύλες ελέγχουν το πότε και πως θα µεταφερθούν νέες πληροφορίες µέσα στον καταχωρητή. Ένας επεξεργαστής διαθέτει µεγάλο πλήθος καταχωρητών, το µήκος των οποίων (αριθµός flip-flop) είναι συνήθως ίσο µε το µήκος της λέξης του επεξεργαστή. Οι καταχωρητές χρησιµοποιούνται όπου απαιτείται προσωρινή αποθήκευση, όπως για παράδειγµα είναι η καταχώρηση δεδοµένων και αποτελεσµάτων πράξεων, κατά τη λειτουργία της CPU ενός επεξεργαστή. Αντίθετα, για λειτουργίες µόνιµης αποθήκευσης χρησιµοποιούνται διάφοροι τύποι ηµιαγωγικών µνηµών (RAM, ROM, PROM κ.λπ.). Οι καταχωρητές διακρίνονται συνήθως σε: Στατικούς καταχωρητές Καταχωρητές ολίσθησης (shift register)

8.1.2 Στατικός καταχωρητής Ένας καταχωρητής στον οποίο αποθηκεύουµε πληροφορία, την οποία µπορούµε να πάρουµε αργότερα. Στο σχ. 8.1 φαίνεται ένας καταχωρητής που αποτελείται από flipflop τύπου D. Σχήµα 8.1: Σχηµατικό διάγραµµα στατικού καταχωρητή Στη συγκεκριµένη περίπτωση ο καταχωρητής έχει µήκος 4 (αποτελείται από 4 flipflop). Η πληροφορία που πρόκειται να αποθηκευτεί είναι 4-bit και εισάγεται (είσοδοι Ε1, Ε2, Ε3, Ε4). Όπως ήδη γνωρίζουµε απ τη λειτουργία του D-flip-flop, η πληροφορία θα εµφανιστεί στις εξόδους Q1, Q2, Q3, Q4, όταν εφαρµοστεί ο παλµός ρολογιού CP (Εργαστηριακή άσκηση 7). Ο παλµός αυτός λέγεται παλµός µεταφοράς στον καταχωρητή. Όλα τα flip-flop ενεργοποιούνται µε τον ίδιο παλµό (σύγχρονη λειτουργία), δηλαδή τα δεδοµένα οδηγούνται σε όλα τα flip-flop ταυτόχρονα. 8.1.3 Καταχωρητής ολίσθησης (shift register) Ένας καταχωρητής που µπορεί να ολισθήσει (µετακινήσει) το περιεχόµενό του κατά µία θέση, κάθε φορά που εφαρµόζεται ένας παλµός ρολογιού (παλµός ολίσθησης). Ανάλογα µε την κατασκευή του καταχωρητή, η ολίσθηση µπορεί να γίνει προς τα αριστερά, προς τα δεξιά, ή και προς τις δύο κατευθύνσεις (αµφίδροµος καταχωρητής). Σχήµα 8.2: Σχηµατικό διάγραµµα ολίσθησης προς τα αριστερά και προς τα δεξιά Όταν η ολίσθηση γίνεται προς τα αριστερά, τα τελευταίο προς τα αριστερά ψηφίο «χάνεται», ενώ το πρώτο προς τα δεξιά ψηφίο αντικαθίσταται µε «0». Όταν η ολίσθηση γίνεται προς τα δεξιά «χάνεται» το πρώτο προς τα δεξιά ψηφίο και αντικαθίσταται µε «0» το τελευταίο αριστερά ψηφία (σχ. 8.2). Στο σχήµα 8.3 φαίνεται ένας καταχωρητής ολίσθησης προς τα αριστερά, κατασκευασµένος µε JK flip-flop. Στις εισόδους του πρώτου flip-flop (FF1) δίνουµε J=0, K=1. Στην εργαστηριακή άσκηση 7 είδαµε ότι, µε την εφαρµογή του παλµού οι

τιµές των εξόδων του FF1 θα είναι Q 1 = 0, Q1= 1, δηλαδή το περιεχόµενό του ουσιαστικά µεταφέρεται στο FF2, που δίνει εξόδους Q 2 = 0, Q2= 1. Έτσι, το περιεχόµενο κάθε flip-flop µεταφέρεται στο επόµενο, µε κάθε παλµό, ενώ το περιεχόµενο του FF4 «χάνεται». Προφανώς, µετά την εφαρµογή 4 παλµών ολίσθησης, το περιεχόµενο όλων των flipflop γίνεται «0». Στον πίνακα 8.1 φαίνονται τα διαδοχικά στάδια ολίσθησης της ακολουθίας «1101», που θεωρούµε ότι αρχικά εισήχθη στον καταχωρητή. Σχήµα 8.3: Σχηµατικό διάγραµµα καταχωρητή ολίσθησης προς τα αριστερά και ο πίνακας λειτουργίας του. Με τον ίδιο ακριβώς τρόπο λειτουργεί ο καταχωρητής ολίσθησης προς τα δεξιά (σχήµα 8.4). Σχήµα 8.4: Σχηµατικό διάγραµµα καταχωρητή ολίσθησης προς τα δεξιά και ο πίνακας λειτουργίας του. Όταν ο καταχωρητής είναι κατασκευασµένος ώστε το ψηφίο που «χάνεται» κατά την ολίσθηση να αντικαθιστά το ψηφίο που µηδενίζεται, ο καταχωρητής ονοµάζεται κυκλικός. 8.1.4 Είσοδος (φόρτωση) και έξοδος του καταχωρητή Ανάλογα µε τον τρόπο τοποθέτησης των δεδοµένων εισόδου και τον τρόπο εξόδου των περιεχοµένων ενός καταχωρητή ολίσθησης µπορούµε να τους κατατάξουµε σε τέσσερις κατηγορίες: Σειριακής εισόδου-σειριακής εξόδου (serial-in, serial-out: SISO) Σειριακής εισόδου-παράλληλης εξόδου (serial-in, parallel-out: SIPO) Παράλληλης εισόδου-σειριακής εξόδου (parallel-in, serial-out: PISO) Παράλληλης εισόδου-παράλληλης εξόδου (parallel-in, parallel-out: PIPO)

8.1.5 Ολοκληρωµένα κυκλώµατα που θα χρησιµοποιηθούν 8.1.5.1 7474 D Flip-Flop Το ολοκληρωµένο κύκλωµα που θα χρησιµοποιηθεί στο εργαστήριο είναι το 7474, που περιέχει δύο ακµοπυροδότητα (θετικής ακµής) D flip-flop. Κάθε flip-flop διαθέτει εισόδους D (data), C (clock), set (PRESET) και reset (CEAR), καθώς και δύο εξόδους, συµπληρωµατικές µεταξύ τους. Οι είσοδοι λειτουργούν ανεξάρτητα απ την είσοδο του ρολογιού. Όταν οι είσοδοι set και reset βρίσκονται σε τιµή 1, η τιµή της εισόδου D οδηγείται στις εξόδους Q, Q, κατά τη µετάβαση του παλµού ρολογιού απ το 0 στο 1 (θετική ακµή). Η τιµή της εισόδου πρέπει να είναι καθορισµένη πριν τη µετάβαση του παλµού, ώστε να λειτουργήσει σωστά το κύκλωµα (σχ. 8.5). Σχήµα 8.5 D flip-flop(ολοκληρωµένο 7474) και περιγραφή των ακροδεκτών 8.1.5.2 Γενικός καταχωρητής ολίσθησης 4-bit 74194 Το ολοκληρωµένο κύκλωµα 74194 (σχ. 8.6) δίνει τη δυνατότητα λειτουργίας παράλληλης εισόδου, παράλληλης εξόδου, ολίσθησης προς τα δεξιά και προς τα αριστερά (µε αντίστοιχες εισόδους επιλογής), καθώς και µια είσοδο clear για διαγραφή δεδοµένων. Οι τρόποι λειτουργίας είναι οι εξής: Παράλληλη φόρτωση εξιά ολίσθηση Αριστερή ολίσθηση Αναστολή λειτουργίας (αδράνεια) Η σύγχρονη παράλληλη φόρτωση επιτυγχάνεται µε εισαγωγή πληροφορίας 4-bit και µε τις εισόδους επιλογής λειτουργίας S0 και S1 σε τιµή/κατάσταση IG (λογικό «1»). Τα δεδοµένα οδηγούνται στα αντίστοιχα flip-flop και εµφανίζονται στις εξόδους, µε την θετική ακµή του εφαρµοζόµενου παλµού ρολογιού. Κατά τη φόρτωση αναστέλλεται η σειριακή ροή δεδοµένων. Η ολίσθηση προς τα δεξιά επιτυγχάνεται κατά τη θετική ακµή του παλµού, όταν η είσοδος S0=«1» και η S1=«0». Αντίστοιχα για S0=«0» και S1=«1» επιτυγχάνεται ολίσθηση προς τα αριστερά. Σχήµα 8.6 Σχηµατικό διάγραµµα καταχωρητής ολίσθησης 74194 και περιγραφή των ακροδεκτών

8.2 Εργαστηριακό µέρος 8.2.1 Έλεγχος λειτουργίας PRESET CEAR στο D flip-flop (IC 7474) Τοποθετήστε στο raster το ολοκληρωµένο κύκλωµα 7474. Το ολοκληρωµένο διαθέτει δύο D flip-flop, απ τα οποία θα χρησιµοποιήσετε το ένα (σχ. 8.7). Η είσοδος PR (ακροδέκτης 4) φέρνει το κύκλωµα σε κατάσταση set, ενώ η CR (ακροδέκτης 1) «καθαρίζει» το κύκλωµα (το φέρνει σε κατάσταση reset). Για να κατανοήσετε τις λειτουργίες PRESET και CEAR συµπληρώστε τον πίνακα: Σε ποιες περιπτώσεις, σύµφωνα µε τα αποτελέσµατα που συνοψίζονται στον πίνακα, υλοποιείται η λειτουργία PRESET και σε ποιες η λειτουργία Μελέτη λειτουργιών PRESET CEAR; και CEAR Σηµείωση: Για να λειτουργεί οµαλά ένα σύστηµα που περιλαµβάνει flip-flop του προηγούµενου τύπου, οι είσοδοι PRESET και CEAR πρέπει να παραµένουν σε κατάσταση IG (τιµή λογικό «1»). Η τιµή στην είσοδο D θα πρέπει να ορίζεται πριν να οδηγηθεί στο κύκλωµα η τιµή της εισόδου CK. PR CR CK D Q Q 8.2.1 Υλοποίηση στατικού καταχωρητή 4-bit µε D flipflop (IC 7474) Κάθε ολοκληρωµένο κύκλωµα 7474 περιέχει δύο D flipflop, συνεπώς θα χρησιµοποιήσουµε 2 τέτοια κυκλώµατα. Κατασκευάστε στο raster το κύκλωµα που φαίνεται δίπλα και συµπληρώστε τον αντίστοιχο πίνακα λειτουργίας

clr Pr clk A B C D Q A Q B Q C Q D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 Η Η 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 x 1 1 1 1 8.3.1 Γενικός καταχωρητής ολίσθησης (IC 74194) Υλοποιήστε το κύκλωµα που φαίνεται δίπλα για το ολοκληρωµένο 74194. ώστε ως είσοδο A=1, B=0, C=1, D=1. Η διαδικασία παράλληλης φόρτωσης είναι η εξής: 1. ώστε clr = 1 2. ώστε S 0 = 1, S1= 1 3. ώστε clk = 4. Η ακολουθία ABCD εµφανίζεται στην έξοδο Q AQBQC QD. 5. Ελέγξτε τη λειτουργία της εισόδου CEAR, θέτοντας clr = 0. Επαναφέρετε την αρχική ακολουθία στην είσοδο, ακολουθώντας τα βήµατα 1-4.

Πόσοι παλµοί πρέπει να εφαρµοστούν ώστε να εµφανιστεί στην έξοδο η ακολουθία Q 0, Q = 0, Q = 0, Q = 0 ; A = B C D Συµπληρώστε τους πιο κάτω πίνακες, µε τα αποτελέσµατα των διαδοχικών εφαρµογών των παλµών, για τις λειτουργίες ολίσθησης προς τα δεξιά και προς τα αριστερά. Ολίσθηση προς τα δεξιά Πίνακας λειτουργίας του καταχωρητή 74194 Ολίσθηση προς τα αριστερά clr = 1, S1= 0, S0= 1 clr = 1, S1= 1, S0= 0 A B C D #παλµού A B C D #παλµού 1 0 1 1 1 0 1 1