Ψηφιακά Ηλεκτρονικά. Μάθηµα 2ο.. Λιούπης

Σχετικά έγγραφα
ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (5 η σειρά διαφανειών)

Ψηφιακά Ηλεκτρονικά. Μάθηµα 3ο.. Λιούπης

Ψηφιακά Ηλεκτρονικά. Μάθηµα 4ο.. Λιούπης

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

.Λιούπης Μ.Στεφανιδάκης

Ψηφιακά Ηλεκτρονικά. Μάθηµα 6ο.. Λιούπης

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (2 η σειρά διαφανειών)

Τρανζίστορ διπολικής επαφής (BJT)

Λογικά Κυκλώματα με Διόδους, Αντιστάσεις και BJTs. Διάλεξη 2

Λογική Τρανζίστορ-Τρανζίστορ. Διάλεξη 3

Ψηφιακά Ηλεκτρονικά. Μάθηµα 5ο.. Λιούπης

Δεύτερο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

Ψηφιακά Ηλεκτρονικά. Μάθηµα 1ο.. Λιούπης

4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα

Κεφάλαιο Τρία: Ψηφιακά Ηλεκτρονικά

Ενότητα 3 ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (3 ο σειρά διαφανειών)

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

PWM (Pulse Width Modulation) Διαμόρφωση εύρους παλμών

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ ΜΑΘΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΑΡΑΓΩΓΗΣ ΚΑΙ ΔΙΟΙΚΗΣΗΣ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

Στατική ηλεκτρική ανάλυση του αντιστροφέα CMOS. Εισαγωγή στην Ηλεκτρονική

10. Χαρακτηριστικά στοιχεία λογικών κυκλωμάτων

.Λιούπης. Ψηφιακά Ηλεκτρονικά Ακεραιότητα Ψηφιακού Σήµατος 1

Relay Module. Relay. Στο πλαίσιο αυτής της προσπάθειας λοιπόν, ένα relay module είναι σχεδόν σίγουρο πως θα μας χρειαστεί.

ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ & ΣΥΣΤΗΜΑΤΑ

Πολυσύνθετες πύλες. Διάλεξη 11

Τρίτο Σετ Φροντιστηριακών ασκήσεων Ψηφιακών Ηλεκτρονικών. Δρ. Χ. Μιχαήλ

ΚΥΚΛΩΜΑΤΑ ECL (Emitter Coupled Logic) Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 ΚαθηγητήςΚωνσταντίνοςΕυσταθίου

Κεφάλαιο 3. Λογικές Πύλες

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων

Κεφάλαιο Ένα: ιπολικά Transistor

Ερωτήσεις στην ενότητα: Γενικά Ηλεκτρονικά

Εισαγωγή στα ψηφιακά κυκλώματα. Διάλεξη 1

1) Ταχύτητα. (Χρόνος καθυστερήσεως της διαδόσεως propagation delay Tpd ). Σχήμα 11.1β Σχήμα 11.1γ

Λογικά Κυκλώματα CMOS. Διάλεξη 5

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Δίοδοι, BJT και MOSFET ως Διακόπτες 2

Συστηµάτων ΗΜΥ211. Στόχοι Εργαστηρίου. Πανεπιστήμιο Κύπρου. Πανεπιστήμιο Κύπρου. Εργαστήριο Ψηφιακών Συστηµάτων ΗΜΥ211 Χειµερινό 2013

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)

Μικροηλεκτρονική - VLSI

Εισαγωγή στις κρυσταλλολυχνίες (Transistors)

Εισαγωγή. Στατική Λειτουργία V DD Q P Q N Q N =SAT QP=LIN QN=LIN Q P =SAT. Vi (Volts)

Φροντιστήριο Ψηφιακών Ηλεκτρονικών

7 η διάλεξη Ακολουθιακά Κυκλώματα

1.1 Θεωρητική εισαγωγή

Ακαδημαϊκό Έτος Εξάμηνο Εαρινό Α Εξεταστική Περίοδος Σημειώσεις : ανοικτές/κλειστές Διάρκεια εξέτασης: 2 ώρες. Ημ. εξέτασης:../../.

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Ερωτήσεις πολλαπλής επιλογής

Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Περίληψη

ΤΕΙ ΠΕΙΡΑΙΑ Τµήµα Ηλεκτρονικής

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ.

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

ΠΕΡΙΕΧΟΜΕΝΑ. 1-3 Κέρδος Τάσης του ιαφορικού Ενισχυτή µε FET s 8

Ενισχυτές Ισχύος σε τάξη Β

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΤΑΞΗ

Άσκηση 5. Τρανζίστορ Διπολικής Επαφής σε συνδεσμολογία Κοινής Βάσης

Ο BJT Αναστροφέας. Στατική Ανάλυση. Δεδομένα. Ο Απλός BJT Αναστροφέας

ΗΛΕΚΤΡΟΝΙΚΗ Ι Ενότητα 6

του διπολικού τρανζίστορ

ΗΥ335: Προχωρημένη Ηλεκτρονική. «Βαθμίδες Εξόδου» Φώτης Πλέσσας UTH ΤHMMY

Άσκηση 1 ΛΥΣΗ. Το Q Στη χαρακτηριστική αντιστοιχεί σε ρεύµα βάσης 35 (Fig.2). Η πτώση τάσης πάνω στην : Στο Q έχω

Ψηφιακά Ηλεκτρονικά. Προαιρετική εργασία

Μικροηλεκτρονική - VLSI

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών)

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

ΤΟΠΟΛΟΓΙΕΣ ΣΥΣΤΟΙΧΙΑΣ ΔΙΑΛΕΞΗ 5

ΕΡΓΑΣΤΗΡΙO ΗΛΕΚΤΡΟΝΙΚΗΣ ΘΕΩΡΙΑ

και Ac είναι οι απολαβές διαφορικού και κοινού τρόπου του ενισχυτή αντίστοιχα.

ΑΝΑΛΟΓΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ

Διπολικό Τρανζίστορ Bipolar Junction Transistor (BJT)

Ηλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

8. ιακοπτική Λειτουργία Τρανζίστορ- Ι.Σ. Χαλκιάδης διαφάνεια 1. ιακοπτική λειτουργία: περιοχή κόρου: ON ΤΕΙ - ΧΑΛΚΙ ΑΣ. περιοχή αποκοπής: OFF

Εισαγωγή στα κυκλώµατα CMOS 2

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)

Υπολογίστε την τάση τροφοδοσίας και τις αντιστάσεις στο παραπάνω κύκλωμα έτσι ώστε να λειτουργεί στο σημείο που δείχνει η ευθεία φόρτου.

ΚΕΦΑΛΑΙΟ 6. Σχ.6.1. Απλή συνδεσµολογία καθρέπτη ρεύµατος.

Λογικά Κυκλώματα NMOS. Διάλεξη 4

ΔΙΔΑΣΚΩΝ: Δρ. Στυλιανός Τσίτσος

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

Προσομοίωση Οικογενειών Λογικών Πυλών

Ηλεκτρονική Μάθημα VIΙΙ Ψηφιακά Κυκλώματα Υλοποίηση Λογικών Συναρτήσεων

ΤΕΙ - ΧΑΛΚΙ ΑΣ. διπολικά τρανζίστορ διακρίνονται σε: 1. τρανζίστορ γερµανίου (Ge) και. 2. τρανζίστορ πυριτίου (Si ).

4. Τρανζίστορ επαφής. 4.1 Χαρακτηριστικά του τρανζίστορ

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

Καθυστέρηση στατικών πυλών CMOS

Πόλωση τάξης ΑΒ με χρήση διαιρέτη τάσης

Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS. Εισαγωγή στην Ηλεκτρονική

1 1+ Η εφαρµογή ανάδρασης υποβιβάζει την αντίσταση εξόδου στην τιµή

ΤΡΑΝΖΙΣΤΟΡΣ 1. ΟΜΗ ΚΑΙ ΑΡΧΗ ΛΕΙΤΟΥΡΓΙΑΣ ΤΟΥ ΙΠΟΛΙΚΟΥ ΤΡΑΝΖΙΣΤΟΡ

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΟΜΑ Α Α

Ψηφιακή Λογική και Σχεδίαση

Σχεδίαση Αναλογικών Κυκλωμάτων VLSI

Transcript:

Ψηφιακά Ηλεκτρονικά Μάθηµα 2ο. Λιούπης

Transistor διπολικής επαφής (BJT) I B B C E I C Στα ψηφιακά κυκλώµατα χρησιµοποιείται κατά κύριο λόγο ως διακόπτης Στο σχήµαφαίνεταιένα τυπικό BJT τύπου NPN I B : ρεύµα πουρέειµέσω της βάσης του transistor I C : ρεύµα πουρέειµέσω του συλλέκτη του transistor

Περιοχές Λειτουργίας BJT περιοχή επαφή ΒΕ επαφή BC ρεύµατα I B,I C παρατηρήσεις ενεργή (active) ορθά πολωµένη ανάστροφα πολωµένη I C = β I B β = συντελεστής κέρδους ρεύµατος του transistor αποκοπή (cutoff) ανάστροφα πολωµένη ανάστροφα πολωµένη I B = 0, I C =I CEO I CEO = ανάστροφο ρεύµα κορεσµού συλλέκτη, πρακτικά 0 κορεσµός (saturation) ορθά πολωµένη ορθά πολωµένη I C < β I B τάση µεταξύ συλλέκτηεκποµπού V CE 0.2V ή και χαµηλότερη αντίστροφη λειτουργία (reversed mode) ανάστροφα πολωµένη ορθά πολωµένη I E = β R I B β R = συντελεστής κέρδους αντίστροφης λειτουργίας

Λογική αντίστασης-τρανζίστορ Resistor-transistor logic (RTL) (1) V CC = 3.6V Εµφανίστηκε στις αρχές της δεκαετίας του 60 R C Το κύκλωµα υλοποιεί τη λογική συνάρτηση NOR A T 1 B T 2 V o Όταν Α & Β σεχαµηλή στάθµη Τ 1 & Τ 2 σε αποκοπή έξοδος σε υψηλή στάθµη Κάθε άλλος συνδυασµός Α & Β έξοδος σε χαµηλή στάθµη

Λογική αντίστασης-τρανζίστορ Resistor-transistor logic (RTL) (2) Πλεονεκτήµατα Ικανοποιητική καθυστέρηση διάδοσης για την εποχή (12ns) Ικανοποιητική κατανάλωση ισχύος (16mW) Μειονεκτήµατα Μικρό περιθώριο θορύβου (~0.4V) Μικρή οδηγητική ικανότητα (µέγιστο fanout=5)

Λογική διόδου-τρανζίστορ Diode-transistor logic (DTL) Το κύκλωµα υλοποιεί µια πύλη NAND V CC =5V R R C V 1 V 2 D1 D2 A D4 D5 R B T 1 V O V 3 D3

Οδηγητική ικανότητα πύλης DTL V CC V CC R V o =LOW Ι ΙL D1 D2 T 1 Ι OL R B

Ταχύτητα διάδοσης πύλης DTL Στις πύλες DTL γενικά ισχύει ότι t PLH > t PHL Η µετάβαση εξόδου από υψηλή σε χαµηλή στάθµη, επιτυγχάνεται γρήγορα µέσω του T 1, το οποίο βρίσκεται σε κορεσµό Ηαντίθετηµετάβαση καθυστερεί, λόγω της αργής φόρτισης των οδηγούµενων χωρητικοτήτων µέσω της R C της εκφόρτισης της βάσης του Τ 1 µέσω της R B

Λογική τρανζίστορ-τρανζίστορ Transistor-transistor logic (TTL) Πρόκειται για την κύρια τεχνολογία κατασκευής ψηφιακών κυκλωµάτων µε transistor διπολικής επαφής Μπορεί να θεωρηθεί µετεξέλιξη της τεχνολογίας DTL Βελτίωσε το κύριο µειονέκτηµα τηςdtl, δηλαδή τη µειωµένη ταχύτητα λειτουργίας

Βασικό κύκλωµα πύληςttl (NAND) V CC =5V R C2 1.6K R C4 130Ω R B 4K T 4 D A BC T 1 T 2 R E 1K T 3 V O κύκλωµα εισόδου κύκλωµα οδήγησης (phase splitter) κύκλωµα εξόδου totem-pole

Κύκλωµα εισόδου V 1 V 1 V 1 V 2 V 2 V 2 V 3 V 3 V 3 E 1 E 2 E 3 B C Αποτελείται από ένα transistor πολλαπλών εκποµπών (multiemitter transistor) Ισοδυναµεί µετηδοµή εισόδων µε διόδους µιας πύλης DTL Η επιφάνεια πυριτίου που απαιτεί, είναι µικρότερη από αυτή των διακριτών διόδων DTL

συλλέκτης T 1 V CC =5V R C2 1.6K T 2 Κύκλωµα οδήγησης R E 1K βάση T 4 βάση T 3 Αποτελείται από το transistor T 2 και τις αντιστάσεις R C2 και R E Είναι κλασσικό κύκλωµα phase splitter και οδηγεί συµπληρωµατικάτατ 3 και Τ 4 (όταν το ένα άγει, το άλλο είναι σε αποκοπή και αντίστροφα) Το Τ 2 οδηγείται από τον συλλέκτη του Τ 1

Κύκλωµα εξόδουtotem-pole συλλέκτης T 2 εκποµπός T 2 V CC =5V R C4 130Ω T 4 T 3 D V O Αποτελείται από ένα transistor ανύψωσης (Τ 4 ) και ένα transistor καταβύθισης (Τ 3 ) δυναµικού Άγουν εναλλάξ οδηγούµενα από το Τ 2, δηλ. σε σταθερή κατάσταση εξόδου δεν υπάρχει αγώγιµο µονοπάτι µεταξύ V CC και GND Όταν Τ 4 άγει και Τ 3 σε αποκοπή, η έξοδος συνδέεται µε τοv CC µέσω της R C4 Όταν Τ 3 άγει και Τ 4 σε αποκοπή, τότε η τάση εξόδου ισούται µε V CE3(sat) 0.2V (LOW)

Λειτουργία βασικής πύλης TTL NAND (1) V CC =5V R C2 1.6K R C4 130Ω R B 4K T 4 ενεργό LOW HIGH HIGH T 1 σε κορεσµό σε αποκοπή T 2 R E 1K D V O T 3 σε αποκοπή HIGH

Λειτουργία βασικής πύλης TTL NAND (2) V CC =5V R C2 1.6K R C4 130Ω R B 4K T 4 σε αποκοπή HIGH HIGH T 1 σε κορεσµό T 2 D V O LOW HIGH αντίστροφη λειτουργία R E 1K T 3 σε κορεσµό

Λογικές στάθµες θορύβου της τεχνολογίας standard TTL 5 V CC = 5.0V 4 3 Εγγυηµένη περιοχή υψηλού δυναµικού για σήµατα εξόδου αποδεκτή τιµή υψηλού δυναµικού για σήµατα εισόδου Volts 2 V OH = 2.4V V IH = 2.0V 1 Εγγυηµένη περιοχή χαµηλού δυναµικού για σήµατα εξόδου V IL = 0.8V V OL = 0.4V γη = 0.0V µεταβατική απαγορευµένη περιοχή αποδεκτή τιµή χαµηλού δυναµικού για σήµατα εισόδου

Περιθώρια θορύβου της τεχνολογίας standard TTL NML = V IL(max) V OL(max) = 0.4V NMH = V OH(min) V IH(min) = 0.4V Οι τιµές V OL, V OH που φαίνονται στο προηγούµενο σχήµα αποτελούν τιµές χειρότερης περίπτωσης Στην πράξη τυπικές τιµές λειτουργίας σε κανονικές συνθήκες είναι V OL =0.2V και V OH = 3.4V, ενώ τα περιθώρια θορύβου είναι αρκετά µεγαλύτερα από τα προσδιοριζόµενα, µε πιοκρίσιµο τοπεριθώριοχαµηλής στάθµης (NML)