Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Σχετικά έγγραφα
Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

7.1 Θεωρητική εισαγωγή

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Αρχιτεκτονικές Υπολογιστών

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

8.1 Θεωρητική εισαγωγή

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Ψηφιακά Συστήματα. 8. Καταχωρητές

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Ψηφιακή Λογική Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

Ελίνα Μακρή

Εργαστήριο Ψηφιακής Σχεδίασης

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Σχεδιασμός Ψηφιακών Συστημάτων

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Εισαγωγή στην πληροφορική

ΠΑΝΕΛΛΑΔΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΛ (ΟΜΑΔΑ Α ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙΔΙΚΟΤΗΤΑΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΛ (ΟΜΑΔΑ Α ΚΑΙ Β ) ΠΕΜΠΤΗ 21 ΙΟΥΝΙΟΥ 2018

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

3 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 6 ΣΕΛΙ ΕΣ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Απαριθμητές. Παραδείγματα Απαριθμητής Modulo 4 ελαττούμενης δυαδικής μέτρησης (2 F-F).

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Flip-Flop: D Control Systems Laboratory

Ergast rio Yhfiak n Susthmˆtwn

ΣΥΝΟΛΟ ΣΕΛΙ ΩΝ: ΠΕΝΤΕ (5)

Σύγχρονοι Απαριθμητές. Διάλεξη 8

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

Καταστάσεων. Καταστάσεων

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΝΕΟ ΚΑΙ ΠΑΛΑΙΟ ΣΥΣΤΗΜΑ

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

Σχεδιασμός Ψηφιακών Συστημάτων

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

Αυγ-13 Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops. ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2009.

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

Ψηφιακά Ηλεκτρονικά. Προαιρετική εργασία

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

Σχεδίαση Ψηφιακών Συστηµάτων

Κεφάλαιο 10. Ψηφιακά κυκλώματα Flip-Flop και εφαρμογές

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΝΕΟ ΚΑΙ ΠΑΛΑΙΟ ΣΥΣΤΗΜΑ

7. Ψηφιακά Ηλεκτρονικά

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων. Διδάσκοντες

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Εισαγωγή στην Πληροφορική

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

Ψηφιακή Λογική Σχεδίαση

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ

ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

Transcript:

1

Συνδυαστικό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται ΜΟΝΟ από τις εισόδους του Εάν γνωρίζουμε τις τιμές των εισόδων του κυκλώματος, τότε μπορούμε να προβλέψουμε ακριβώς τις εξόδους του Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος Για να μπορέσουμε να προβλέψουμε ακριβώς τις εξόδους του, εκτός από τις τιμές εισόδου πρέπει να γνωρίζουμε και την προηγούμενη τιμή του κυκλώματος Το πιο απλό ακολουθιακό κύκλωμα είναι το flip flop Υπάρχουν πολλά είδη flip flop, όλα εκτελούν όμως την ίδια εργασία Μπορούν να αποθηκεύσουν 1 bit πληροφορίας (0 ή 1) (1 flip flop = 1 bit πληροφορίας) Αποτελούν τη βάση για τα κυκλώματα μνήμης και καταχωρητών στους επεξεργαστές (εργαστήριο 8) συνδυάζοντας Ν flip flops μπορούμε να αποθηκεύσουμε ψηφιακές λέξεις των Ν bits Μπορούν να χρησιμοποιηθούν για διαίρεση της συχνότητας ενός τετραγωνικού παλμού (Μετρητές σημερινό εργαστήριο) 2

Ανεξαρτήτως είδους, σε όλα τα flip flops, την έξοδο τη συμβολίζουμε με Q To Q συμβολίζει «την τωρινή κατάσταση του flip flop», δηλαδή τι πληροφορία έχει αποθηκευμένη αυτή τη στιγμή το flip flop ( 0 ή 1 ) Σε όλα τα flip flop, εκτός από την τωρινή κατάσταση Q, δίνεται ταυτόχρονα και η ανάστροφη τωρινή κατάσταση Q Στους πίνακες αληθείας των flip flop, η επόμενη από την τωρινή κατάσταση του flipflop συμβολίζεται με Q + To Q + συμβολίζει «την πληροφορία που θα είναι αποθηκευμένη στο flip flop, μετά την τωρινή κατάσταση Q». Πολλά flip flop έχουν είσοδο CK: clock Η είσοδος αυτή στη ουσία είναι ένας τετραγωνικός παλμός, ο οποίος καθορίζει τη στιγμή στην οποία θα γίνει η αλλαγή κατάστασης στο flip flop Υπάρχουν 2 δυνατοί τρόποι πυροδότησης, ανάλογα με τον κατασκευαστή: στο ανερχόμενο μέτωπο του παλμού, ή στο κατερχόμενο μέτωπο του παλμού Η αλλαγή της κατάστασης του flip flop γίνεται ΜΟΝΟ τη στιγμή της πυροδότησης (ανερχόμενο ή κατερχόμενο μέτωπο) Οποιαδήποτε άλλη στιγμή, η κατάσταση του flipflop παραμένει σταθερή Η διαφορά του κατερχόμενου μετώπου είναι ότι στο τρίγωνο της εισόδου υπάρχει το κυκλικό σύμβολο του αντιστροφέα 3

Πολλά flip flop έχουν δύο επιπλέον εισόδους: PR=Preset και CL=Clear To Preset σημαίνει «προτοποθέτηση» και ουσιαστικά η τιμή του flip flop γίνεται 1 Το Clear σημαίνει «καθαρισμός» και ουσιαστικά η τιμή του flip flop flop γίνεται 0 Και οι δύο είσοδοι είναι ασύγχρονες. Αυτό σημαίνει ότι οι αλλαγές που επιφέρουν είναι ανεξάρτητες του clock και μπορούν να γίνουν οποιαδήποτε στιγμή και όχι απαραίτητα στο ανερχόμενο ή κατερχόμενο μέτωπο του παλμού Επειδή οι είσοδοι PR και CL έχουν αρνητική λογική, εάν δε θέλουμε να τις χρησιμοποιήσουμε, πρέπει να τις έχουμε συνέχεια σε λογικό 1. Όταν τοποθετούνται σε λογικό 0 ενεργοποιούνται S R Q + (επόμενη κατάσταση) 0 0 Ανεπίτρεπτη κατάσταση 0 1 Q + = 1 (φόρτωση 1 ) 1 0 Q + = 0 (φόρτωση 0 ) 1 1 Q + = Q(διατήρηση πληροφορίας) 4

Ένα από τα πιο συνηθισμένα flip flop, ειδικά στον προγραμματισμό των FPGAs Πολύ απλός πίνακας αληθείας: «Ότι δώσω στην είσοδο D, αυτό θα φορτωθεί στο flipflop στην επόμενη πυροδότηση Χρησιμοποιείται ως στοιχείο μνήμης D Q + (επόμενη κατάσταση) 0 Q + = 0 (φόρτωση 1 ) 1 Q + = 1 (φόρτωση 0 ) J K Q + (επόμενη κατάσταση) 0 0 Q + = Q (διατήρηση η πληροφορίας) ρ 0 1 Q + = 0 (φόρτωση 0 ) 1 0 Q + = 1 (φόρτωση 1 ) 1 1 Q + = Q(αντιστροφή πληροφορίας) 5

Ουσιαστικά είναι ένα J K flip flop με βραχυκυκλωμένες εισόδους. Άρα αρκεί να θυμόμαστε τον πίνακα αληθείας του J K και να πάρουμε μόνο τις καταστάσεις 0,0 και 1,1 Τ=0 Τ=1 J K Q + (επόμενη κατάσταση) 0 0 Q + = Q(διατήρηση πληροφορίας) 0 1 Q + = 0 (φόρτωση 0 ) 1 0 Q + = 1 (φόρτωση 1 ) 1 1 Q + = Q(αντιστροφή πληροφορίας) 6

Η γεννήτρια είναι εκείνο το στοιχείο που μας επιτρέπει να σχηματίσουμε τον τετραγωνικό παλμό που θα εισαχθεί στην είσοδο CK για να πυροδοτήσει το flip flop Τροφοδοσία +5V Έξοδος (τετραγωνικός παλμός) Ρυθμιστής της συχνότητας + Πυκνωτής Γείωση Μεγάλη προσοχή στην πολικότητα του πυκνωτή! 7

Δύο ανεξάρτητα J K flip flop Μεγάλη ΠΡΟΣΟΧΗ!!!! 11: Γείωση 4: Τροφοδοσία 2 και 6: Asynchronous clear (πρέπει οπωσδήποτε για να λειτουργήσουν τα flip flop να είναι στο λογικό 1, δηλαδή στην τροφοδοσία) Γενικότερα στα ψηφιακά πρέπει απαραίτητα ΟΛΕΣ οι είσοδοι ενός κυκλώματος να είναι συνδεδεμένες και όχι στον αέρα. Αυτό δεν είναι απαραίτητο για τις εξόδους Άρα το CLOCK, το CLEAR, το J και το Κ πρέπει να είναι οπωσδήποτε συνδεδεμένα 8

Ένας γρήγορος τρόπος για να ελέγξουμε εάν το 7473 λειτουργεί σωστά είναι να εκμεταλλευτούμε τον πίνακα αληθείας του JK flip flop, συνδέοντας τα J και Κ στην τροφοδοσία (J=K= 1 ) Σύμφωνα με τον πίνακα αληθείας, η κατάσταση του JK flip flop θα αλλάζει συνεχώς μεταξύ 0 και 1 όταν J=K= 1 Συνδέουμε κανονικά το ολοκληρωμένο (γεννήτρια, τροφοδοσία, γείωση και CLEAR) και στέλνουμε την έξοδο του JK σε ένα LED Εάν το 7473 λειτουργεί κανονικά, τότε στην έξοδο θα βγάζει εναλλάξ 0 και 1, επομένως το LED θα αναβοσβήνει συνεχώς J K Q + (επόμενη κατάσταση) 0 0 Q + = Q(διατήρηση πληροφορίας) 0 1 Q + = 0 (φόρτωση 0 ) 1 0 Q + = 1 (φόρτωση 1 ) 1 1 Q + = Q(αντιστροφή πληροφορίας) 9