ΔΗΜΗΤΡΗΣ ΓΡΕΑΣΙΔΗΣ ΑΕΜ: 1624

Transcript

1 ΗΛΕΚΤΡΟΝΙΚΗ 1 - ΕΡΓΑΣΙΑ 2 ΔΗΜΗΤΡΗΣ ΓΡΕΑΣΙΔΗΣ ΑΕΜ: 1624 ΕΤΟΣ: 2ο -12-

2 ΑΣΚΗΣΗ 1 Για τεχνολογία TSMC 0.25μm έχω: Υπολογισμός πλάτους ώστε k n /k p = 1 Υπολογισμός πλάτους ώστε k n /k p = 0.25 Υπολογισμός πλάτους ώστε k n /k p = 4-1-

3 Κώδικες: *Inverter DC transfer characteristics (kn/kp = 1) M NMOS W=10u L=0.25u M PMOS W=50u L=0.25u Vdd 3 0 DC 2.5.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin *Inverter DC transfer characteristics (kn/kp = 0.25) M NMOS W=10u L=0.25u M PMOS W=200u L=0.25u Vdd 3 0 DC 2.5.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin *Inverter DC transfer characteristics (kn/kp = 4) M NMOS W=10u L=0.25u M PMOS W=12.5u L=0.25u Vdd 3 0 DC 2.5.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin Προσομοιώσεις χαρακτηριστικών μεταφοράς τάσης: -2-

4 1) Για kn/kp=0.25: 2) Για kn/kp=4: 3) Για kn/kp=1: -3-

5 Tελική προσoμοίωση: A) Όπως φαίνεται στο σχήμα, με την αύξηση του λόγου k n /k p η V M μειώθηκε.παρατήρω για τον λόγο kn/kp,όταν είναι μεγαλύτερος της μονάδας(όπουγίνεται και η μετάβαση απο το λογικό 1 στο λογικό 0) έχουμε μείωση της V M,δηλαδή η μέγιστη τάση εισόδου VIL μικραίνει, ενώ η ελάχιστη τάση εισόδου VIH μεγαλώνει και η καμπύλη μετατόπιζεται προς τα αριστέρα.όταν ο λόγος kn/kp είναι μικρότερος της μονάδας,συμβαίνει το αντίθετο απ'αυτό που περιγράφουμε παραπάνω και η καμπύλη μετατόπιζεται προς τα δεξιά.. 1)Για kn/kp=0.25(παραγώγηση): V 0.2V 0.4V 0.6V 0.8V 1.0V 1.2V 1.4V 1.6V 1.8V 2.0V 2.2V 2.4V 2.6V V(2) D(V(2)) Vin -4-

6 2)Για kn/kp=4(παραγώγηση):: V 0.2V 0.4V 0.6V 0.8V 1.0V 1.2V 1.4V 1.6V 1.8V 2.0V 2.2V 2.4V 2.6V V(2) D(V(2)) Vin 3) Για kn/kp=1(παραγώγηση):: Σύμφωνα με τον τύπο NM L =V IL, για να αναγνωρίσει ο αντιστροφέας ένα λογικό 0 στην είσοδο του με θόρυβο σε ποσοστό 45% της τάσης τροφοδοσίας, πρέπει 0.45*V DD =0.45*2.5=1.125 V IL. -5-

7 ΑΣΚΗΣΗ 2 Όπως είπαμε θα χρησιμοποιούμε ΤSMC=0.25μm οπότε οι κώδικες μας είναι: Κώδικες: *Inverter DC transfer characteristics (Vdd = 2.5V) M NMOS W=10u L=0.25u M PMOS W=50u L=0.25u Vdd 3 0 DC 2.5.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin *Inverter DC transfer characteristics (Vdd =2 V) M NMOS W=10u L=0.25u M PMOS W=50u L=0.25u Vdd 3 0 DC 2.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin *Inverter DC transfer characteristics (Vdd = 1.5V) M NMOS W=10u L=0.25u M PMOS W=50u L=0.25u Vdd 3 0 DC 1.5.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin

8 *Inverter DC transfer characteristics (Vdd = 100mV) M NMOS W=1u L=0.25u M PMOS W=5u L=0.25u Vdd 3 0 DC 50M.INC "tsmc025.sp" *.MODEL NMOS NMOS (VTO=1 KP=250u) *.MODEL PMOS PMOS (VTO=-1 KP=50u).DC Vin 0 50M *Εδώ Wn=1u, Wp=5u,Vdd=50M μήπως και καταφέρω να προσεγγίσω καλύτερα την γράφικη μου,γιατι με τις προήγουμενες τιμές δεν μπόρεσα για κάποιο λογο,όσο και να προσπάθησα. Προσομοιώσεις χαρακτηριστικών μεταφοράς τάσης: 1) Για Vdd=2.5V: 2) Για Vdd=2V: 3) Για Vdd=1.5V: -7-

9 4) Για Vdd=100mV: Tελική προσoμοίωση: A) Οι τάσεις λογικών επιπέδων εξόδου (V M, V IL, V IH ) είναι ανάλογες της τάσης τροφοδοσίας (V DD ). Άρα, αυξάνοντας/μειώνοντας την τάση τροφοδοσίας, αυξάνονται/ μειώνονται και οι τάσεις αυτές. Η κλίση της περιοχής -8-

10 μετάβασης είναι κι αυτή ανάλογη της V DD. Πράγματι, παρατηρώντας το διάγραμμα, βλέπω ότι αυξάνοντας την τάση τροφοδοσίας, αυξάνεται και η κλίση της περιοχής μετάβασης. Β) Κάτω όριο της VDD μέχρι το οποίο διατηρείται η λειτουργία της διάταξης ως λογικός αντιστροφέας: 1) Για Vdd=2.5V(παραγώγηση): 2) Για Vdd=2V(παραγώγηση): 3) Για Vdd=1.5V(παραγώγηση): -9-

11 4) Για Vdd=100μV(παραγώγηση): Μετά από πολλές δόκιμες κατέληξα ότι το ελάχιστο όριο για το οποίο ο αντιστροφέας δεν καταστρέφεται είναι 55μV (Ψάχνω δηλαδή πόσο πρέπει να μειώθει η Vdd για να μην καταστραφεί ο αντιστροφέας ).Απο το όριο αυτό και μετα δεν υφίσταται λειτουργία του αντιστροφέα. Oπως παρατήρησα και πάνω με την τιμή 100μV. -10-

12 Άσκηση 3 *επειδή δεν ήμουν σίγουρη για όλες τις αλλαγές αυτής της ασκήσης την έκανα σύμφωνα με τα δεδομένα της εκφώνησης στη σέλίδα του μαθήματος. Πειραματίζοντας παρατήρησα ότι για W p =6.5W n έχω V M =1.255V V DD /2 Κώδικας: *Inverter DC transfer characteristics M NMOS W=2u L=0.25u M PMOS W=13u L=0.25u Vdd 3 0 DC 2.5.MODEL NMOS NMOS (VTO=0.6 KP=60u LAMBDA=0.1).MODEL PMOS PMOS (VTO=-0.8 KP=20u LAMBDA=0.1).DC Vin Διαδοχική σύνδεση τεσσάρων τέτοιων πανομοιότυπων αντιστροφέων: V in V o1 V o2 V o3 V out -11-

13 Για V in = V IH έχω: V in = 1.45V Με τον ίδιο τρόπο βρήκα και V o2 = 2.5V, V o3 = 2.75nV, V out = 2.5V. V o1 = 103mV -13-

14 Για V in = V IL έχω: V in = 1.12V V o1 = 2.35V Με τον ίδιο τρόπο βρήκα και V o2 = 2.99nV, V o3 = 2.5V, V out = 2.75nV. -14-