Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική"

Σαπφειρη Κορομηλάς
7 χρόνια πριν
Προβολές:

1 Ηλεκτρονική Φυσική & Οπτικοηλεκτρονική ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα Ενότητα 5: Τρανζίστορ Επίδρασης Πεδίου (MOS-FET, J-FET) Δρ. Δημήτριος Γουστουρίδης Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε Κάντε κλικ για να ξεκινήσετε

2 Άδειες Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άλλου τύπου άδειας χρήσης, η άδεια χρήσης αναφέρεται ρητώς. 2

3 Χρηματοδότηση Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στα πλαίσια του εκπαιδευτικού έργου του διδάσκοντα. Το έργο «Ανοικτά Ακαδημαϊκά Μαθήματα στο Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα» έχει χρηματοδοτήσει μόνο τη αναδιαμόρφωση του εκπαιδευτικού υλικού. Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους. 3

4 Βιβλιογραφία Βασική Ηλεκτρονική A.P. Malvino, Εκδόσεις Τζιόλα. Χαριτάντης Γ. Ηλεκτρονικά Ι. Εισαγωγή στα Ηλεκτρονικά. Εκδόσεις Αράκυνθος Forrest Mims, Getting Started in Electronics,

5 Περιεχόμενα 5.1 Λειτουργία και Χαρακτηριστικές MOS-FET και J-FET 5

6 Προσδοκώμενα Αποτελέσματα Στην ενότητα αυτή θα μάθετε για: Φυσική Λειτουργία MOS-FET, Χαρακτηριστικά και παράμετροι MOS-FET, Χαρακτηριστικές καμπύλες MOS-FET και J-FET, Υπολογισμός Σημείου Λειτουργίας, Το MOS-FET ως ενισχυτής. 6

7 5.1 Λειτουργία και Χαρακτηριστικές MOS- FET και J-FET 7

8 Metal Oxide Semiconductor Field-Effect Transistor (MOS-FET) 8

9 Φυσική Λειτουργία MOS-FET V G =0V V DS >0 I D 0, στην πραγματικότητα R DS ~10 12 Ohm 9

10 Φυσική Λειτουργία MOS-FET Η τάση V G απωθεί τις οπές από την περιοχή p-, με αποτέλεσμα να δημιουργεί μια περιοχή απογύμνωσης. Ακόμα και για V DS >0, το I D =0 0<V G <V T (τάση κατωφλίου) V DS >0 I D =0 10

11 Φυσική Λειτουργία MOS-FET Καθώς αυξάνει η τάση V G περισσότερο από την τάση κατωφλίου V T, αρχίζει να έλκει ηλεκτρόνια και να δημιουργεί ένα στρώμα αντιστροφής (inversion layer) ή αλλιώς ένα κανάλι n-type (NMOS). Μετά την τάση κατωφλίου V T, αρχίζει να άγει το NMOS V G >V T (τάση κατωφλίου) 0<V DS < V GS -V T I D >0 Για μικρά V DS, αυξάνει γραμμικά το ρεύμα (τρίοδος ή ωμική περιοχή) 11

12 Φυσική Λειτουργία MOS-FET Καθώς αυξάνει η τάση V DS για V DS > V GS -V T το βάθος του καναλιού μηδενίζεται: Σημείο στραγγαλισμού (pinch-off) V G >V T (τάση κατωφλίου) V DS > V GS -V T I D ~Σταθερό, Η διαφορά δυναμικού στο κανάλι από S D είναι 0V V DS Συνεπώς η διαφορά δυναμικού της πύλης σε σχέση με το κανάλι είναι: V GS V GS -V DS. Όταν V GS -V DS = V T ή V DS = V GS -V T το κανάλι στραγγαλίζετε. 12

13 Λειτουργία Λυχνιών Δίοδος Λυχνία Τρίοδος Λυχνία 13

14 Φυσικά Χαρακτηρίστηκα MOS-FET Για V G >V T (+(1-3)V για NMOS, -(1-3)V για PMOS) άγει Για 0<V DS < V GS -V T ομική ή τρίοδος περιοχή Για V DS > V GS -V T στραγγαλισμός, περιοχή κόρου. MOS-FET, μεταβαλλόμενη αντίσταση ελεγχόμενη από τάση ή πηγή ρεύματος ελεγχόμενη από τάση. Τα FET είναι τρανζίστορ μονοφυούς αγωγής (unipolar), ενώ τα BJT διφυούς (bipolar). To ρεύμα εισόδου (στην πύλη) λόγω της ύπαρξης του οξειδίου (πολύ καλός μονωτής) είναι μηδενικό στο DC. Τα MOS-FET υλοποιήθηκαν αργότερα (1959) από τα BJT (1947) λόγω τεχνολογικής δυσκολίας, αν και είχε προταθεί από το

15 Συμβολισμός MOS-FET Πύκνωσης 15

16 Περιοχές Λειτουργίας MOS-FET Πύκνωσης μ n, ευκινησία φορέων C ox, χωρητ. Καναλιού /μον. Επιφ. W,L, πλάτος & μήκος καναλιού k = µ C W L, K = 1 n ox 2 k 16

17 Παράμετροι MOS-FET Στον κόρο, V DS >V GS -V T (Λειτουργία σαν ενισχυτής) I I D ή D = = 1 2 K k ( V GS ( VGS VT V 2 ) T 2 ) Παράμετροι Τεχνολογίας (σταθερές): Το L και το πάχος t ox (ή C ox ) του οξειδίου. Παράμετρος σχεδιασμού (μεταβλητή): Το W μ n, ευκινησία φορέων C ox, χωρητ. Καναλιού /μον. Επιφ. k W,L, πλάτος & μήκος καναλιού = µ C W L, K = 1 n ox 2 k 17

18 Χαρακτηριστικές Καμπύλες I-V Τρανζίστορ NMOS 18

19 Χαρακτηριστικές Εισόδου (Κανάλι-n) + VDS - ID = K(VGS-VT) 2 19

20 Χαρακτηριστικές Εξόδου (Κανάλι-n) (linear) + VDS - Ένα κανάλι-n ενός MOSFET με εφαρμοσμένα V GS και V DS και με τις συνηθισμένες κατευθύνσεις για τα ρεύματα, όπως αναγράφονται. 20

21 Σύγκριση BJT & FET BJT Ελεγχόμενο από ρεύμα VBE 0.7 V για να λειτουργεί Για λειτουργία στην γραμμική περιοχή (ενισχυτής); Η επαφή BE ορθά πολωμένη, Η επαφή BC ανάστροφα πολωμένη FET Ελεγχόμενο από τάση VGS > VT Τάση Κατωφλίου για να λειτουργεί Για λειτουργία στην περιοχή κόρου (ενισχυτής) VDS > VGS - VT IC = βib ID = K(VGS-VT) 2 21

22 MOS-FET Αραίωσης 22

23 MOS-FET Αραίωσης- Χαρακτηριστική Εξόδου 23

24 MOS-FET Αραίωσης- Χαρακτηριστική Εισόδου 24

25 Σύγκριση MOS-FET Αραίωσης & Πύκνωσης NMOS Αραίωσης PMOS Αραίωσης V GS =0 Άγει το τρανζίστορ (I DSS ) V GS >0 Άγει περισσότερο (I D ) Περιοχή πύκνωσης V GS =0 Άγει το τρανζίστορ (I DSS ) V GS <0 Άγει περισσότερο (I D ) Περιοχή πύκνωσης V GS <0 Άγει λιγότερο ((I D ) V GS V T (αρνητική) I D =0 Περιοχή αραίωσης V GS >0 Άγει λιγότερο ((I D ) V GS V T (Θετική) I D =0 Περιοχή αραίωσης NMOS Πύκνωσης PMOS Πύκνωσης V GS V T (θετική) I D =0 V GS V T (θετική) I D >0 Περιοχή πύκνωσης (μόνο) V GS V T (θετική) I D =0 V GS V T (θετική) I D >0 Περιοχή πύκνωσης (μόνο) 25

26 J-FET (Junction Gate Field-Effect Transistor) To JFET είναι στοιχείο απογύμνωσης (V p <0 για n- type),το οποίο όμως δεν μπορεί να λειτουργήσει με πύκνωση. Για V P <V GS <0 & V DS =V GS -V P στραγγαλισμός (pinch off) 26

27 J-FET (Junction Gate Field-Effect Transistor) 27

28 Ρεύμα MOS-FET Περιοχή Κόρου ID = K(VGS-VT) 2 K = Παράμετρος διαγωγιμότητας (transconductance) K = 1/2 K (W/L) K = µncox, όπου µn είναι η κινητικότητα των ηλεκτρονίων και Cox είναι η χωρητικότητα του στρώματος οξειδίου W/L τα γεωμετρικά χαρακτηριστικά του τρανζίστορ το χαρακτηρίζουν!! W είναι το πλάτος της πύλης και L είναι το μήκος της Όπως φαίνεται από την το ID W/L Διαγωγιμότητα g m =ΔI out/ ΔV in 28

29 Ρεύμα MOS-FET Περιοχή Κόρου Μοντέλο Ισοδύναμου κυκλώματος μεγάλων σημάτων (Large-signal equivalent-circuit model) ενός n-channel MOSFET το οποίο λειτουργεί στην περιοχή κόρου. (Ανάλυση DC) 29

30 Υπολογισμός Σημείου Λειτουργίας Δίνεται: VT = 2V, K = (1/2).5 ma/v 2 IG = 0 + VGS - n channel ID V1 (a) Να ευρεθεί η V1 Χρησιμοποιούμε, ID = K(VGS-VT) 2 10uA = (1/2).5 (VGS - 2) 2 Λύνουμε ως προς VGS VGS = 2.2V V1 = - 2.2V 30

31 Υπολογισμός Σημείου Λειτουργίας Δίνεται: VT = 2V, K = (1/2).5 ma/v 2 IG = 0 + VGS - n channel ID V2 (b) Να ευρεθεί η V2 Χρησιμοποιούμε, ID = K(VGS-VT) 2 10uA = (1/2).5 (VGS - 2) 2 Λύνοντας ως προς VGS VGS = 2.2V V2 = VGS = 2.2V 31

32 Υπολογισμός Σημείου Λειτουργίας IG = 0 + VGS - ID n channel Δίνεται: VT = 2V, K = (1/2).5 ma/v 2 (f) Να ευρεθεί η VGS Το ρεύμα στο τρανζίστορ και στην αντίσταση είναι ίδια λόγω του ότι IG=0 Το ρεύμα στο τρανζίστορ ID = K(VGS-VT) 2 Το ρεύμα στην αντίσταση: I=(5 - VGS)/100K Εξισώνοντας. (5 - VGS) /100K = (1/2).5 (VGS - 2) 2 Λύνουμε ως προς VGS VGS = 2.33V 32

33 Υπολογισμός Σημείου Λειτουργίας DC ανάλυση Να ευρεθούν τα ID, VGS και VDS ID VGS = 5V VGS > VT, άρα το τρανζίστορ άγει Υποθέτουμε πως λειτουργεί στον κόρο-saturation ID = K(VGS-VT) 2 ID = (0.05 ma/v 2 )(5-1) 2 ID = 0.8 ma IG = 0 + VGS - + VDS - ID VDS = VDD - ID RD VDS = 10 - (0.8)6 VDS = 5.2V VT = 1V K = 0.05 ma/v 2 (τυπικές τιμές) 33

34 Υπολογισμός Σημείου Λειτουργίας DC ανάλυση Να ευρεθούν τα ID, VGS και VDS Υποθέτουμε πως λειτουργεί στον κόρο-saturation ID = K(VGS-VT) 2 ID = K(5 - ID RS -VT) 2 18ID 2-25 ID + 8 = 0 Λύνουμε ως προς ID, ΤΡΙΩΝΥΜΟ ID = 0.89mA, 0.5mA, ΠΟΙΑ ΑΠΌ ΤΙΣ ΔΥΟ ΛΥΣΕΙΣ ΕΊΝΑΙ Η ΣΩΣΤΗ: Για ID = 0.89mA, VGS = 5 - (0.89)6 = V Για ID = 0.5mA, VGS = 5 - (0.5)6 = 2V Μόνο για ID = 0.5mA, το transistor άγει! IG = 0 + VGS - + VDS - ID VT = 1V, K = 0.5 ma/v 2 34

35 To MOS-FET Σαν Ενισχυτής Το σήμα εισόδου που θα ενισχυθεί επηρεάζει την V GS 35

36 To MOS-FET Σαν Ενισχυτής Ενίσχυση τάσης (Voltage Gain) 36

37 To MOS-FET Σαν Ενισχυτής (a) Ενισχυτής κοινής πηγής (common-source amplifier). (b) Ευθεία φόρτου και γραφική αναπαράσταση με τις χαρακτηριστικές καμπύλες του τρανζίστορ. 37

38 Σε αυτή την ενότητα μιλήσαμε για: 5.1 Λειτουργία και Χαρακτηριστικές MOS-FET και J-FET 38

39 Ολοκλήρωση Μαθήματος Συγχαρητήρια!! Έχετε ολοκληρώσει με επιτυχία το μάθημα Ηλεκτρονική Φυσική & Οπτικο- ηλεκτρονική Ενότητα 5: Τρανζίστορ Επίδρασης Πεδίου (MOS-FET, J- FET) Δρ. Δημήτριος Γουστουρίδης Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα 39

Σχετικά έγγραφα

Τρανζίστορ Επίδρασης Πεδίου Field-effect transistors (FET)

Τρανζίστορ Επίδρασης Πεδίου Field-effect transistors (FET) Χρησιµοποιούνται σε κλίµακα υψηλής ολοκλήρωσης VLSI Χρησιµοποιούνται και σε αναλογικούς ενισχυτές καθώς και στο στάδιο εξόδου ενισχυτών Ισχύος-