Δ ΙΠΛΩΜΑΤΙΚΗ Ε ΡΓΑΣΙΑ

Transcript

1 Α ΡΙΣΤΟΤΕΛΕΙΟ Π ΑΝΕΠΙΣΤΗΜΙΟ Θ ΕΣΣΑΛΟΝΙΚΗΣ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ Δ ΙΠΛΩΜΑΤΙΚΗ Ε ΡΓΑΣΙΑ ΣΥΣΤΗΜΑΤΑ ΕΓΓΡΑΦΗΣ/ΑΝΑΓΝΩΣΗΣ ΜΕ ΔΙΕΥΘΥΝΣΙΟΔΟΤΗΣΗ ΣΕ ΟΠΤΙΚΕΣ ΜΝΗΜΕΣ RAM ENCODING AND DECODING SYSTEMS FOR READ / WRITE FUNCTIONS IN OPTICAL RAM MEMORIES «ΣΤΕΛΛΑ Α. ΜΑΡΚΟΥ» ΕΠΙΒΛΕΠΩΝ ΚΑΘΗΓΗΤΗΣ: ΠΛΕΡΟΣ ΝΙΚΟΣ ΛΕΚΤΟΡΑΣ ΤΜΗΜΑΤΟΣ ΠΛΗΡΟΦΟΡΙΚΗΣ Α.Π.Θ. ΘΕΣΣΑΛΟΝΙΚΗ, ΦΕΒΡΟΥΑΡΙΟΣ 2012

2

3 Π ΕΡΙΛΗΨΗ Στην παρούσα διπλωματική εργασία παρουσιάζεται το πρόβλημα του «Memory Wall» και η ανάγκη υλοποίησης οπτικής μνήμης RAM. Σκοπός της διπλωματικής εργασίας είναι η εξερεύνηση και ο προσδιορισμός των παραγόντων εκείνων που οδηγούν στο σχεδιασμό οπτικών μνημών. Πρέπει να βρούμε έναν τρόπο να υλοποιήσουμε τα επιμέρους κομμάτια σε επίπεδο λογικών πυλών. Μερικά από τα βασικά περιφερειακά κυκλώματα της μνήμης είναι οι κωδικοποιητές και οι αποκωδικοποιητές. Βασικός στόχος της διπλωματικής εργασίας είναι η μελέτη και δημιουργία ενός αμιγώς οπτικού αποκωδικοποιητή και πιο συγκεκριμένα του row decoder. Αφού μελετήθηκε ο ηλεκτρονικός row decoder ξεκινήσαμε την υλοποίηση του οπτικού row decoder βήμα βήμα. Πρώτα υλοποιήθηκε η οπτική πύλη ΝΟΤ και στη συνέχεια η οπτική πύλη AND. Αφού μελετήθηκαν τα θετικά αποτελέσματα των οπτικών πυλών προχωρήσαμε στον κατάλληλο συνδυασμό αυτών με στόχο την υλοποίηση του row decoder. Ανάλογα με τα σήματα εισόδου που εισέρχονται στον row decoder κάθε δορά ενεργοποιείται στην έξοδό του και μία διαφορετική γραμμή αποθήκευσης της συστοιχίας κελιών μνήμης. Η επιλογή της στήλης αποθήκευσης γίνεται από τον column decoder. Η υλοποίηση του column decoder είναι πολύ απλή και υλοποιείται με έναν WDM αποπολυπλέκτη.

4 A BSTRACT In this diploma thesis is presented the problem of «Memory Wall» and the need to implement optical RAM memory. The aim of this thesis is to explore and identify the factors that lead to the design of optical memories. We must find a way to implement the individual pieces of logic gates. Some of the key regional circuits of memory are encoders and decoders. The main objective is to study and create a purely optical decoder and specifically, the row decoder. Having studied the electronic row decoder first, we continued to the implementation of the optical row decoder. We implemented the optical NOT gate and then the optical AND gate. Having studied the positive effects of optical gates, we proceeded to the appropriate combination of these in order to implement the row decoder. Depending on the input signals entering in the row decoder, only one output is activated and consequently a different line of storage memory cell array. The choice of column storage is done by the column decoder. The implementation of the column decoder is very simple and involves a WDM demultiplexer.

5 Ε ΥΧΑΡΙΣΤΙΕΣ Πριν την παρουσίαση των αποτελεσμάτων της παρούσας εργασίας, αισθάνομαι την υποχρέωση να ευχαριστήσω ορισμένους από τους ανθρώπους που γνώρισα, συνεργάστηκα μαζί τους και έπαιξαν πολύ σημαντικό ρόλο στην πραγματοποίησή της. Η εκπόνηση της διπλωματικής εργασίας απαιτεί γνώσεις, καθοδήγηση και υπομονή. Πρώτα από όλους θα ήθελα να ευχαριστήσω θερμά τον επιβλέποντα καθηγητή Πλέρο Νικόλαο για την βοήθειά του, τις συμβουλές του και την υπομονή του. Επίσης θα ήθελα να τον ευχαριστήσω και για την ευκαιρία που μου έδωσε να ασχοληθώ με το συγκεκριμένο αντικείμενο ανοίγοντάς μου καινούργιους ορίζοντες. Σημαντικό ρόλο στην εξέλιξη της διπλωματικής είχε και ο Κωνσταντίνος Βυρσωκινός ο οποίος με τις γνώσεις του έδινε πάντα λύσεις στα προβλήματα που προέκυπταν κατά τη χρήση του προγράμματος προσομοίωσης VPI. Δεν θέλω όμως να αφήσω παραπονεμένο κανένα. Η βοήθεια όλης της ομάδας του εργαστηρίου ήταν πολύτιμη και ιδιαίτερα να ευχαριστήσω τον Σωτήρη Παπαϊωάννου και την Θεονίτσα Αλεξούδη. Τέλος θα ήθελα να ευχαριστήσω την οικογένειά μου για την ψυχολογική και οικονομική στήριξη που μου παρείχαν όλα τα χρόνια των σπουδών μου. 10/2/2012 Μάρκου Α. Στέλλα

6 Π ΕΡΙΕΧΟΜΕΝΑ ΚΕΦΑΛΑΙΟ Γενικά Ταχύτητα της ηλεκτρονικής RAM (Memory Wall problem και procesor-memory gap problem) Οπτική RAM για υψηλές ταχύτητες Διάταξη με 2 SOA και ένα FLIP-FLOP Διάταξη με 1 SOA και ένα FLIP-FLOP Λειτουργια οπτικων RAM Στόχος και διάρθρωση της διπλωματικής..12 ΚΕΦΑΛΑΙΟ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΟΠΤΙΚΟΥ DECODER ΟΠΤΙΚΑ ΔΟΜΙΚΑ ΣΤΟΙΧΕΙΑ ΓΙΑ DECODERS Οπτική Πύλη ΝΟΤ Ψηφιακή Λογική Πύλη NOT Οπτική Πύλη NOT στο VPI Οπτική Πύλη AND Ψηφιακή Λογική Πύλη AND Δομή και Αρχή Λειτουργίας Διακόπτη με Ημιαγώγιμο Οπτικό Ενισχυτή Οπτική Πύλη AND στο VPI.21 ΚΕΦΑΛΑΙΟ ΓΕΝΙΚΑ ΥΛΟΠΟΙΗΣΗ ΣΤΟ VPI.39 ΚΕΦΑΛΑΙΟ Συμπεράσματα 46 ΒΙΒΛΙΟΓΡΑΦΙΑ 47

7

8 ΚΕΦΑΛΑΙΟ 1: Ε ΙΣΑΓΩΓΗ

9 ΕΙΣΑΓΩΓΗ 1.1 ΓΕΝΙΚΑ Τα τελευταία δέκα χρόνια παρατηρείται μια συνεχής εξάπλωση των δικτύων δεδομένων, που σηματοδοτείται από την πολύ μεγάλη ανάπτυξη του διαδικτύου (Internet) και του παγκόσμιου ιστού (www). Έχει παρατηρηθεί ότι η τηλεπικοινωνιακή κίνηση στο διαδίκτυο διπλασιάζεται κάθε τέσσερις με έξι μήνες. Όσο ο αριθμός των χρηστών των δικτύων δεδομένων μεγαλώνει και όσο περισσότερες υπηρεσίες παρέχονται μέσω των δικτύων, τόσο η απαίτηση για μεγαλύτερο διαθέσιμο εύρος ζώνης γίνεται επιτακτική. Οι οπτικές ίνες, που άρχισαν να χρησιμοποιούνται ήδη από τη δεκαετία του 1960, αποτελούν σήμερα το κυρίαρχο μέσo ενσύρματης μετάδοσης της πληροφορίας. Οι βασικότεροι λόγοι για τους οποίους επικράτησαν είναι το πολύ μεγάλο εύρος ζώνης της τάξης των δεκάδων THz που προσφέρουν και οι πολύ μικρές απώλειες που παρουσιάζουν. Φυσικά τα χάλκινα καλώδια χρησιμοποιούνται ακόμη αφού η πλήρης αντικατάστασή τους από οπτικές ίνες είναι πάρα πολύ δαπανηρή διαδικασία. Ο δεύτερος βασικός τρόπος μετάδοσης της πληροφορίας στα σύγχρονα τηλεπικοινωνιακά συστήματα είναι ο ασύρματος του οποίου η ανάπτυξη είναι επίσης σημαντική. Βέβαια ο ασύρματος δίαυλος δεν προσφέρει τόσο μεγάλο εύρος ζώνης όσο η οπτική ίνα. Το πραγματικά τεράστιο εύρος ζώνης της οπτικής ίνας δεν είναι δυνατόν να αξιοποιηθεί σε μεγάλο βαθμό από συστήματα στα οποία η επεξεργασία των σημάτων που διαδίδονται στην ίνα επιτελείται και με ηλεκτρονικά μέσα αφού η ταχύτητα μετάδοσης περιορίζεται από την ταχύτητα επεξεργασίας που στις ηλεκτρονικές διατάξεις δεν μπορεί να ξεπεράσει τα 80 Gbps. Ένα τυπικό ηλεκτρονικό σύστημα, όπως ένας δέκτης, έχει ταχύτητα επεξεργασίας δεδομένων ίση με 40 Gbps. Οι φωτονικές διατάξεις αποτελούν μία απάντηση στο πρόβλημα αυτό. Στις διατάξεις αυτές η επεξεργασία του σήματος γίνεται με αμιγώς οπτικό τρόπο. Αυτό σημαίνει ότι καθώς το σήμα φτάνει από την οπτική ίνα σε κάποιο δικτυακό κόμβο δεν απαιτείται η μετατροπή του σε ηλεκτρικό ώστε να πραγματοποιηθεί η επεξεργασία του. Η ταχύτητα των φωτονικών διατάξεων που έχουν αναπτυχθεί μέχρι σήμερα σε ορισμένες εφαρμογές ξεπερνά τα 100 Gbps συμβάλλοντας έτσι στην καλύτερη αξιοποίηση του εύρους ζώνης της οπτικής ίνας και καθιστώντας τη φωτονική τεχνολογία μία αναπτυσσόμενη και πολλά υποσχόμενη εφαρμοσμένη επιστημονική περιοχή. Όπως προαναφέρθηκε οι φωτονικές διατάξεις χρησιμοποιούνται στην επεξεργασία των οπτικών σημάτων. Συγκεκριμένα, μπορούν να υλοποιήσουν λογικές πύλες καθώς και λειτουργίες όπως η μεταγωγή (switching), η δρομολόγηση (routing), η μετατροπή μήκους κύματος (wavelength conversion), η πολυπλεξία (multiplexing), η αποπολυπλεξία (demultiplexing), η αναγέννηση

10 οπτικών παλμών (pulse regeneration), η ανάκτηση ρολογιού (clock recovery) κ.ά., οι οποίες πραγματοποιούνται σε δικτυακούς κόμβους. Στηριζόμενη στις ίδιες επιστημονικές αρχές που κατέστησαν το φως ως το πλέον χρησιμοποιούμενο μέσο για μετάδοση δεδομένων, η επιστήμη της φωτονικής στόχευσε περαιτέρω, στη δημιουργία τεχνολογίας και προδιαγραφών για αμιγώς οπτική ψηφιακή επεξεργασία σήματος, κάτι που θα οδηγούσε στο σπάσιμο των ορίων των ψηφιακών ηλεκτρονικών και στη μετάβαση της οικογένειας των επεξεργαστών και των υπολογιστικών συστημάτων σε μια νέα εποχή, όπως ακριβώς η τεχνολογία των οπτικών ινών οδήγησε σε μια νέα εποχή τις τηλεπικοινωνίες. Η παραπάνω απόπειρα συνοδεύτηκε από υποσχέσεις για παντοδύναμες υπολογιστικές μηχανές, με εξωπραγματικές δυνατότητες στην ταχύτητα επεξεργασίας, και από ένα όραμα για επανάσταση στον τομέα των επικοινωνιών. Ο εξοπλισμός σε κάθε τμήμα των επικοινωνιών θα μπορούσε να αντικατασταθεί από φωτονικές διατάξεις για την επεξεργασία της πληροφορίας. 1.2 ΤΑΧΥΤΗΤΑ ΤΗΣ ΗΛΕΚΤΡΟΝΙΚΗΣ RAM (MEMORY WALL PROBLEM ΚΑΙ PROCESOR-MEMORY GAP PROBLEM) Μνήμη τυχαίας προσπέλασης (RAM, Random access memory) είναι όρος που χρησιμοποιούμε για ηλεκτρονικές διατάξεις προσωρινής αποθήκευσης ψηφιακών δεδομένων (μνήμης υπολογιστή), οι οποίες επιτρέπουν πρόσβαση στα αποθηκευμένα δεδομένα στον ίδιο χρόνο οπουδήποτε και αν βρίσκονται αυτά, δηλαδή με «τυχαία πρόσβαση». Η μνήμη RAM χρησιμεύει στην αποθήκευση δυαδικών ψηφίων οργανωμένων σε ομάδες (συνήθως οκτάδες) οι οποίες λέγονται κελιά συνήθως σε κάθε κελί αποθηκεύεται ένα bit. Η χωρητικότητα της μνήμης RAM μετράται σε Kbytes, Mbytes και GBytes, όπως άλλωστε συμβαίνει για όλες τις μονάδες μνήμης. Η χωρητικότητα της RAM είναι αποφασιστικός παράγοντας για την ταχύτητα εκτέλεσης υπολογισμών από ένα υπολογιστικό σύστημα. Εκτός όμως από την χωρητικότητα καθοριστικό ρόλο παίζει και ο χρόνος προσπέλασης της μνήμης. Με τον όρο χρόνο προσπέλασης εννοούμε το χρονικό διάστημα που μεσολαβεί από τη στιγμή εκκίνησης μιας αίτησης για ένα byte ή λέξη από τη μνήμη, μέχρι αυτό να προσκομιστεί πραγματικά στον επεξεργαστή και να αποθηκευθεί σε κάποιον καταχωρητή του. Ο χρόνος αυτός μπορεί να ιδωθεί ως το διάστημα από τη στιγμή που ζητείται μια διεύθυνση στη μνήμη μέχρι τη στιγμή που τα αντίστοιχα δεδομένα θα είναι διαθέσιμα για χρήση. Η καθυστέρηση που επιβάλλεται από τους χρόνους πρόσβασης της ηλεκτρονικής μνήμης RAM της τάξης των nsec επηρεάζει αντίστοιχα ολόκληρο το υπολογιστικό σύστημα. Η βιομηχανία της πληροφορικής αγωνίζεται εδώ και αρκετά χρόνια για να ξεπεράσει ο πρόβλημα του «Memory Wall». Τα τελευταία είκοσι χρόνια η ταχύτητα της CPU βελτιώνεται με ετήσιο ρυθμό 55% ενώ η ταχύτητα της μνήμης μόνο με 10%. Αυτό μπορεί εύκολα να αναγνωριστεί στην εικόνα 1.2.1

11 που απεικονίζει την εξέλιξη της ταχύτητας του επεξεργαστή και της μνήμης τα τελευταία 40 χρόνια και τους αντίστοιχους χρόνους πρόσβασης των DRAM. Αυτό το σταθερά αυξανόμενο χάσμα μεταξύ του επεξεργαστή και της μνήμης επισημάνθηκε για πρώτη στα μέσα της δεκαετίας του '90, όπου προβλέφθηκε ότι η απόδοση του συστήματος θα "χτυπήσει" στο πρόβλημα του «Memory Wall». Εικόνα 1.2.1: Εξέλιξη της ταχύτητας του επεξεργαστή και της μνήμης Για να εξαλείψουν ως ένα βαθμό το πρόβλημα του Memory Wall, οι περισσότεροι κατασκευαστές έχουν στραφεί εμπορικά διαθέσιμες λύσεις βασισμένες σε τεχνολογία DDR3. Όμως, όταν βρίσκεται σε ενεργό mode, μια μνήμη DRAM διαβάζει ή γράφει ενεργά, και καταναλώνει ενέργεια σε τρεις περιοχές: σηματοδότηση ΙΟ, ρολόι συστήματος και πρόσβαση στον πυρήνα DRAM. Οι περιορισμοί στο χρόνο προσπέλασης μνήμης δεν προκαλούνται μόνο από τις περιορισμένες δυνατότητες γρήγορης εναλλαγής κατάστασης της ηλεκτρονικής RAM, αλλά επίσης από την αναπόφευκτη ηλεκτρονική διασύνδεση με την αντίστοιχη επεξεργαστική μονάδα. Οι τρέχουσες ερευνητικές προσπάθειες των μεγαλύτερων εταιριών υπολογιστών σε τεχνολογία οπτικών δίαυλων διασύνδεσης με χωρητικότητα μεγαλύτερη των 50 Gb/s απλά αποδεικνύει την ανάγκη να ξεπεραστούν οι προαναφερθέντες περιορισμοί με οπτικό τρόπο, αλλά οι ηλεκτρονικές διατάξεις RAM σίγουρα δε μπορούν να εκμεταλλευτούν μια τέτοια δυνατότητα. Για την εκμετάλλευση της ανερχόμενης τεχνολογίας οπτικών δίαυλων, η ιδανική λύση θα είναι η λειτουργία των κυκλωμάτων μνήμης RAM απευθείας στο οπτικό πεδίο, ώστε να εκμεταλλευτούμε άμεσα τη μεγάλη χωρητικότητα των τοπολογιών οπτικού δίαυλου. Αυτό θα μπορούσε επίσης να αποσυνδέσει τις απαιτήσεις για γρήγορη λειτουργία RAM σε on-chip εφαρμογές cache και άρα σε μικρές αποστάσεις λόγω ηλεκτρονικής διασύνδεσης, οδηγώντας σε σημαντική μείωση του footprint του CPU chip. Τα παραπάνω έχουν οδηγήσει τις ερευνητικές προσπάθειες την τελευταία δεκαετία σε εφαρμογές οπτικής μνήμης, προσπάθειες προερχόμενες και από την αντίστοιχη πρόοδο στις τηλεπικοινωνίες, όπου η φωτονική έχει ήδη οδηγήσει στην επικράτηση του φωτός ως το κυρίαρχο μέσο με συνολικές ταχύτητες μεταφοράς πάνω από το Tb/s.

12 1.3 ΟΠΤΙΚΗ RAM ΓΙΑ ΥΨΗΛΕΣ ΤΑΧΥΤΗΤΕΣ Όπως αναφέραμε και παραπάνω το γνωστό πρόβλημα του Memory Wall το οποίο αντιμετωπίζει εδώ και χρόνια η βιομηχανία της πληροφορικής οφείλεται στους χαμηλούς χρόνους προσπέλασης των ηλεκτρονικών κυκλωμάτων της DRAM, με αποτέλεσμα να αυξάνεται συνεχώς το χάσμα μεταξύ της ταχύτητας της μνήμης του επεξεργαστή και της απόδοσης. Λαμβάνοντας υπόψη την ραγδαία εξέλιξη και διείσδυση της φωτονικής είναι ζήτημα χρόνου μέχρι η αποθήκευση, η οποία βασίζεται στην ηλεκτρονική RAM, να αντικατασταθεί από οπτικές αρχιτεκτονικές διασύνδεσης. Οι ταχύτητες μετάδοσης των οπτικών RAM μπορούν να οδηγήσουν σε μείωση της καθυστέρησης στην οπτική επεξεργασία πακέτων, επιτρέποντας έτσι την αποτελεσματική αξιοποίηση του υψηλού εύρους ζώνης μετάδοσης των οπτικών. Για το σκοπό αυτό παρακάτω παρουσιάζονται τα πρώτα αμιγώς οπτικά κύτταρα RAM με πραγματικές λειτουργίες ανάγνωσης/εγγραφής (Read/Write) Διάταξη με 2 SOA και ένα FLIP-FLOP Η διάταξη αποτελείται από 2 οπτικούς ενισχυτές ημιαγωγού (SOA) και μια διάταξη αμιγώς οπτικού flip-flop, που με τη σειρά του αποτελείται από ένα ζεύγος πλήρως διασυνδεδεμένων οπτικών διακοπτών Mach-Zehnder που χρησιμοποιούν SOAs (SOA-MZI). Το οπτικό flip-flop λειτουργεί ως το στοιχείο μνήμης μοναδικού-bit, καθώς γίνεται χρήση του μηχανισμού διασύνδεσης των 2 SOA-ΜΖΙ και του χώρου των μηκών κύματος (wavelength dimension) για την αποσαφήνιση του περιεχομένου προς αποθήκευση. Οι 2 ενισχυτές SOA εκμεταλλεύονται την ετεροδιαμόρφωση κέρδους (XGM) για να χειρίζονται την πρόσβαση στα 2 SOA- MZI. Η διάταξη φαίνεται στο παρακάτω σχήμα Σχ : Οπτικό κύτταρο RAM Όπως φαίνεται στο παραπάνω σχήμα, τα δύο SOA-MZI πυροδοτούνται από δύο CW μήκη κύματος, λ1 και λ2 (στα 1559 και 1556 nm αντίστοιχα). Η λογική τιμή του κυττάρου καθορίζεται από το μήκος κύματος του κυρίαρχου CW σήματος. Πιο συγκεκριμένα, το λογικό 1 αντιστοιχεί στην κατάσταση όπου το λ1 είναι κυρίαρχο σήμα του flip-flop, ενώ το λογικό 0 αντιστοιχεί στην κατάσταση όπου το λ2 είναι το κυρίαρχο σήμα του flip-flop. Η μετάβαση από τη μια κατάσταση μνήμης στην άλλη επιτυγχάνεται μέσω ενός εξωτερικού οπτικού παλμού, που εισάγεται στους βραχίονες Set και Reset στο πάνω μέρος των SOA-MZI, επηρεάζοντας την κατάσταση του flip-flop.

13 Η λειτουργία άμεσης προσπέλασης (Random Access) του κυττάρου ελέγχεται από τους δύο οπτικούς ενισχυτές SOA που εκμεταλλεύονται την ετεροδιαμόρφωση φάσης και λειτουργούν ως διακόπτες ΟΝ/ΟFF, ελεγχόμενοι από το ανεστραμμένο Access bit. Πιο συγκεκριμένα, ένα ανεστραμμένο Access bit λογικής τιμής 1 φέρνει τους δύο SOA σε κατάσταση κορεσμού (saturation), εμποδίζοντας την ροή οπτικού σήματος μέσα από τους δύο SOAs, και κόβοντας έτσι την επικοινωνία του κυττάρου μνήμης με τον εξωτερικό κόσμο, όπως φαίνεται και στο σχήμα Σ αυτή την κατάσταση, δε μπορούν να συμβούν οι λειτουργίες Read και Write, και το κύτταρο RAM διατηρεί το περιεχόμενο του. Η πρόσβαση στο περιεχόμενο του κύτταρου RAM μπορεί να ενεργοποιηθεί μόνο όταν το ανεστραμμένο Access bit γίνει 0, όπως μπορεί να γίνει κατανοητό στα παρακάτω σχήματα. Σχήμα : Κατάσταση με Access bit = 1 Η λειτουργία ανάγνωσης (Read) επιτυγχάνεται όταν το ανεστραμμένο Access bit είναι 0 και εισέρχεται στο κύτταρο, και τα σήματα εισόδου Bit και Bit είναι και τα δύο μηδενικά. Σ αυτή την περίπτωση, το λ1 ή λ2 περιεχόμενο μεταδίδεται μέσω των SOAs στην έξοδο του κυττάρου, όπως φαίνεται στα σχήματα και , για κυρίαρχο λ1 ή λ2 αντίστοιχα. Σχήμα : Λειτουργία Read με κυρίαρχο λ1

14 Σχήμα : Λειτουργία Read με κυρίαρχο λ2 Όταν το Access bit έχει τιμή 0 και θέλουμε να γίνει λειτουργία εγγραφής (Write), τα σήματα εισόδου Bit και Bit εισέρχονται στο κύτταρο RAM μέσω των SOA και στη συνέχεια εισέρχονται στο flip-flop, λειτουργώντας ως σήματα Set και Reset αντίστοιχα. Μ αυτό τον τρόπο, ένα 1 Bit αναγκάζει το λ1 να γίνει το κυρίαρχο σήμα στο flip-flop, ενώ ένα 1 Bit αναγκάζει το λ2 να γίνει το κυρίαρχο σήμα στο flip-flop. Σ αυτό το σημείο, έχει επιτευχθεί αποθήκευση της εισερχόμενης δυαδικής τιμής στο κύτταρο RAM. Διαδοχικά στιγμιότυπα της διαδικασίας αυτής φαίνονται στα παρακάτω σχήματα.

15 Σχήμα : Στιγμιότυπα λειτουργίας Write Έχει αποδειχθεί πειραματικά ότι η ταχύτητα ανάγνωσης/εγγραφής μπορεί να φτάσει μέχρι και τα 5 GHz στο οπτικό κύκλωμα RAM cell και θεωρητικά έχει αποδειχθεί ότι μπορεί να φτάσει τα 40GHz Διάταξη με 1 SOA και ένα FLIP-FLOP Στην εικόνα απεικονίζεται μία διαφορετική διάταξη ενός οπτικού κυττάρου μνήμης. Χρησιμοποιούνται συνολικά τρεις SOA από τους οποίους οι δύο αποτελούν μία απλοποιημένη εκδοχή ενός set-reset flip-flop και ο τρίτος αποτελεί έναν ΟΝ/OFF διακόπτη με χρήση του φαινομένου XPM. Σχήμα : Διάταξη οπτικού κυττάρου μνήμης με ένα SOA και 1 FF

16 Οι δύο SOA του SR-FF τροφοδοτούνται από δύο εξωτερικά CW σήματα εισόδου με μήκη κύματος στα nm και nm και συνδέονται μέσω ενός 70:30 συζεύκτη ο οποίος εξυπηρετεί και την κυκλοφορία των σημάτων SET, RESET και του σήματος εξόδου. Το περιεχόμενο της μνήμης και η ανεστραμμένη τιμή του καταχωρούνται στα State ports ports SP#2 και SP#1αντίστοιχα και η λογική τιμή του κελιού μνήμης καθορίζεται από το μήκος κύματος του κυρίαρχου CW σήματος. Πιο συγκεκριμένα το λογικό '1 ' αντιστοιχεί στην κατάσταση όπου το λ2 είναι το κυρίαρχο σήμα στο flip-flop, ενώ το λογικό '0' επιτυγχάνεται όταν το λ1 κυριαρχεί στο οπτικό flip-flop. Η εναλλαγή μεταξύ των δύο καταστάσεων μνήμης επιτυγχάνεται μέσω εξωτερικών οπτικών παλμών οι οποίοι διαδίδονται μέσω των SET ή RESET εισόδων αντίστοιχα, εγχέοντάς την στον αντίστοιχο SOA μέσω ενός 70:30 συζεύκτη. Όταν το λ1 με τιμή το λογικό 1 χρησιμοποιείται ως σήμα SET, γίνεται μία XGM διαδικασία και ο SOA 1 οδηγείται σε κορεσμό εμποδίζοντας τη μετάδοση του εισερχόμενου λ1 σήματος. Κατά συνέπεια ο SOA2 ανακτά το κέρδος του επιτρέποντας την μετάδοση του εισερχόμενου λ2, το οποίο με τη σειρά του λειτουργεί ως σήμα ελέγχου στο SOA1 διατηρώντας την XGM διαδικασία με αποτέλεσμα να γίνεται το κυρίαρχο σήμα στο SR-FF. Το SR-FF διατηρεί αυτή την κατάσταση για όσο χρονικό διάστημα τροφοδοτείται συνεχόμενα ο SOA 1 με λ2. Με την προϋπόθεση ότι ένα RESET σήμα λ2 εισέρχεται στον SOA2 αυτός οδηγείται στον κορεσμό και ο SOA1 είναι σε θέση να ανακτήσει το κέρδος του. Συνεπώς το λ1 γίνεται τώρα το κυρίαρχο σήμα και η λειτουργία του SR-FF επιστρέφει στην αρχική της κατάσταση. Ένα οπτικό χαμηλοπερατό φίλτρο παρεμβάλλεται ανάμεσα στους 2 SOAs έτσι ώστε να φιλτράρεται ο θόρυβος που προκύπτει επιτρέποντας ταυτόχρονα την ελεύθερη κυκλοφορία και του λ1 και του λ2, μαζί με έναν ελεγκτή πόλωσης για να αντισταθμίσει οποιεσδήποτε εξαρτήσεις πόλωση από τους SOA. Το συνολικό μήκος ζεύξης μεταξύ των δύο SOAS είναι 8,5m και αντιστοιχεί σε συνολικό χρόνο μετ'επιστροφής 85 ns, περιορίζοντας έτσι την ταχύτητα λειτουργίας της εγκατάστασης σε 8Mb/s. Η λειτουργία τυχαίας προσπέλασης του κυττάρου μνήμης παρέχεται από τον SOA3 ο οποίος λειτουργεί σαν ένας διακόπτης ON/OFF, ο οποίος βασίζεται στο XGM και ελέγχεται από το ανεστραμμένο Access Bit. Ένα ανεστραμμένο Access Bit με τιμή λογικό 1 θα εμποδίσει την επικοινωνία μεταξύ του κελιού μνήμης και του έξω κόσμου, προκαλώντας μία XGM διαδικασία στον SOA3, με αποτέλεσμα να κορεστεί το κέρδος του και να μην επιτρέπει την μετάδοση οποιουδήποτε οπτικού σήματος. Σε αυτό το σημείο καμία λειτουργία ανάγνωσης ή εγγραφής δεν μπορεί να επιτευχθεί και το κελί μνήμης διατηρεί το περιεχόμενό του. Όταν το ανεστραμμένο access Bit γίνει 0 η πρόσβαση στο κελί μνήμης επιτρέπεται και πάλι. Η λειτουργία ανάγνωσης επιτυγχάνεται όταν ένα μηδενικό ανεστραμμένο access bit εισέρχεται στο κελί και τα σήματα Bit και Bit είναι μηδέν. Σε αυτήν την περίπτωση τα περιεχόμενα μνήμης λ1 και λ2 διαδίδονται μέσω του SOA3 και εξέρχονται στην έξοδο 1 ή έξοδο 2 αντίστοιχα. Εν τω μεταξύ το περιεχόμενο του SR-FF παραμένει αναλλοίωτο. Όταν το ανεστραμμένο access bit έχει τιμή το

17 λογικό 0 και η λειτουργία εγγραφής είναι έτοιμη να ξεκινήσει, το εισερχόμενο Bit και Bit διαδίδεται μέσω του SOA και εισέρχεται στο κελί μνήμης, σχηματίζοντας το SET και RESET σήμα αντίστοιχα. Ως εκ τούτου η λογική κατάσταση του SR-FF τροποποιείται ανάλογα με τους κανόνες που περιγράφτηκαν παραπάνω. Και οι τρεις συσκευές SOA έχουν μήκος 1.5mm, χρόνο ανάρρωσης μικρότερο από 80ps, μέγιστη ισχύ εξόδου στα 18mW και παρουσιάζουν μικρή αύξηση του σήματος κατά 30dB. Έχει αποδειχθεί πειραματικά ότι η ταχύτητα ανάγνωσης/εγγραφής μπορεί να φτάσει μέχρι και τα 8 Μb/s στο οπτικό κύκλωμα RAM cell και θεωρητικά έχει αποδειχθεί ότι μπορεί να φτάσει τα 10Μb/s Μελετώντας λοιπόν τους δύο τύπους των RAM cells διαπιστώνουμε ότι διαφαίνεται μία πλατφόρμα ικανή να οδηγήσει σε μεγάλες ταχύτητες και ενδεχομένως να δώσει λύση στο πρόβλημα του «Memory Wall». Ωστόσο μία τέτοια οπτική μνήμη θα χρειαστεί και τα περιφερειακά κυκλώματα όπως για παράδειγμα κωδικοποιητές και αποκωδικοποιητές οι οποίοι θα πρέπουν και αυτοί να λειτουργούν σε αντίστοιχες μεγάλες ταχύτητες. 1.4 ΛΕΙΤΟΥΡΓΙΑ ΟΠΤΙΚΩΝ RAM Κάθε μνήμη RAM, ανεξάρτητα από το είδος της (στατική ή δυναμική) είναι οργανωμένη εσωτερικά όπως στο σχήμα Τα δυαδικά ψηφία αποθηκεύονται σε συστοιχίες (arrays) κυττάρων (cells). Κάθε κύτταρο αποθηκεύει ένα ψηφίο (bit). Τα κύτταρα είναι οργανωμένα σε γραμμές (rows) και στήλες (columns). Σχήμα 1.4.1: Εσωτερική οργάνωση μνήμης RAM

18 Η επικοινωνία μεταξύ της μονάδας μνήμης και του περιβάλλοντός της επιτυγχάνεται με γραμμές εισόδου και εξόδου δεδομένων, γραμμές επιλογής διεύθυνσης και γραμμές ελέγχου, που καθορίζουν τη διεύθυνση μεταφοράς. Ένα σχηματικό διάγραμμα της μονάδας μνήμης φαίνεται στο σχήμα Σχήμα 1.4.2: Σχηματικό διάγραμμα μιας μονάδας μνήμης Οι n γραμμές εισόδου δεδομένων παρέχουν την πληροφορία που θα αποθηκευτεί στη μνήμη και οι n γραμμές εξόδου δεδομένων την πληροφορία που εξέρχεται από τη μνήμη. Οι k γραμμές διεύθυνσης προσδιορίζουν τη συγκεκριμένη λέξη που επιλέχτηκε ανάμεσα στις πολλές διαθέσιμες. Οι δύο είσοδοι ελέγχου καθορίζουν την επιθυμητή κατεύθυνση μεταφοράς. Μία μονάδα μνήμης περιγράφεται από τον αριθμό των λέξεων που περιέχει και τον αριθμό των bits ανά λέξη. Οι γραμμές διεύθυνσης επιλέγουν μία συγκεκριμένη λέξη. Κάθε λέξη της μνήμης εφοδιάζεται με έναν αριθμό αναγνώρισης, που καλείται διεύθυνση, και ο οποίος ξεκινά από το 0 και συνεχίζει με 1, 2,3 μέχρι το 2 k -1, όπου k είναι ο αριθμός των γραμμών διεύθυνσης. Η επιλογή μιας συγκεκριμένης λέξης στη μνήμη γίνεται με την εφαρμογή της διεύθυνσης των k bits στις γραμμές διεύθυνσης. Ένας αποκωδικοποιητής στο εσωτερικό της μνήμης δέχεται τη διεύθυνση και ανοίγει τους διαύλους που χρειάζονται για την επιλογή της συγκεκριμένης λέξης. Η επιλογή της θέσης μνήμης για ανάγνωση ή εγγραφή γίνεται με τη βοήθεια των γραμμών διεύθυνσης (address). Ένα μέρος της διεύθυνσης επιλέγει μέσω του αποκωδικοποιητή Χ τη γραμμή στη συστοιχία μνήμης, ενώ το υπόλοιπο μέρος της διεύθυνσης επιλέγει μέσω του αποκωδικοποιητή/επιλογέα Υ τη στήλη. Τα δεδομένα στη στήλη αυτή θα περάσουν προς/από τις γραμμές των δεδομένων. Η μνήμη εσωτερικά μπορεί να διαθέτει πολλαπλές συστοιχίες κυττάρων, με κάθε συστοιχία να αντιστοιχεί σε ένα μέρος (π.χ. σε κάθε bit) της συνολικής λέξης δεδομένων. Οι γραμμές δεδομένων της μνήμης είναι διπλής κατεύθυνσης: κατά την εγγραφή εισάγουν τα δεδομένα στη μνήμη, ενώ κατά την ανάγνωση αποτελούν την έξοδο των δεδομένων από τη μνήμη. Όπως αναφέραμε οι δύο λειτουργίες που μπορεί να εκτελέσει μία μνήμη τυχαίας προσπέλασης είναι η γραφή και η ανάγνωση. Το σήμα γραφής κανονίζει τη λειτουργία μεταφοράς προς τη μνήμη και το σήμα ανάγνωσης τη λειτουργία

19 μεταφοράς από τη μνήμη. Τα εσωτερικά κυκλώματα δέχονται ένα από αυτά τα σήματα ελέγχου και εκτελούν την επιθυμητή λειτουργία. Τα βήματα που ακολουθούνται για τη μεταφορά μίας λέξης στη μνήμη είναι τα ακόλουθα: 1. Μεταφορά της διεύθυνσης της επιθυμητής λέξης στις γραμμές διεύθυνσης. 2. Μεταφορά των bits δεδομένων, τα οποία θέλουμε να αποθηκευτούν στη μνήμη, στις γραμμές εισόδου δεδομένων. 3. Ενεργοποίηση της εισόδου ελέγχου γραφής. Η μονάδα μνήμης θα πάρει τότε τα bits από τις γραμμές εισόδου δεδομένων και θα τις αποθηκεύσει στη λέξη που καθορίζουν οι γραμμές διεύθυνσης. Τα βήματα που ακολουθούνται για τη μεταφορά μιας αποθηκευμένης λέξης έξω από τη μνήμη είναι τα ακόλουθα: 1. Μεταφορά της διεύθυνσης της επιθυμητής λέξης στις γραμμές διεύθυνσης. 2. Ενεργοποίηση της εισόδου ελέγχου ανάγνωσης. Η μνήμη θα πάρει τότε τα bits από τη λέξη που έχει επιλεγεί από τη διεύθυνση και θα τα μεταφέρει στις γραμμές δεδομένων εξόδου. Το περιεχόμενο της επιλεγμένης λέξης δεν αλλάζει μετά την ανάγνωση. Όπως παρατηρούμε ο αποκωδικοποιητής (decoder) είναι ένα από τα βασικά δομικά στοιχεία της μνήμης τυχαίας προσπέλασης RAM. Ο ρόλος του αποκωδικοποιητή είναι να επιλέγει τη λέξη της μνήμης που καθορίζεται από την διεύθυνση εισόδου. Το λογικό διάγραμμα του αποκωδικοποιητή είναι το εξής: S1 S0 D0 D1 D2 D3 S1 S0 D0 D1 D2 D3 Σχήμα 1.4.3: Λογικό διάγραμμα αποκωδικοποιητή και ο πίνακας αληθείας είναι ο: S1 S0 D0 D1 D2 D3 L L L H H H L H H L H H H L H H L H H H H H H L Πίνακας 1.4.1: Πίνακας αληθείας αποκωδικοποιητή

20 Όπως παρατηρούμε η οπτική RAM με τα δεδομένα σε μορφή φωτός δημιουργεί την ανάγκη για νέες αρχιτεκτονικές και υλοποιήσεις στα περιφερειακά λειτουργικά κυκλώματα και συνεπώς και στον Decoder. Παρακάτω θα αναλυθεί η δομή και η λειτουργία ενός οπτικού decoder. 1.5 ΣΤΟΧΟΣ ΚΑΙ ΔΙΑΡΘΡΩΣΗ ΤΗΣ ΔΙΠΛΩΜΑΤΙΚΗΣ Στα πλαίσια της παρούσας διπλωματικής εργασίας επιχειρείται να μελετηθεί ο τρόπος εγγραφής και ανάγνωσης με διευθυνσιοδότηση σε οπτικές μνήμες RAM. Τα μέχρι τώρα πειράματα έχουν δείξει ότι η ταχύτητα ανάγνωσης/εγγραφής μπορεί να φτάσει μέχρι και τα 8 Μb/s στο οπτικό κύκλωμα RAM cell και θεωρητικά έχει αποδειχθεί ότι μπορεί να φτάσει τα 10Μb/s Οι προσπάθειες για δημιουργία αμιγώς οπτικής μνήμης RAM είναι εξαιρετικά ελπιδοφόρες και για να μπορέσει να υλοποιηθεί αυτό πρέπει πρώτα να βρούμε έναν τρόπο να υλοποιήσουμε τα επιμέρους κομμάτια σε επίπεδο λογικών πυλών. Μερικά από τα βασικά περιφερειακά κυκλώματα της μνήμης είναι οι κωδικοποιητές και οι αποκωδικοποιητές. Βασικός στόχος της διπλωματικής εργασίας είναι η μελέτη και δημιουργία ενός αμιγώς οπτικού αποκωδικοποιητή. Η διάρθρωση της εργασίας παρουσιάζεται στη συνέχεια: Στο πρώτο κεφάλαιο, παρουσιάζεται το γενικό πλαίσιο του τομέα των τηλεπικοινωνιών όπου ανήκει το προς μελέτη αντικείμενο της διπλωματικής εργασίας. Περιγράφεται το πρόβλημα του Memory Wall που παρουσιάζουν οι ηλεκτρονικές μνήμες της εποχής μας και το πώς μπορούν να δώσουν λύση σε αυτό οι οπτικές μνήμες RAM. Τέλος αναφέρεται η λειτουργία της οπτικής μνήμης RAM και 2 υλοποιήσεις κελιών μνήμης. Στο δεύτερο κεφάλαιο γίνεται αναφορά η αρχιτεκτονική ενός οπτικού decoder. Πιο συγκεκριμένα παρουσιάζεται η αρχιτεκτονική οπτικής διευθυνσιοδότησης σε οπτικές μνήμες RAM οι οποίες χρησιμοποιούν WDM-formatted λέξεις. αναφέρονται και αναλύονται οι οπτικές πύλες NOT και AND, οι οποίες αποτελούν τα βασικά δομικά στοιχεία του decoder. Στο τρίτο κεφάλαιο της εργασίας παρουσιάζεται η υλοποίηση στο οπτικού decoder στο πρόγραμμα προσομοίωσης VPI και τα αποτελέσματά του. Πιο συγκεκριμένα περιγράφονται αναλυτικά τα components από τα οποία αποτελείται ο row decoder καθώς η υλοποίηση του column decoder είναι πολύ απλή. Στο τέταρτο κεφάλαιο συνοψίζονται τα αποτελέσματα της μελέτης που πραγματοποιήθηκε και κάποιες προοπτικές για μελλοντική έρευνα στο συγκεκριμένο αντικείμενο

21 ΚΕΦΑΛΑΙΟ 2: Α ΡΧΙΤΕΚΤΟΝΙΚΗ ΟΠΤΙΚΗΣ ΔΙΕΥΘΥΝΣΙΟΔΟΤΗΣΗΣ ΣΕ ΟΠΤΙΚΕΣ RAM: WDM- FORMATTED WORDS

22

23 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΟΠΤΙΚΗΣ ΔΙΕΥΘΥΝΣΙΟΔΟΤΗΣΗΣ ΣΕ ΟΠΤΙΚΕΣ RAM: WDM-FORMATTED WORDS 2.1 ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΟΠΤΙΚΟΥ DECODER Όπως αναφέραμε και στην ενότητα 1.3 διαπιστώνουμε ότι οι αποκωδικοποιητές γραμμής και στήλης είναι αυτοί που καθορίζουν σε ποιο κύτταρο μνήμης θα αποθηκευτεί η πληροφορία. Ο αποκωδικοποιητή γραμμής Χ επιλέγει τη γραμμή στη συστοιχία μνήμης, ενώ ο αποκωδικοποιητής στήλης Υ επιλέγει τη στήλη. Ανάλογα με τον συνδυασμό των οπτικών σημάτων στις εισόδους του ενεργοποιείται μια και μόνη έξοδος. Ο οπτικός decoder που έχουμε κατασκευάσει αποτελείται συνολικά από δύο οπτικές πύλες ΝΟΤ, τέσσερις οπτικές πύλες AND και τέσσερις οπτικές πύλες ΝΟΤ μετά από κάθε AND. Ο συνδυασμός των AND και ΝΟΤ πυλών μας δίνει ίδιες εξόδους με αυτές που θα προέκυπταν από μία πύλη ΝΑΝD. Σχήμα 2.1.1: Αρχιτεκτονική οπτικού decoder

24 Στον row decoder του σχήματος εισέρχονται δύο σήματα ελέγχου σε διαφορετικό μήκος κύματος το καθένα. Ανάλογα με τις εισόδους του row decoder ενεργοποιείται μία μόνο από τις τέσσερις εξόδους του και το σήμα μου οδηγείται στον 3dB συζεύκτη. Στη συνέχεια στον 3dB συζεύκτη εισέρχεται και το WDM formatted word το οποίο οδηγείται στο SOA. Όταν το σήμα μου εξέρχεται από τον SOA εισέρχεται σε έναν WDM αποπολυπλέκτη και κάθε bit χωρίζεται σε ένα διαφορετικό μήκος κύματος. Στην ουσία ο WDM αποπολυπλέκτης είναι αυτός ο οποίος έχει τον ρόλο του column decoder. Σε κάθε Ram-cell αποθηκεύεται κάθε bit σε διαφορετικό μήκος κύματος. Το bit που θέλουμε να αποθηκεύσουμε σε ένα RAM-cell γίνεται drop στο κελί που έχει επιλεχθεί από τον αποκωδικοποιητή γραμμής και τον αποκωδικοποιητή στήλης. Σε αυτό το σημείο πρέπει να επισημάνουμε ότι η αρχιτεκτονική του κελιού μνήμης είναι αυτή που παρουσιάστηκε στην δεύτερη περίπτωση. Δηλαδή η διάταξή μας αποτελείται από ένα SOA και ένα Flip-Flop. Συμπεραίνουμε ότι το να έχουμε κάθε bit μιας λέξης σε διαφορετικό μήκος κύματος είναι πολύ σημαντικό διότι δεν είναι τόσο πολύπλοκο όσο το να διαχωρίζαμε κάθε bit μιας λέξης ως προς το χρόνο. Επίσης με αυτόν τον τρόπο εκμεταλλευόμαστε και τα πλεονεκτήματα της τεχνολογίας WDM. 2.2 ΟΠΤΙΚΑ ΔΟΜΙΚΑ ΣΤΟΙΧΕΙΑ ΓΙΑ DECODERS Για να μπορέσουμε να υλοποιήσουμε έναν οπτικό αποκωδικοποιητή πρέπει πρώτα να υλοποιήσουμε τα επιμέρους στοιχεία του. Όπως είδαμε ένας ηλεκτρονικός decoder αποτελείται σε επίπεδο λογικών πυλών από πύλες NOT και NAND. Συνεπώς πρέπει να βρούμε έναν τρόπο να υλοποιήσουμε αυτές τις πύλες στα οπτικά Οπτική Πύλη ΝΟΤ Ψηφιακή Λογική Πύλη NOT Η ψηφιακή λογική πύλη NOT (ΟΧΙ) έχει μόνο μία είσοδο και δίνει μόνο μία έξοδο. Η λειτουργία της είναι η αντιστροφή του λογικού σήματος της εισόδου. Ο πίνακας αληθείας της πύλης είναι: Είσοδος Έξοδος A ΟΧΙ A Πίνακας : Πίνακας αληθείας πύλης ΝΟΤ

25 και το κυκλωματικό σχεδιάγραμμα είναι το εξής: Σχήμα : Κυκλωματικό διάγραμμα πύλης ΝΟΤ Οπτική Πύλη NOT στο VPI Στην εικόνα παρουσιάζεται η διάταξη της πύλης ΝΟΤ μακροσκοπικά. Παρατηρούμε ότι το βασικό δομικό στοιχείο μίας οπτικής πύλης ΝΟΤ είναι ο οπτικός ημιαγώγιμος ενισχυτής SOA (Semiconductor Optical Amplifiers). Στο SOA εισέρχονται δύο σήματα. Το ένα σήμα το οποίο περιέχει και τα data αποτελεί το σήμα ελέγχου (CTR) ενώ το άλλο CW σήμα μου είναι αυτό το οποίο θα φιλτράρω για να πάρω στην έξοδο. Μετά την έξοδο από το SOA το αρχικό CW σήμα μου διαμορφώνεται στο αντίθετο από το σήμα ελέγχου λόγω του φαινομένου ΧΡΜ. Σχήμα : Διάγραμμα οπτικής πύλης ΝΟΤ Στην εικόνα απεικονίζεται η διάταξη της οπτικής πύλης ΝΟΤ, όπως σχεδιάστηκε με τη βοήθεια του προγράμματος προσομοίωσης VPI. Σχήμα : Διάταξη οπτικής πύλης ΝΟΤ στο VPI

26 Στην ουσία η παραπάνω εικόνα αποτελεί μία οπτική πύλη ΝΟΤ όπου στην έξοδο του SOA παίρνουμε το αντίθετο σήμα από αυτό που δίνουμε στην είσοδο του SOA. Σε αυτή την εικόνα φαίνονται ξεκάθαρα τα βασικά στοιχεία της διάταξης, όπως οι 3dB συζεύκτες, το κατάλληλο ζωνοπερατό φίλτρο (BPF-Band Pass Filter), το σήμα ελέγχου CTR, το σήμα εισόδου CW, ο SOA. Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας). Στις εικόνες και βλέπουμε το σήμα που εισέρχεται στην οπτική πύλη ΝΟΤ και το διάγραμμα ματιού αντίστοιχα. Σχήμα : Σήμα εισόδου στην πύλη ΝΟΤ Σχήμα : Eyediagram σήματος εισόδου πύλης ΝΟΤ Στις εικόνες και παρουσιάζεται η έξοδος της πύλης ΝΟΤ και το διάγραμμα ματιού του σήματος εξόδου.

27 Σχήμα : Σήμα εξόδου στην πύλη ΝΟΤ Σχήμα : Eyediagram σήματος εξόδου πύλης ΝΟΤ Παρατηρούμε ότι όπου υπάρχουν 1 στο σήμα εισόδου έχουν γίνει μηδενικά στο σήμα εξόδου και όπου υπήρχαν μηδενικά στο σήμα εισόδου έχουν γίνει άσσοι στο σήμα εξόδου. Επίσης παρατηρούμε ότι καθώς το σήμα μου περνάει μέσα από το SOA ενισχύεται κατά πολύ, από το 1mW στην είσοδο φτάνει τα 13,5 mw στην έξοδο. Το διάγραμμα ματιού που προκύπτει στην έξοδο είναι καθαρό και η στάθμη του μηδενός διακρίνεται εμφανώς από την αντίστοιχη στάθμη του άσσου. Ωστόσο το cross of point παραμένει χαμηλό λόγω του recovery time του SOA Οπτική Πύλη AND Ψηφιακή Λογική Πύλη AND Η ψηφιακή λογική πύλη AND (ΚΑΙ) έχει δύο εισόδους και δίνει μία έξοδο. Το αποτέλεσμα της εξόδου της είναι ο πολλαπλασιασμός των εισόδων της.

28 Παρακάτω παρουσιάζεται ο πίνακας αληθείας της AND με 2 εισόδους και μία έξοδο: Πίνακας : Πίνακας αληθείας πύλης AND και το κυκλωματικό σχεδιάγραμμα είναι το εξής: Σχήμα : Κυκλωματικό διάγραμμα πύλης AND Η υλοποίηση της οπτικής AND γίνεται με χρήση οπτικού συμβολομετρικού διακόπτη με ημιαγώγιμο οπτικό ενισχυτή Δομή και Αρχή Λειτουργίας Διακόπτη με Ημιαγώγιμο Οπτικό Ενισχυτή Η δομή ενός διακόπτη τύπου Mach-Zehnder (Mach-Zehnder Interferometer- MZI) με ημιαγώγιμο οπτικό ενισχυτή (SOA) φαίνεται στο σχήμα Παρατηρούμε ότι το MZI έχει έναν SOA τοποθετημένο σε κάθε βραχίονα. Το σήμα εισόδου εισέρχεται στο διακόπτη και διαχωρίζεται σε δύο ίσες συνιστώσες με τη βοήθεια ενός 3 db οπτικού συζεύκτη. Σχήμα : Δομή SOA-MZI

29 Κάθε συνιστώσα διαδίδεται μέσα από τον αντίστοιχο βραχίονα με τον ενισχυτή, και στην έξοδο του διακόπτη οι δύο συνιστώσες επανενώνονται και συμβάλλουν με τη βοήθεια ενός δεύτερου 3 db οπτικού συζεύκτη. Αξίζει να σημειωθεί ότι οι δύο οπτικοί 3 db συζεύκτες, εκτός του διαχωρισμού της οπτικής δέσμης σε δύο συνιστώσες ίδιας ισχύος, εισάγουν και μια διαφορά φάσης ίση με π/2 μεταξύ των δύο συνιστωσών, που εμφανίζονται στην έξοδό του. Το σήμα ελέγχου εισάγεται στο διακόπτη και, συγκεκριμένα, στο SOA του πάνω βραχίονα, μέσω ενός επιπλέον οπτικού συζεύκτη, ο οποίος είναι τοποθετημένος στον πάνω βραχίονα, ακριβώς πριν τον ημιαγωγό. Αποτέλεσμα αυτού είναι το σήμα ελέγχου να επιδρά μόνο στη μία από τις δύο χωρικές συνιστώσες του σήματος εισόδου. Στο σχήμα (α) περιγράφεται η λειτουργία του σε κατάσταση μη μεταγωγής ή αλλιώς στην κατάσταση OFF, απουσία, δηλαδή, σήματος ελέγχου. Το σήμα ρολογιού διασπάται στο συζεύκτη εισόδου σε δύο πεδία, τα οποία αποκτούν διαφορά φάσης π/2 μεταξύ τους, διαδίδονται μέσα από τους δυο βραχίονες με τους αντίστοιχους SOAs, και φτάνουν στις εισόδους του συζεύκτη εξόδου έχοντας την ίδια ακριβώς σχέση φάσης, π/2. Στο συζεύκτη εξόδου επανεισάγεται ολίσθηση φάσης κατά π/2 μεταξύ των οπτικών δεσμών, αλλά κατά αντίθετο τρόπο από ό,τι στο συζεύκτη εισόδου, με αποτέλεσμα στη μια θύρα εξόδου του διακόπτη να υπάρχει διαφορά φάσης π μεταξύ των δύο συνιστωσών, και επομένως πλήρως αναιρετική συμβολή, ενώ στην άλλη θύρα εξόδου η διαφορά φάσης μεταξύ των δύο συνιστωσών είναι 0, οπότε η συμβολή είναι πλήρως προσθετική. Το σύνολο, λοιπόν, του σήματος εισόδου εξέρχεται από τη θύρα, στην οποία γίνεται πλήρως προσθετική συμβολή και η οποία ονομάζεται θύρα μη μεταγωγής (Unswitched-port), ενώ η άλλη θύρα, στην οποία γίνεται πλήρως αναιρετική συμβολή, αποδίδει μηδενική οπτική ισχύ. Ο διακόπτης βρίσκεται σε κατάσταση μεταγωγής, όταν εισέρχεται οπτικός παλμός σήματος ελέγχου στον ένα από τους δύο βραχίονες, και η κατάσταση αυτή περιγράφεται στο σχήμα (β). Οι δύο συνιστώσες του σήματος εισόδου φτάνουν στους αντίστοιχους SOAs με τον ίδιο ακριβώς τρόπο, όπως περιγράφηκε στην κατάσταση μη μεταγωγής του συμβολομέτρου. Εκεί, η μεν μία, που διαδίδεται μέσα από τον ημιαγωγό που δεν δέχεται σήμα ελέγχου, θεωρητικά διατηρεί την αρχική της φάση, η δεύτερη συνιστώσα όμως «συνταξιδεύει» μες στο SOA με τον ισχυρό παλμό ελέγχου, με αποτέλεσμα να μεταβάλλεται ο δείκτης διάθλασης του ενισχυτή. Αποτέλεσμα της μεταβολής του δείκτη διάθλασης του ενισχυτή είναι η ολίσθηση τη φάσης της συνιστώσας του σήματος ρολογιού στην έξοδο του SOA κατά π, σε σχέση με τη φάση της ίδιας συνιστώσας στην είσοδο, λόγω του φαινομένου της ετεροδιαμόρφωσης φάσης (XPM). Έτσι, στο συζεύκτη εξόδου οι δύο οπτικές δέσμες του σήματος ρολογιού συμβάλλουν με μια σχετική διαφορά φάσης π, συγκριτικά με την κατάσταση μη μεταγωγής, οπότε στη θύρα μη μεταγωγής η συμβολή είναι τώρα πλήρως αναιρετική, ενώ στην άλλη θύρα είναι πλήρως προσθετική. Κατά συνέπεια, όλο το σήμα ρολογιού εξέρχεται τώρα από τη δεύτερη θύρα εξόδου, η οποία και ονομάζεται θύρα μεταγωγής (Switch-port), και ο διακόπτης άλλαξε κατάσταση και βρίσκεται, πλέον, σε κατάσταση μεταγωγής, ή αλλιώς στην κατάσταση ΟΝ. Λόγω της ομόρροπης διάδοσης των σημάτων ελέγχου και εισόδου θα εμφανίζεται, προφανώς, στην έξοδο του διακόπτη και ένα ανεπιθύμητο ποσοστό του σήματος ελέγχου.

30 Οπτική Πύλη AND στο VPI Όπως αναφέραμε και στην ενότητα 2.1 ο decoder της οπτικής μνήμης RAM αποτελείται από 4 διαφορετικές οπτικές πύλες AND. Ο όρος διαφορετικές αναφέρεται μόνο ως προς τις εισόδους που δίνουμε σε κάθε AND καθώς το βασικό δομικό στοιχείο, δηλαδή ο διακόπτης με ημιαγώγιμο οπτικό ενισχυτή (ΜΖΙ-SOA), δεν αλλάζει. Στα σχήματα που ακολουθούν παρουσιάζονται οι τέσσερις διαφορετικές υλοποιήσεις. 1 η Υλοποίηση AND: Σε αυτήν την περίπτωση έχουμε τρεις εισόδους που εισέρχονται στην πύλη AND και παίρνουμε μία έξοδο. Τα δύο από τα τρία σήματά μου περιέχουν data ενώ το τρίτο σήμα data C είναι το αντίθετο του σήματος datab. Τα σήματα εισόδου A και Β είναι οι έξοδοι από 2 πύλες ΝΟΤ. Κάθε σήμα βρίσκεται σε διαφορετικό μήκος κύματος. Το σήμα data A της εικόνας αποτελεί το σήμα ελέγχου, ενώ το σήμα data B είναι το σήμα το οποίο θα πάρω στην έξοδο διαμορφωμένο από το σήμα data A. Ο ρόλος του τρίτου σήματος εισόδου είναι να καταπιέσει τους επιπλέον παλμούς, μικρής ισχύος, που γεννιούνται στην έξοδό λόγω του φαινομένου ΧΡΜ. Σχήμα : Διάγραμμα οπτικής πύλης AND 1 Στο σχήμα βλέπουμε την υλοποίηση της AND με το πρόγραμμα προσομοίωσης VPI. Όπως αναφέραμε και παραπάνω το σήμα data A είναι η έξοδος της πύλης ΝΟΤ 1 και το σήμα data B είναι η έξοδος της ΝΟΤ 2. Το data C σήμα της τρίτης εισόδου εισάγεται στο SOA-MZI με κάποια καθυστέρηση ώστε να εξισορροπηθεί η καθυστέρηση που προκύπτει εξαιτίας των SOAs των πυλών ΝΟΤ.

31 Σχήμα : Διάταξης οπτικής πύλης AND 1 στο VPI Τα βασικά στοιχεία της διάταξης είναι οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), τα σήματα ελέγχου CTR,, οι SOA, οι εξασθενητές (attenuators) και το στοιχείο που εισάγει καθυστέρηση. Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας). Στα σχήματα και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του πάνω βραχίονα. Σχήμα : Σήμα εισόδου στην πύλη AND 1 [πάνω βραχίονας]

32 Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 1 [πάνω βραχίονας] Παρατηρούμε ότι το σήμα εισόδου του πάνω βραχίονα το οποίο προέρχεται από μία πύλη ΝΟΤ μας δίνει ένα καθαρό διάγραμμα ματιού. Το ίδιο ισχύει και για το σήμα του κάτω βραχίονα. Σχήμα : Σήμα εισόδου στην πύλη AND 1 [κάτω βραχίονας] Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 1 [κάτω βραχίονας]

33 Τέλος στα σχήματα και παρουσιάζεται το σήμα μου στην έξοδο της πύλης AND και το διάγραμμα ματιού. Το αποτέλεσμα της πύλης AND είναι το σήμα του κάτω βραχίονα επηρεασμένο από το σήμα του πάνω βραχίονα λόγω του φαινομένου XPM. Παρατηρούμε ότι το σήμα μου ενισχύεται από 1,7mW στην είσοδο σε 15mW στην έξοδο. Σχήμα : Σήμα εξόδου στην πύλη AND 1 Το διάγραμμα ματιού της εξόδου είναι καθαρό και η στάθμη του μηδενός διακρίνεται εμφανώς από την αντίστοιχη στάθμη του άσσου. Ωστόσο το cross of point παραμένει χαμηλό, κοντά στα 3 mw, λόγω του recovery time του SOA. Σχήμα : Διάγραμμα ματιού σήματος εξόδου στην πύλη AND 1 Παρακάτω παρουσιάζονται οι είσοδοι και η έξοδος της ΑΝD σε ένα διάγραμμα. Παρατηρούμε ότι όταν έχουμε 2 άσσους στις εισόδους στην έξοδό μου παίρνω πάλι άσσο. Όταν έχουμε 2 μηδενικά στις εισόδους μου στην έξοδό μου παίρνω πάλι μηδέν, ενώ όταν έχω έναν άσσο και ένα μηδενικό στις εισόδους μου η έξοδός μου είναι πάλι μηδέν.

34 Σχήμα : Διάγραμμα εισόδων-εξόδου AND 1 2 η Υλοποίηση AND: Όπως στην περίπτωση 1 έτσι και εδώ έχουμε τρεις εισόδους που εισέρχονται στην πύλη AND και παίρνουμε μία έξοδο. Τα δύο από τα τρία σήματά μου περιέχουν data ενώ το τρίτο σήμα είναι ένα απλό CW σήμα. Τα σήματα εισόδου που περιέχουν data είναι οι έξοδοι από 2 πύλες ΝΟΤ. Κάθε σήμα βρίσκεται σε διαφορετικό μήκος κύματος. Το σήμα data A της εικόνας αποτελεί το σήμα ελέγχου, ενώ το σήμα data B είναι το σήμα το οποίο θα πάρω στην έξοδο διαμορφωμένο από το σήμα data A. Ο ρόλος του τρίτου σήματος εισόδου είναι να καταπιέσει τους επιπλέον παλμούς, μικρής ισχύος, που γεννιούνται στην έξοδό λόγω του φαινομένου ΧΡΜ. Σχήμα : Διάγραμμα οπτικής πύλης AND 2 Η διαφορά αυτής της υλοποίησης από την προηγούμενη είναι ότι μόνο το σήμα του πάνω βραχίονα data A προέρχεται από μία πύλη ΝΟΤ ενώ το σήμα data B όχι. Επίσης το τρίτο σήμα CW δεν περιέχει data όπως το C σήμα της υλοποίησης 1. Στο σχήμα παρουσιάζεται η υλοποίηση της πύλης AND 2 με το πρόγραμμα προσομοίωσης VPI.

35 Σχήμα : Διάταξη οπτικής πύλης AND 2 στο VPI Τα βασικά στοιχεία της διάταξης είναι οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), τα σήματα ελέγχου CTR, τα σήματα εισόδου CW, οι SOA, ο εξασθενητς (attenuators) και το στοιχείο που εισάγει καθυστέρηση. Το σήμα μου στο δεύτερο βραχίονα εισάγεται με κάποια καθυστέρηση ώστε να εξισορροπηθεί η καθυστέρηση που προκύπτει στον πάνω βραχίονα εξαιτίας του SOA της πύλης ΝΟΤ. Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας). Στα σχήματα και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του πάνω βραχίονα. Το σήμα που εισέρχεται στον πάνω βραχίονα είναι αποτέλεσμα της πύλης ΝΟΤ. Σχήμα : Σήμα εισόδου στην πύλη AND 2 [πάνω βραχίονας]

36 Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 2 [πάνω βραχίονας] Ενώ στις εικόνες και παρουσιάζεται το σήμα εισόδου του και το διάγραμμα ματιού του κάτω βραχίονα. Σχήμα : Σήμα εισόδου στην πύλη AND 2 [κάτω βραχίονας] Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 2 [κάτω βραχίονας]

37 Παρατηρούμε ότι τα σήματα και των δύο εισόδων μας δίνουν καθαρά διαγράμματα ματιού με ευδιάκριτες στάθμες του μηδενός και του ένα. Τέλος στα σχήματα και παρουσιάζεται το σήμα στην έξοδο της πύλης AND και το διάγραμμα ματιού. Σχήμα : Σήμα εξόδου στην πύλη AND 2 Σχήμα : Διάγραμμα ματιού σήματος εξόδου στην πύλη AND 2 Το σήμα μου στην έξοδο έχει ενισχυθεί αρκετά. Η ισχύς του σήματος φτάνει τα 14 mw ενώ το σήμα εισόδου του πάνω βραχίονα είχε ισχύ 2,1mW και του κάτω βραχίονα 1,79mW. To διάγραμμα ματιού που προκύπτει είναι σχετικά καθαρό με χαμηλο cross of point λόγω του recovery time του SOA. Παρακάτω παρουσιάζονται οι είσοδοι και η έξοδος της ΑΝD σε ένα διάγραμμα. Παρατηρούμε ότι όταν έχουμε 2 άσσους στις εισόδους στην έξοδό μου παίρνω πάλι άσσο. Όταν έχουμε 2 μηδενικά στις εισόδους μου στην έξοδό μου παίρνω πάλι μηδέν, ενώ όταν έχω έναν άσσο και ένα μηδενικό στις εισόδους μου η έξοδός μου είναι πάλι μηδέν.

38 Σχήμα : Διάγραμμα εισόδων-εξόδου AND 2 3 η Υλοποίηση AND: Η τρίτη υλοποίηση θυμίζει κατά πολύ την πρώτη. Και εδώ έχουμε τρεις εισόδους που εισέρχονται στην πύλη AND και παίρνουμε μία έξοδο. Τα δύο από τα τρία σήματά μου περιέχουν data ενώ το τρίτο σήμα data C είναι το αντίθετο του σήματος datab. Η βασική διαφοροποίησης είναι ότι μόνο το σήμα Β προέρχεται από μία ΝΟΤ. Κάθε σήμα βρίσκεται σε διαφορετικό μήκος κύματος. Το σήμα data A της εικόνας αποτελεί το σήμα ελέγχου, ενώ το σήμα data B είναι το σήμα το οποίο θα πάρω στην έξοδο διαμορφωμένο από το σήμα data A. Ο ρόλος του τρίτου σήματος εισόδου είναι να καταπιέσει τους επιπλέον παλμούς, μικρής ισχύος, που γεννιούνται στην έξοδό λόγω του φαινομένου ΧΡΜ. Σχήμα : Διάγραμμα οπτικής πύλης AND 3 Στο σχήμα βλέπουμε την υλοποίηση της AND με το πρόγραμμα προσομοίωσης VPI. Το σήμα data C, το οποίο είανι το αντίθετο του data B εισάγεται στο SOA-MZI με κάποια καθυστέρηση ώστε να εξισορροπηθεί η καθυστέρηση που προκύπτει εξαιτίας των SOAs των πυλών ΝΟΤ.

39 Σχήμα : Διάταξη οπτικής πύλης AND 3 στο VPI Τα βασικά στοιχεία της διάταξης είναι οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), τα σήματα ελέγχου CTR,, οι SOA, οι εξασθενητές (attenuators) και το στοιχείο που εισάγει καθυστέρηση. Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας). Στα σχήματα και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του πάνω βραχίονα. Σχήμα : Σήμα εισόδου στην πύλη AND 3 [πάνω βραχίονας] Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 3 [πάνω βραχίονας]

40 Ενώ στις εικόνες και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του κάτω βραχίονα. Το σήμα το οποίο εισέρχεται στον κάτω βραχίονα είναι αποτέλεσμα της πύλης ΝΟΤ. Σχήμα : Σήμα εισόδου στην πύλη AND 3 [κάτω βραχίονας] Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 3 [κάτω βραχίονας] Τέλος στα σχήματα και παρουσιάζεται το σήμα στην έξοδο της πύλης AND και το διάγραμμα ματιού. Σχήμα : Σήμα εξόδου στην πύλη AND 3

41 Σχήμα : Διάγραμμα ματιού σήματος εξόδου στην πύλη AND 3 Παρακάτω παρουσιάζονται οι είσοδοι και η έξοδος της ΑΝD σε ένα διάγραμμα. Παρατηρούμε ότι όταν έχουμε 2 άσσους στις εισόδους στην έξοδό μου παίρνω πάλι άσσο. Όταν έχουμε 2 μηδενικά στις εισόδους μου στην έξοδό μου παίρνω πάλι μηδέν, ενώ όταν έχω έναν άσσο και ένα μηδενικό στις εισόδους μου η έξοδός μου είναι πάλι μηδέν. Σχήμα : Διάγραμμα εισόδων-εξόδου AND 3 4 η Υλοποίηση AND: Η τέταρτη υλοποίηση μοιάζει πολύ με την δεύτερη. Και εδώ έχουμε τρεις εισόδους που εισέρχονται στην πύλη AND και παίρνουμε μία έξοδο. Τα δύο από τα τρία σήματά μου περιέχουν data ενώ το τρίτο σήμα είναι ένα απλό CW σήμα. Η βασική διαφορά τους είναι ότι εδώ κανένα από τα σήματα δεδομένων δεν προέρχεται από πύλη ΝΟΤ. Κάθε σήμα βρίσκεται σε διαφορετικό μήκος κύματος. Το σήμα data A της εικόνας αποτελεί το σήμα ελέγχου, ενώ το σήμα data B είναι το σήμα το οποίο θα πάρω στην έξοδο διαμορφωμένο από το σήμα data A. Ο ρόλος του τρίτου σήματος εισόδου είναι να καταπιέσει τους

42 επιπλέον παλμούς, μικρής ισχύος, που γεννιούνται στην έξοδό λόγω του φαινομένου ΧΡΜ. Σχήμα : Διάγραμμα οπτικής πύλης AND 4 Στην εικόνα βλέπουμε την υλοποίηση της τέταρτη οπτική πύλη AND στο πρόγραμμα προσομοίωσης VPI. Σχήμα : Διάταξη οπτικής πύλης AND 4 στο VPI Τα βασικά στοιχεία της διάταξης είναι οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), τα σήματα ελέγχου CTR, τα σήματα εισόδου CW, οι SOA και οι εξασθενητές (attenuators). Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας). Στα σχήματα και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του πάνω βραχίονα.

43 Σχήμα : Σήμα εισόδου στην πύλη AND 4 [πάνω βραχίονας] Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 4 [πάνω βραχίονας] Ενώ στις εικόνες και παρουσιάζεται το σήμα εισόδου και το διάγραμμα ματιού του κάτω βραχίονα. Σχήμα : Σήμα εισόδου στην πύλη AND 4 [κάτω βραχίονας]

44 Σχήμα : Διάγραμμα ματιού σήματος εισόδου στην πύλη AND 4 [κάτω βραχίονας] Και τα δύο σήματα εισόδου είναι καθαρά σήματα με καθαρά διαγράμματα ματιού. Το σήμα που προκύπτει φαίνεται στην εικόνα Παρατηρούμε ότι το αρχικό μου σήμα έχει ενισχυθεί κατά πολύ και η ισχύς του έχει φτάσει στα 11,3 mw. Σχήμα : Σήμα εξόδου στην πύλη AND 4 Το διάγραμμα ματιού που προκύπτει στην έξοδο είναι καθαρό και η στάθμη του μηδενός διακρίνεται εμφανώς από την αντίστοιχη στάθμη του άσσου. Σχήμα : Διάγραμμα ματιού σήματος εξόδου στην πύλη AND 4

45 Παρακάτω παρουσιάζονται οι είσοδοι και η έξοδος της ΑΝD σε ένα διάγραμμα. Παρατηρούμε ότι όταν έχουμε 2 άσσους στις εισόδους στην έξοδό μου παίρνω πάλι άσσο. Όταν έχουμε 2 μηδενικά στις εισόδους μου στην έξοδό μου παίρνω πάλι μηδέν, ενώ όταν έχω έναν άσσο και ένα μηδενικό στις εισόδους μου η έξοδός μου είναι πάλι μηδέν. Σχήμα : Διάγραμμα εισόδων-εξόδου AND 4

46

47 ΚΕΦΑΛΑΙΟ 3: Ο ΠΤΙΚΟ ΚΥΚΛΩΜΑ DECODER: ΥΛΟΠΟΙΗΣΗ ΣΤΟ VPI

48 ΟΠΤΙΚΟ ΚΥΚΛΩΜΑ DECODER: ΥΛΟΠΟΙΗΣΗ ΣΤΟ VPI - ΑΠΟΤΕΛΕΣΜΑΤΑ 3.1 ΓΕΝΙΚΑ Όπως αναφέραμε και παραπάνω ο οπτικός decoder που έχουμε κατασκευάσει αποτελείται συνολικά από δύο οπτικές πύλες ΝΟΤ, τέσσερις οπτικές πύλες AND και τέσσερις οπτικές πύλες ΝΟΤ μετά από κάθε AND. Ο συνδυασμός των AND και ΝΟΤ πυλών μας δίνει ίδιες εξόδους με αυτές που θα προέκυπταν από μία πύλη ΝΑΝD. Ο οπτικός decoder που κατασκευάσαμε αποτελείται από τον row και column decoder οι οποίοι καθορίζουν σε ποιο RAM-cell της συστοιχίας της μνήμης θα αποθηκευτεί το bit πληροφορίας. Για την δημιουργία του οπτικού decoder βασιστήκαμε σε βασικές οπτικές διατάξεις όπως είναι οι ημιαγώγιμοι οπτικοί ενισχυτές (SOA) και οι διακόπτες με χρήση ημιαγώγιμων οπτικών ενισχυτών (SOA-MZI). Εκτός όμως από αυτές τις βασικές διατάξεις χρησιμοποιήθηκαν και άλλα οπτικά components όπως για παράδειγμα οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), οι εξασθενητές (attenuators), τα σήματα ελέγχου CTR, τα σήματα εισόδου CW και άλλα τα οποία τα αναφέρουμε αναλυτικά παρακάτω.

49 3.2 ΥΛΟΠΟΙΗΣΗ ΣΤΟ VPI Στο κεφάλαιο 2.2 αναλύσαμε τα επιμέρους κομμάτια του οπτικού decoder. Αναφέραμε ποια είναι αυτά και πως μπορούν να κατασκευαστούν. Παρακάτω παρουσιάζεται το διάγραμμα του decoder στο σύνολό της, σχήμα Σχήμα 3.2.1: Διάγραμμα οπτικού row decoder Στην πύλη AND 1 εισέρχονται συνολικά 3 σήματα. Στην είσοδο 1 εισέρχεται το σήμα που προέρχεται από την έξοδο της ΝΟΤ 1, στην είσοδο 2 εισέρχεται το σήμα data B και στην είσοδο 3 εισέρχεται το σήμα το οποίο προέρχεται από την έξοδο της ΝΟΤ 2. το σήμα της εξόδου ΝΟΤ 2 είναι το αντίθετο του σήματος data B. Το σήμα που προκύπτει στην έξοδο της AND 1 είναι το σήμα της εισόδου 3 διαμορφωμένο από το σήμα της εισόδου 1. Αυτό προκύπτει λόγω του φαινομένου ΧΡΜ που εμφανίζεται κατά τη διάδοση των σημάτων μέσα στο SOA- MZI. Στην συνέχεια το σήμα της εξόδου της πύλης AND 1 περνά από την ΝΟΤ 3 και έτσι υλοποιείται η πύλη NAND. Με αυτήν τη διαδικασία ενεργοποιείται η πρώτη γραμμή της συστοιχίας των κελιών RAM. Το αποτέλεσμα της εξόδου φαίνεται στο σχήμα και το διάγραμμα ματιού στο σχήμα Παρατηρούμε ότι η ισχύς του σήματος εξόδου φτάνει τα 10,2 mw.

50 Σχήμα 3.2.2: Έξοδος 1 row decoder Το διάγραμμα ματιού είναι καθαρό με ευδιάκριτη τη στάθμη του μηδενός και του ένα. Το cross of point είναι στο κέντρο του διαγράμματος ματιού, κάτι που σημαίνει ότι οι παλμοί μου είναι βέλτιστοι. Σχήμα 3.2.3: Διάγραμμα ματιού εξόδου 1 row decoder Στην πύλη AND 2 εισέρχονται συνολικά 3 σήματα. Στην είσοδο 1 εισέρχεται το σήμα που προέρχεται από την έξοδο της ΝΟΤ 1, στην είσοδο 2 εισέρχεται ένα συνεχόμενο σήμα, το CW3 και στην είσοδο 3 εισέρχεται το σήμα data B. Το σήμα που προκύπτει στην έξοδο της AND 2 είναι το σήμα της εισόδου 3 διαμορφωμένο από το σήμα της εισόδου 1. Αυτό προκύπτει λόγω του φαινομένου ΧΡΜ που εμφανίζεται κατά τη διάδοση των σημάτων μέσα στο SOA- MZI. Στην συνέχεια το σήμα της εξόδου της πύλης AND 2 περνά από την ΝΟΤ 4 και έτσι υλοποιείται η πύλη NAND. Με αυτήν τη διαδικασία ενεργοποιείται η δεύτερη γραμμή της συστοιχίας των κελιών RAM. Το αποτέλεσμα της εξόδου φαίνεται στο σχήμα και το διάγραμμα ματιού στο σχήμα Παρατηρούμε ότι η ισχύς του σήματος εξόδου φτάνει τα 12 mw.

51 Σχήμα 3.2.4: Έξοδος 2 row decoder Το διάγραμμα ματιού δεν είναι τόσο καθαρό όσο το προηγούμενο ωστόσο η στάθμη του μηδενός και του ένα είναι διακριτές. Το cross of point βρίσκεται λίγο χαμηλότερα από το κέντρο πράγμα που σημαίνει ότι οι παλμοί μου στενεύουνκλείνουν. Σχήμα 3.2.5: Διάγραμμα ματιού εξόδου 2 row decoder Στην πύλη AND 3 εισέρχονται συνολικά 3 σήματα. Στην είσοδο 1 εισέρχεται το σήμα data A, στην είσοδο 2 εισέρχεται το σήμα bata B και στην είσοδο 3 εισέρχεται το σήμα το οποίο προέρχεται από την έξοδο ΝΟΤ 2 και είναι το αντίθετο του σήματος data B. Το σήμα που προκύπτει στην έξοδο της AND 3 είναι το σήμα της εισόδου 3 διαμορφωμένο από το σήμα της εισόδου 1. Αυτό προκύπτει λόγω του φαινομένου ΧΡΜ που εμφανίζεται κατά τη διάδοση των σημάτων μέσα στο SOA-MZI. Στην συνέχεια το σήμα της εξόδου της πύλης AND 3 περνά από την ΝΟΤ 5 και έτσι υλοποιείται η πύλη NAND. Με αυτήν τη διαδικασία ενεργοποιείται η τρίτη γραμμή της συστοιχίας των κελιών RAM. Το αποτέλεσμα της εξόδου φαίνεται στο σχήμα και το διάγραμμα ματιού στο σχήμα Παρατηρούμε ότι η ισχύς του σήματος εξόδου φτάνει τα 14 mw.

52 Σχήμα 3.2.6: Έξοδος 3 row decoder Θα μπορούσαμε να πούμε ότι το διάγραμμα ματιού είναι τέλειο. Οι στάθμες του μηδενός και του ένα είναι ευδιάκριτες και το cross of point είναι στο κέντρο, δηλαδή οι παλμοί είναι οι βέλτιστοι δυνατοί. Σχήμα 3.2.7: Διάγραμμα ματιού εξόδου 3 row decoder Τέλος στην πύλη AND 4 εισέρχονται συνολικά 3 σήματα. Στην είσοδο 1 εισέρχεται το σήμα data A, στην είσοδο 2 εισέρχεται ένα συνεχόμενο σήμα, το CW 3 και στην είσοδο 3 εισέρχεται το σήμα data B. Το σήμα που προκύπτει στην έξοδο της AND 4 είναι το σήμα της εισόδου 3 διαμορφωμένο από το σήμα της εισόδου 1. Αυτό προκύπτει λόγω του φαινομένου ΧΡΜ που εμφανίζεται κατά τη διάδοση των σημάτων μέσα στο SOA-MZI. Στην συνέχεια το σήμα της εξόδου της πύλης AND 4 περνά από την ΝΟΤ 6 και έτσι υλοποιείται η πύλη NAND. Με αυτήν τη διαδικασία ενεργοποιείται η τέταρτη γραμμή της συστοιχίας των κελιών RAM. Το αποτέλεσμα της εξόδου φαίνεται στο σχήμα και το διάγραμμα ματιού στο σχήμα Παρατηρούμε ότι η ισχύς του σήματος εξόδου φτάνει τα 12 mw.

53 Σχήμα 3.2.8: Έξοδος 4 row decoder Το διάγραμμα ματιού είναι σε γενικές γραμμές καθαρό. Οι διπλές γραμμές που εμφανίζονται προκύπτουν διότι όλοι οι παλμοί δεν έχουν ακριβώς την ίδια ισχύ κατά την έξοδό τους. Οι στάθμες του μηδενός και του ένα είναι ευδιάκριτες και το cross of point είναι χαμηλό, δηλαδή οι παλμοί στενεύουν κλείνουν. Σχήμα 3.2.9: Διάγραμμα ματιού εξόδου 4 row decoder Τέλος στην εικόνα παρουσιάζεται η διάταξη του row decoder όπως αυτός υλοποιήθηκε με το πρόγραμμα προσομοίωσης VPI. Τα βασικά στοιχεία της διάταξης είναι οι 3dB συζεύκτες, τα κατάλληλα ζωνοπερατά φίλτρα (BPF-Band Pass Filter), τα σήματα ελέγχου CTR, οι SOA, οι εξασθενητές (attenuators) και το στοιχείο που εισάγει την καθυστέρηση. Επίσης, χρησιμοποιούνται διαγνωστικά στοιχεία για την εξαγωγή των διαφόρων αποτελεσμάτων (διαγράμματα ματιού, γραφικές παραστάσεις στο πεδίο του χρόνου και στο πεδίο της συχνότητας).

54 Σχήμα : Διάταξη οπτικού row decoder στο VPI