ΕΚΕΦΕ «ηµόκριτος» Θερινό Σχολείο, Ιουλίου 2005 ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΙΑΤΑΞΕΙΣ & ΑΙΣΘΗΤΗΡΕΣ ΜΕ ΧΡΗΣΗ ΝΑΝΟ ΟΜΙΚΩΝ ΥΛΙΚΩΝ

Transcript

1 ΕΚΕΦΕ «ηµόκριτος» Θερινό Σχολείο, Ιουλίου 2005 ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΙΑΤΑΞΕΙΣ & ΑΙΣΘΗΤΗΡΕΣ ΜΕ ΧΡΗΣΗ ΝΑΝΟ ΟΜΙΚΩΝ ΥΛΙΚΩΝ ρ Α. Νασιοπούλου ιευθύντρια ΙΜΕΛ/ΕΚΕΦΕ ηµόκριτος 1

2 MICROELECTRONICS 130 nm A foremost driver of social and economic progress 90 nm 60 nm 45 nm? Increased Performance Advanced devices New architectures New materials NANOELECTRONICS, NANODEVICES Combined with : Biology : New functionality Chemistry : Increased Complexity 2

3 MOSFET BASIC UNIT OF CMOS TECHNOLOGY Tox = 1.5 nm Gate 25nm n ++ 25nm p + p + n ++ 25nm p N-MOSFET, channel length 25nm 3

4 4 7

5 TECHNOLOGY ROADMAP FOR NANOELECTRONICS CMOS : Main technology at least until the year 2020 BEYOND CMOS : Research in : Nanostructures, self-assembly Molecular materials as components of electronic devices INTEGRATION SOLUTIONS : System-on-a chip Multi-chip-modules 5

6 ΑΝΑΖΗΤΗΣΗ ΤΕΧΝΟΛΟΓΙΩΝ ΠΟΥ ΜΠΟΡΟΥΝ ΝΑ ΟΛΟΚΛΗΡΩΘΟΥΝ ΜΕ ΤΟ ΚΥΚΛΩΜΑ CMOS & ΝΑ ΑΥΞΗΣΟΥΝ ΤΙΣ ΛΕΙΤΟΥΡΓΙΕΣ ΤΟΥ Ήδη έχουν ενσωµατωθεί : ιπολικά transistor Si ιπολικά ετεροεπαφών Si 1-x Ge x Κυκλώµατα RF Μελετάται το θέµα των οπτοηλεκτρονικών στοιχείων 6

7 Σύστηµα σεµία ψηφίδα (system on a chip) ΑΛΛΕΣ ΚΑΤΕΥΘΥΝΣΕΙΣ ιαφορετικές διατάξεις Si και Νανοτεχνολογίες µπορούν να ολοκληρωθούν στην ίδια ψηφίδα Si Προβλήµατα: α) Ταυτόχρονη κατασκευή λογικών κυκλωµάτων και κυκλωµάτων µνήµης: Η βέλτιστη διεργασία για τα πρώτα ρίχνει την απόδοση στα δεύτερα β) Ενδοεπικοινωνία-διαρροές (crosstalk) Συστήµατα πολλαπλών ψηφίδων (Multi-chip-modules- MCM) Συνήθως αποτελούν φθηνότερη και πιο απλή λύση από ότι τα συστήµατα σε µία ψηφίδα. Ανοίγει δυνατότητες πιο εύκολης ενσωµάτωσης εναλλακτικών νανοτεχνολογιών. 7

8 8

9 ΝΕΕΣ ΑΝΑ ΥΟΜΕΝΕΣ ΙΑΤΑΞΕΙΣ ιατάξεις ενός ηλεκτρονίου (SETs: Single Electron Tunneling devices) Βασίζονται σε: Μεταλλικές νησίδες/ νανοκρυσταλλίτες σε µονωτικό Κβαντικές τελείες ηµιαγωγών σε µονωτικό ίοδοι σήραγγος υπό συντονισµό (RTDs: Resonsnt Tunneling Devices) Ενδοµοριακές νανοηλεκτρονικές διατάξεις (Intramolecular nanoelectronics) Μετάβαση από την µία λογική κατάσταση στην άλλη γίνεται στο επίπεδο ενός απλού µορίου. Μαγνητικές διατάξεις µνήµης Η αρχή λειτουργίας βασίζεται στις διαφορές αγωγιµότητας µίας δοµής πολλαπλών στρωµάτων µαγνητικών υµενίων, πάχους στην κλίµακα του nm. 9

10 ΙΟ ΟΙ ΣΗΡΑΓΓΟΣ ΥΠΟ ΣΥΝΤΟΝΙΣΜΟ Ι Κβαντικό στρώµα ηµιαγωγού Σχήµα 1 ιηλεκτρικό ιηλεκτρικό Βασική δοµή Ε ο = Ενέργεια υποζώνης στο κβαντικό πηγάδι Switching time: depends on peak-tovalley ratio (PVR) PVR: αρκετά µεγάλο για να είναι η διάταξη εντός των ορίων του θορύβου αρκετά µικρό για γρήγορη απόκριση 10

11 ΙΟ ΟΙ ΣΗΡΑΓΓΟΣ ΥΠΟ ΣΥΝΤΟΝΙΣΜΟ RTDs: κυρίως βασίζονται σε ηµιαγωγούς III-V ή σε Si/SiGe (πιο πρόσφατα) Χαρακτηριστικά βελτίστων διατάξεων 712GHz ταλαντωτής InAs/InGaAs µε ισχύεξόδου0.3µw (Brown, 1991) 50nW κυψελίδα µνήµης, επιφάνειας 150µm 2 (Van der Wagt, 1996) Βασικά λογικά κυκλώµατα µε λειτουργία στα 12GHz µε ελάχιστη διάσταση 20µm (Williamson, 1997) 40GHz δυαδικός διαιρέτης συχνοτήτων (Uneda, 1995) Απαιτήσεις τεχνολογίας Ελεγχόµενο πάχος στρωµάτων, πολύ µικρό πάχος Για ταλαντωτές THz, η ισχύς εξόδου είναι σηµαντική (τώρα: µw, απαιτούµενη >mw) 11

12 ΕΝ ΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΙΑΤΑΞΕΙΣ Ι Η µετάβαση από την µία ηλεκτρονική κατάσταση στην άλλη γίνεται εντός ενός µορίου (switching), σε αντίθεση µε ταµοριακά ηλεκτρονικά, όπου συµµετέχει µεγάλος αριθµός µορίων (οθόνες) Μπορούν να χρησιµοποιηθούν σαν ενεργά στοιχεία του κυκλώµατος, κυρίως για ανόρθωση Πλεονέκτηµα: µαζική παραγωγή µε αυτο-οργάνωση των µορίων στην επιφάνεια του κυκλώµατος. Αναµένεται η επίτευξη υψηλής πυκνότητας ολοκλήρωσης Αναµενόµενες βέλτιστες επιδόσεις: πυκνότητα: bits/cm 2 χρόνος µετάβασης: 10µsec χαµηλή ενέργεια (bit 1eV) 12

13 ΕΝ ΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΙΑΤΑΞΕΙΣ ΙI Τοποθέτηση ηλεκτρόφιλων ή ηλεκτρόφοβων οµάδων στις άκρες του µορίου δίνει ανορθωτική συµπεριφορά Οξείδωση / αναγωγή για την µετάβαση από την αγώγιµη στην µη αγώγιµη κατάσταση). Οι ιδιότητες µεταφοράς είναι ίδιες όπως το φαινόµενο Coulomb blockade 13

14 ΜΑΓΝΗΤΙΚΕΣ ΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ Ι Αρχή λειτουργίας των διατάξεων: Η µνήµη διατηρείται µε προσανατολισµό των µαγνητικών ροπών A. ιατάξεις που στηρίζονται στο φαινόµενο γιγαντιαίας µαγνητοαντίστασης (Μέτρηση διαφοράς στα φαινόµενα µεταφοράς µε ηλεκτρόνια µε spin πάνω και spin κάτω σε ένα µαγνητικό µέταλλο) Οι διατάξεις αποτελούνται από πολύ µικρούς µαγνητικούς αισθητήρες µε GMR, των οποίων η υστέρηση αποτελεί τα bits. B. ιατάξεις που στηρίζονται στην µαγνητική συµπεριφορά των ηλεκτρονίων Εφόσον το spin ορίζεται τώρα πια για ένα µόνο ηλεκτρόνιο µπορεί να γίνει σηµαντική σµίκρυνση των αντίστοιχων διατάξεων. 14

15 ΜΑΓΝΗΤΙΚΕΣ ΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ ΙI Για επαναληψιµότητα στην λειτουργία ο µαγνητικός δακτύλιος πρέπει να είναι όσο πιο τέλειος γίνεται Fig.1: Pre-patterned Si ring array Προοπτικές: Fig.2: Magnetic ring element made on prepatterned Si ring structure. Magnetic material: copper-cobalt-copper sandwich on top of Si rings Σε συνδυασµό µε κατακόρυφα ολοκληρωµένα C-MOS κυκλώµατα, οι MRAM µε µαγνητικούς δακτυλίους προβλέπεται να λειτουργήσουν µε πυκνότητα µαγνητικής αποθήκευσης έως και 400Gb/in 2 αντί της τωρινής 100Gb/in 2. 15

16 SEMICONDUCTOR NANOSTRUCTURES DIFFERENT PROPERTIES COMPARED TO THE BULK Quantum wires attractive for applications in nanodevices Quantum dots single electron transistors and memories 16

17 ADVANTAGES OF NANOWIRES Some properties are similar to their bulk counterparts Others are different, some are tunable by controling the wire diameter Example: Electronic bandgap Confinement induced bandgap widening Modified by the surface passivation 17

18 NANOWIRES POROUS MATERIALS a) Top-Down Techniques: 1) Lithography, etching and thinning 2) Porosification A highly anisotropic Si etching process based on SF6/CHF3 gases has developed been at IMEL. Interconnected nanowires (sponge-like structure) Main advantages : Use of environmentally friendly gases. (non toxic, non corrosive) No need of a special reactor Silicon nanopillars fabricated at IMEL by lithography and highly anisotropic silicon etching, based on SF6/CHF3 gases References: A.G. Nassiopoulou, S. Grigoropoulos and D. Papadimitriou, Appl. Phys. Lett. 66 (9),1114 (1995) D. Papadimitriou and A.G. Nassiopoulou, J. of Appl. Phys. 84 (2), 1059 (1998) 18

19 Quantum wires 2-D confinement Energy bandgap : Quantum dots 3-D confinement Energy bandgap : E 2 g (d ) = E g ( ) Eg (d) = / d 1.37 (ev) c d c d (ev ) Ref. Hooft et al. Phys. Rev 35, 8281 (1987) energy gap (ev) dots wires confinement width (nm) Energy gap of hydrogenated Si quantum dots and wires 19

20 ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΙΑΤΑΞΕΙΣ ΜΕ ΒΑΣΗ ΚΒΑΝΤΙΚΕΣ ΤΕΛΕΙΕΣ ΗΜΙΑΓΩΓΩΝ- ΙΑΤΑΞΕΙΣ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ ΒΑΣΙΚΕΣ Ι ΙΟΤΗΤΕΣ Κβαντικός περιορισµός Nanocrystalline silicon Bulk silicon Eg=1.1eV 1.1eV Effective band gap Φαινόµενο φόρτισης/ Φραγή Coulomb Control gate Confinement energy d No bias Bias Source Drain Blockade of next electron Charging energy 20

21 Room Temperature Single Electron Memory V g V g C dot Reservoir gate Tunneling dielectric dot R Q = (2KTC) 0.5 = q. n C = 1fF (for sub-micron electrodes) n = 18 Όταν C n 1 21

22 ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΤΩΝ ΙΑΤΑΞΕΩΝ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ Χρησιµοποιούν το Coulomb blockade για την µεταφορά και έλεγχο διακριτών φορτίων χωρίς στατιστικές διακυµάνσεις Μνήµες «Λογικές λειτουργίες» (ταλαντώσεις Coulomb λόγω φόρτισης/εκφόρτισης των νανοκρυσταλλιτών) Ο µικρός αριθµός ηλεκτρονίων δίνει λύση στο πρόβληµα της κατανάλωσης ισχύος για ολοκληρωµένα κυκλώµατα στην κλίµακα των Gbits Προϋπόθεση: Ανάπτυξη νέων κανόνων σχεδιασµού λογικών κυκλωµάτων, χρησιµοποιώντας SETs 22

23 SINGLE ELECTRON TUNNELING DEVICES (SETs)) I A SET device is a 3-terminal device based on the Coulomb blockade effect BASIC CELL : gate metal Si-nc Si substrate back ohmic contact 23

24 SINGLE ELECTRON TUNNELING DEVICES (SETs)) II Schematic representation of : (a) Conventional FG non-volatile memory (b) Silicon nanocrystal memory Doped poly-si for gate ONO Poly-Si SiO 2 Doped poly-si for gate Si-nc Source Drain Source Drain Si-substate Si-substate (a) Conventional cell (b) Silicon Nanocrystal FET 24

25 Charging of Si QD structure DC charging As-grown samples-no HTA Capacitance (F) 9x x x x x x x x x10-11 Sample 31 Oxidation 20 min No HTA area 4x10-4 cm 2 V FB =3.8V Gate Voltage (V) Capacitance (F) 8.0x x x x10-11 Sample L32 Oxidation 25min No HTA V FB =2.46V Gate Voltage (V) Capacitor area :4x10-4 cm 2 Sweep rate 0.1V/0.5s End voltage +/-8V 25

26 Charging of Si QD structure pulsed charging Memory window obtained under pulse excitation 1.6 Oxidation 20 min at 900 o C L31 W 1.2 L31 E V FB (V) Oxidation 25 min at 900 o C L32 W L32 E W/E Pulse height (V) 26

27 Si QD MEMORY IMEL PROCESS Source-Drain Current, I DS (A) 1x10-3 1x10-5 1x10-7 1x W=40µm L = 1µm V DS = 0.1V -7V/100ms Fresh ,0 0,5 1,0 1,5 2,0 2,5 Gate Voltage, V G (V) +8V/100ms Pulse Sequence: +8V/100ms -7V/100ms d~3.5nm 27

28 Si QD MEMORY IMEL PROCESS d~3.5nm Threshold Voltage, Vth (V) Pulse duration: 100ms Write from full Erase (-7V/100ms) Erase from full Write (+8V/100ms) Vth (~0.52V) W=40µm L = 1µm Write/Erase Pulse Amplitude (V) Fresh Vds=0.1V 28

29 Semiconductor QDS in SiO2 for application in memory devices. 3 Different approaches: Low energy Si ion implantation in ultra thin SiO 2 LPCVD deposition of Si on a tunneling SiO 2 followed by annealing and thermal oxidation. Ordered 2-D arrays of Si or Ge QDs by e-beam lithography or by focused ion beam (FIB) 29

30 Process of LPCVD deposition on a thin tunneling SiO 2 A.Salonidou, PhD dissertation nc-si layer Control oxide Deposited LPCVD layer: a-si Crystallization Oxidation to form the control oxide and to reduce QD size 5nm nc-si layer Tunneling oxide Asp3 5nm Tunneling oxide As p4 Asp4 5nm 30

31 SELF-ASSEMBLY & ORDERING A. Using advanced patterning techniques B. Using porous thin films on Si as templates PROCESS FLOW Anodic alumina films Fabrication of ordered SiO 2 nanodot arrays 31

32 1.4 SELF-ASSEMBLY OF NANOPARTICLES BETWEEN GOLD ELECTRODES Applied method : Dielectrophoresis 2-4nm tiopronin-coated Au NPs 45nm citrate-coated Au NPs 200nm Au NPs selfassembled on K 2 SO 4 microcrystals by CLAMS process Au NPs -coated K 2 SO 4 microcrystals Research within the EU IST FET Escher project 32

33 POROUS SEMICONDUCTORS INTERCONNECTED NANOWIRES Different properties from the bulk : High resistivity Low thermal conductivity Tunable dielectric constant 33

34 A. Micromachining POROUS SILICON B. Local thermal isolation on the silicon substrate APPLICATIONS Si Thermal sensors Si Chemical sensors Si Acceleration sensors C. Electrochemical dissolution of Si for Microfluidics Drug delivery 34

35 Silicon Gas Flow Sensor Using PS Isolation OBI , PCT/ GR 97/ R th Size of the die: 1.3 mm x 0.9 mm. Sensor structure: compact porous silicon microhotplate Heater Two thermopiles Θ 1 Θ 2 35

36 System Response in Gas Flow 0,90 0,85 Response (mv) 0,80 0,75 0,70 0,65 0, Flow (SLPM) (b) Flow range 0-10 SLPM (a) Flow range ± 200 SLPM 36

37 System for Respiration Control Use of IMEL s thermal flow sensor Readout electronics Flow Bypass External view Internal tube Patent N o : OBI , A.G.Nassiopoulou and G. Kaltsas 37

38 Chemical Sensors on PS Two different sensing principles : Detection of heat produced by catalytic reaction (calorimetric type) Change of conductivity due to charge trapping (conductometric or MOX type) Applications in : Explosive gases (H 2, CH 4, C 3 H 8 ) Food Quality (NH 3, TMA, DMA) Automotive (NO, CO) 38

39 Macro-porous silicon for microfluidics and lab-on on-chip Non-ordered macroporous silicon Top-view Cross-section Ordered macroporous silicon Macro- porous silicon over cavity MacroPS MacroPS NanoPS Cavity 39

40 Application of Porous Silicon in Controlled Drug Delivery and Drug Targeting Properties : Biocompatible material Biodegradable material (Sponge-like, slow release of drugs in the body) Specific Application : Treating tumours with sitespecific delivery of drugs 40

41 IMEL > One of the 8- Institutes of NCSR Demokritos > Established in 1985, initially as a Research laboratory and in 1986 as a Research Institute Year 2001 Designated by GSRT, after evaluation by international experts, as the: National Center of Excellence in Micro, Nanotechnology and Microsystems 41

42 RESEARCH ACTIVITIES Micro and Nanofabrication Microsystems and Sensors Nanostructures and Nanoelectronics 42

43 IMEL S S FOCUS IN RESEARCH ACTIVITIES A. MICRO & NANOFABRICATION Lithographic Polymers and Processes Plasma Processing and Simulation for Micro and Nano Patterning Front-end Processes for Micro and Nanodevices Thin Films by Chemical Vapor Deposition (CVD) B. NANOSTRUCTURES & NANOELECTRONIC DEVICES Semiconductor Nanostructures Science, Technology and Applications Silicon Nanocrystal Memories Molecular Materials as Components of Electronic Devices C. SILICON SENSORS AND MICROSYSTEMS Silicon Micromachined Sensors and Microsystems Bio-microsystems Thin Film Devices for Large Area Electronics Circuits and Devices for Optoelectronic Interconnections 43

44 IMEL 44

45 Post-graduate educational programs in which IMEL is involved: M.Sc and PhD degrees in Microelectronics, in collaboration with the Department of Informatics, University of Athens, started 1998, and ran continuously since then M.Sc. and PhD degrees in "Nanoscience and Nanotechnology", in collaboration with the University of Thessaloniki. This program started in IMEL provides support in specialized courses (Silicon processing and characterization, Nanoelectronic Devices) and in laboratory training. M.Sc. and PhD degrees in "Microsystems and Nanoelectronic Devices" in collaboration with the National Technical University of Athens. IMEL provides support in laboratory training and in specialized courses. 45