Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Transcript

1 Ασύγχρονοι Απαριθμητές Διάλεξη 7

2 Δομή της διάλεξης Εισαγωγή στους Απαριθμητές Ασύγχρονος Δυαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής Ασύγχρονος Δεκαδικός Απαριθμητής με Latch Ασκήσεις 2

3 Ασύγχρονοι Απαριθμητές Εισαγωγή στους Απαριθμητές 3

4 Εισαγωγή στους Απαριθμητές (Counters) Ακολουθιακά κυκλώματα στα οποία οι έξοδοι κάνουν κύκλο μέσα από ένα σύνολο καλά ορισμένων τιμών Από τα πιο χρήσιμα ψηφιακά κυκλώματα Παραδείγματα: binary counter: 000, 001, 010, 011, 100, 101, 110, 111, 000, 001, gray code counter: 000, 010, 110, 100, 101, 111, 011, 001, 000, 010, one-hot counter: 0001, 0010, 0100, 1000, 0001, 0010, BCD counter: 0000, 0001, 0010,, 1001, 0000, 0001 pseudo-random sequence generators: 10, 01, 00, 11, 10, 01, 00,... 4

5 Εφαρμογές Απαριθμητών Απαρίθμηση γεγονότων Διαίρεση συχνότητας (clock divider) Μέτρηση συχνότητας Ακολουθία καταστάσεων Γενικά διευκολύνουν τη σχεδίαση μονάδων ελέγχου: προσφέρουν συγκεκριμένο αριθμό κύκλων λειτουργίας παράλληλη χρήση με αποκωδικοποιητή για τη δημιουργία ακολουθίας σημάτων ελέγχου 5

6 Χαρακτηριστικά Απαριθμητών Μέγιστος αριθμός μετρήσεων πριν επιστρέψουν στην αρχική τιμή. Αναφέρεται ως modulus του απαριθμητή Κατεύθυνση μέτρησης προς τα πάνω, από μικρές τιμές προς μεγαλύτερες ή προς τα κάτω Σύγχρονος ή Ασύγχρονος, δηλαδή αν μετράει σύμφωνα με το ρολόι του συστήματος ή ανεξάρτητα από αυτό Λειτουργία ως μονοσταθές ή ασταθές κύκλωμα. Το πρώτο σημαίνει ότι τρέχει μία φορά και σταματά. Το δεύτερο σημαίνει ότι τρέχει για πάντα, μέχρι να διακοπεί Offset απαρίθμηση ο κύκλος ξεκινάει από αυθαίρετη τιμή και τελειώνει επίσης σε αυθαίρετη τιμή, χωρίςαπαραίτηταναπερνάειαπότομηδέν Δυνατότητα επανατοποθέτησης και επανεκκίνησης Μέγιστη συχνότητα καλής λειτουργίας 6

7 Σχεδίαση Απαριθμητών Ένας απαριθμητής είναι κύκλωμα που πρέπει να έχει τη δυνατότητα να αποθηκεύει πληροφορία. Είναι ουσιαστικά μια μηχανή πεπερασμένων καταστάσεων (FSM). Έχει, δηλαδή, ορισμένεςδιακριτέςκαταστάσειςστιςοποίεςμπορείναβρεθεί, και η κατάσταση αλλάζει μόνο με μια παρυφή (ανερχόμενη ή κατερχόμενη) του ρολογιού Για δυαδικούς απαριθμητές το παρακάτω κύκλωμα θα μπορούσε να λειτουργήσει: Για την κατανόηση της σχεδίασης Απαριθμητών, μπορούμε να τους θεωρήσουμε ως μηχανές πεπερασμένων καταστάσεων (FSMs) και να ακολουθήσουμε τη γενική διαδικασία σχεδίασης FSMs Πριν από αυτό όμως 7

8 Ασύγχρονοι Απαριθμητές Ασύγχρονος Δυαδικός Απαριθμητής 8

9 Αρχές Λειτουργίας Δυαδικού (Ασύγχρονου Απαριθμητή) 9 Πίνακες με καταστάσειςεξόδους δυαδικού απαριθμητή Από τους πίνακες δίπλα παρατηρείται ότι: Κάθε ένα από τα 4 bits αλλάζει κατάσταση όταν το προηγούμενό του (less significant) bit μεταβαίνει από 1 σε 0 (τα μικρά κόκκινα βέλη στον διπλανό πίνακα υποδηλούν αυτή την μεταβολή Για την υλοποίηση των παραπάνω μεταβάσεων ταιριάζει η χρήση J-K FFs σε Toggle Configuration (J=K=1) δεδομένου ότι σε κάθε clock αλλάζουν την έξοδό τους Το κλειδί εγκειτα ισυνεπώς στο να γίνουν τα FFs αυτά clocked σύμφωνα με τις μεταβάσεις των διπλανών πινάκων Τελικό συμπέρασμα-καθορισμός αρχιτεκτονικής: Από τα παραπάνω συνάγεται ότι εάν χρησιμοποιηθούν negative edge triggered FFs αρκεί απλώς η είσοδος ρολογιού κάθε FF (έστω του Ν FF) να συνδεθεί στην Q έξοδο του προηγούμενου FF (του Ν-1). Έτσι όταν το (N-1) FF αλλάζει την έξοδό του (Q) από 0 σε 1,η κατερχόμενη παρυφή του παλμού αυτού εφόσον λειτουργεί σαν ρολόι για το επόμενο FF (το Ν FF) θα το αναγκάσει να αλλάξει την κατάστασή του όπως ακριβώς απαιτούν οι (bit ) μεταβάσεις των πινάκων

10 Περιγραφή κυκλώματος (up count ) απαριθμητή Δυαδικός απαριθμητής με 4 JK-FFs (negative edge triggered ) που είναι συνδεδεμένα σαν T-FFs (δηλαδή J=K=T) ΗέξοδοςQ κάθε Flip-Flop είναι συνδεδεμένη στο CLK του επόμενου Η συνδεσμολογία αυτή δίνει έναν ασύγχρονο απαριθμητή Ο ασύγχρονος απαριθμητής ονομάζεται και ripple counter, διότι η αλλαγή του CLK εισόδου μεταδίδεται κυματοειδώς μέσα στα Flip-Flops 10

11 Ιδιότητες Οαριθμόςτωνbits του απαριθμητή ισούται με τον αριθμό των Flip-Flops που διαθέτει Ο αριθμός των καταστάσεων που μπορεί να απαριθμήσει είναι 2 bits Οι ψηφιακές τιμές που μπορεί να εμφανιστούν στις εξόδους του είναι από μηδέν μέχρι 2 bits -1 Η μέγιστη συχνότητα καλής λειτουργίας του εξαρτάται μόνο από την μέγιστη συχνότητα που μπορεί να δεχθεί το πρώτο Flip-Flop στη είσοδο CLK 11

12 Κύκλωμα (4-bit) up count δυαδικού απαριθμητή και (ιδανικές) κυματομορφές Σημείωση : Για λόγους αποφυγής σύγχυσης σημειώνεται ότι εδώ το Qo F-F (και μόνον) είναι positive edge triggered χωρίς όμως αυτό να εχει κάποια επίπτωση στην up-countinng λειτουργία του κυκλώματος και σε όσα προαναφέρθηκαν 12

13 Κυματομορφές (ρεαλιστικές-spice-liκe εξομοίωση) 13

14 Κυματομορφές Σχόλια Όλα τα Flip-Flops αναγνωρίζουν την πίπτουσα παρυφή του CLK και αλλάζουν κατάσταση (σε αντίθετη περίπτωση ο απαριθμητής θα μετρούσε προς τα κάτω, δηλαδή από 2 bits -1 μέχρι μηδέν) Η τετραγωνική μορφή της εξόδου κάθε Flip-Flop έχει την μισή συχνότητα από αυτή της εισόδου Η απαρίθμηση επαναλαμβάνεται όταν ο απαριθμητής φτάσει την μέγιστη τιμή, η επόμενη τιμή που εμφανίζεται είναι το μηδέν 14

15 Λεπτομέρεια (15 0) 15

16 Λεπτομέρεια (15 0) Σχόλια Λεπτομέρεια της μετάβασης του απαριθμητή από την τιμή 15 στη τιμή 0 ΗπίπτουσαπαρυφήτουCLK μεταδίδεται κυματοειδώς μέσα από τα Flip-Flops (η πίπτουσαπαρυφήτουclk ενεργοποιεί το Q 0, τουοποίουηπίπτουσα παρυφή ενεργοποιεί το Q 1 κοκ.) Κατά την μετάβαση της τιμής του απαριθμητή από το 15 στο 0 εμφανίζονται για μικρό χρονικό διάστημα (περίπου 20ns) ανεπιθύμητες τιμές (εμφανίζονται διαδοχικά οι τιμές (1110)=14 (1100)=12 (1000)=8 και τέλος η επιθυμητή τιμή (0000)=0) Δεν επιτρέπεται η χρήση του ασύγχρονου απαριθμητή σε κυκλώματα όπου επιβάλλεται η σύγχρονη εμφάνιση των τιμών 16

17 Count-Down Δυαδικός (ασύγχρονος) απαριθμητής Αρκεί να συνδέσουμε το Q (το συμπληρωματικό του Q) κάθε F-F στην είσοδο CLK του επόμενου Flip-Flop. Σημείωση: Και εδώ τα F-Fs είναι negative-edge triggered 17

18 Αρχή Λειτουργίας Count-Down Απαριθμητή Πίνακας εξόδων δυαδικού απαριθμητή 18 Αρκεί κάποιος διατρέχοντας (από κάτω προς τα πάνω) τον διπλανό πίνακα να παρατηρήσει τα εξής: Σε κάθε μετάβαση από μία δυαδική λέξη στην προηγούμενή της υπάρχει αλλαγή στο Q(N) bit μόνο και μόνο εάν στο προηγούμενό του (less significant) bit -το Q (N-1) δηλ.- έχει προκύψει μεταβολή από 0 σε 1. Για να προκύψει μία τέτοια μεταβολή θα πρέπει όταν ένα J-K Toggle FF (έστω το Ν FF) μεταβεί από 0 σε 1, να δημιουργήσει στο clock του επόμενου F-F (του N+1 FF) μία μετάβαση από 1 σε 0 προκειμένου να το αναγκάσει να αλλάξει κατάσταση όπως απαιτεί ο διπλανός πίνακας Εδώ όμως είναι σημαντικό να σημειωθεί ότι όταν το Q ενός FF μεταβαίνει από 0 σε 1 το Q του μεταβαίνει από 1 σε 0. Αυτή όμως ακριβώς είναι και η μετάβαση που πρέπει να δει στην είσοδό του clock της και η επόμενη βαθμίδα Συνεπώς αρκεί να συνδεσουμε το Q κάθε FF στο clock τηςεπόμενης βαθμίδας

19 Up-Down Ασύγχρονος Δυαδικός Απαριθμητής Up-Down Aσύγχρονος Απαριθμητής Ελέγχεται μέσω του σήματος Χ Χ=1, επιλέγεται η up-count λειτουργία Χ=0, επιλέγεται η down-count λειτουργία 19

20 Ασύγχρονοι Απαριθμητές Ασύγχρονος Δεκαδικός Απαριθμητής 20

21 Περιγραφή κυκλώματος Μodulo Μ απαριθμητές όταν η απαρίθμηση δεν είναι δυαδική Στο παρακάτω σχήμα φαίνεται ένας ασύγχρονος απαριθμητής modulo 10 Χρήση συνδυαστικής λογικής που ανιχνεύει την κατάσταση M, η έξοδος της οποίας μηδενίζει όλα τα Flip-Flops του απαριθμητή 21

22 Κυματομορφές 22

23 Κυματομορφές Σχόλια Κατά την μετάβαση από το 9 στο 0 εμφανίζεται στιγμιαία η κατάσταση 10 Η διάρκεια του παλμού CLR είναι πολύ μικρή 23

24 Λεπτομέρεια (9 0) 24

25 Λεπτομέρεια (9 0) Σχόλια Λεπτομέρεια της μετάβασης του απαριθμητή από το 9 στο 0 Η δέκατη πίπτουσα παρυφή του CLK αλλάζει την κατάσταση του Q 0 από 1 σε 0 δημιουργώντας πίπτουσα παρυφή στην είσοδο CLK του δεύτερου Flip-Flop, το οποίο αλλάζει κατάσταση από 0 σε 1 Έτσι εμφανίζεται η κατάσταση 10 στον απαριθμητή Η κατάσταση αυτή ανιχνεύεται από την πύλη NAND τηςοποίαςη έξοδος CLR οδηγεί όλα τα Flip-Flops υποχρεωτικά στο 0 25

26 Μέγιστη Συχνότητα Καλής Λειτουργίας Η μέγιστη συχνότητα καλής λειτουργίας του απαριθμητή δεν εξαρτάται από την συχνότητα καλής λειτουργίας του πρώτου Flip- Flop, (όπως συμβαίνει στους binary counters) Εξαρτάται από τον χρόνο που μπορεί να δεχθεί την επόμενη πίπτουσα παρυφή ο απαριθμητής από τη στιγμή που αίρεται το σήμα CLR. Στην περίπτωση του δεκαδικού απαριθμητή η μέγιστη συχνότητα καλής λειτουργίας υπολογίζεται ως εξής: 26

27 Μέγιστη Συχνότητα Καλής Λειτουργίας 27

28 Πρόβλημα Αν ένα από τα Flip-Flops που καθαρίζονται με την εφαρμογή του CLR αντιδράσει πιο γρήγορα από τα άλλα, τότε το σήμα CLR δεν θα μπορέσει να καθαρίσει τα καθυστερημένα Flip-Flops Η μέτρηση θα συνεχίσει από αριθμό διαφορετικό από το μηδέν Το πρόβλημα αυτό λύνεται με την χρήση του Latch, όπως θα δούμε στις επόμενες διαφάνειες 28

29 Ασύγχρονοι Απαριθμητές Ασύγχρονος Δεκαδικός Απαριθμητής με Latch 29

30 Περιγραφή κυκλώματος Ο ασύγχρονος δεκαδικός απαριθμητής με χρήση Latch εγγυάται την καλή λειτουργία του απαριθμητή Το σήμα CLR εφαρμόζεται για μεγαλύτερη χρονική περίοδο 30

31 Όμοιο κύκλωμα με ευκρινέστερη περιγραφή Latch 31

32 Κυματομορφές 32

33 Κυματομορφές Σχόλια Και σ αυτόν τον απαριθμητή χρησιμοποιείται το συνδυαστικό κύκλωμα που ανιχνεύει την κατάσταση Μ=10 Η έξοδος του συνδυαστικού κυκλώματος ενεργοποιεί ένα Latch (U3B, U3C) που κρατά την έξοδό του (και συνεπώς και τα CLR των Flip- Flops) σε 0 για όσο χρόνο είναι το CLK 0 Η εμφάνιση του 1 στο CLK επαναφέρει το Latch που σταματά να καθαρίζει τα Flip-Flops Εμφανίζεται για μικρό χρονικό διάστημα η κατάσταση 10 ΗέξοδοςG του συνδυαστικού κυκλώματος διαρκεί πολύ μικρό χρονικό διάστημα ΗέξοδοςόμωςτουLatch διαρκεί περίπου όσο το CLK είναι 0, διασφαλίζοντας τον καθαρισμό των Flip-Flops 33

34 Λεπτομέρεια (9 0) 34

35 Λεπτομέρεια (9 0) 35

36 Λεπτομέρεια (9 0) Σχόλια Λεπτομέρεια της μετάβασης του απαριθμητή από το 9 στο 0 Οι χρονισμοί είναι ίδιοι με τους αντίστοιχους του απλού ασύγχρονου δεκαδικού απαριθμητή 36

37 Σύγχρονοι Απαριθμητές Διάλεξη 8

38 Δομή της διάλεξης Εισαγωγή Σύγχρονος Δυαδικός Απαριθμητής Σύγχρονος Δεκαδικός Απαριθμητής Ασκήσεις 38

39 Σύγχρονοι Απαριθμητές Εισαγωγή 39

40 Εισαγωγή Η βασική απαίτηση στον σύγχρονο απαριθμητή είναι η ταυτόχρονη αλλαγή των εξόδων του Η απαίτηση αυτή οδηγεί στο συμπέρασμα ότι όλα τα Flip-Flops πρέπει να δέχονται ταυτόχρονα το CLK Πρέπει να προετοιμάζουμε την είσοδο T=J=K κάθε Flip-Flop έτσι ώστε αυτό να αλλάζει μόνο όταν πρέπει και όχι σε κάθε παρυφή του CLK γνωρίζοντας ότι: Εάν σε ένα (J-K) Flip-Flop T=J=K =1 στον επόμενο παλμό ρολογιού η έξοδός του αλλάζει κατάσταση Εάν σε ένα (J-K) Flip-Flop T=J=K =0 στον επόμενο παλμό ρολογιού η έξοδός του παραμένει στην ίδια κατάσταση 40

41 Εισαγωγή Στον διπλανό πίνακα δίνεται η δυαδική απαρίθμηση ενός 4 bit απαριθμητή 41

42 Εισαγωγή-Αρχή Λειτουργίας Παρατηρούμε (βλ. διπλανό πίνακα με κόκκινες υπογραμμίσεις): το Q 0 αλλάζει σε κάθε παρυφή το Q 1 αλλάζειμόνοαν προηγουμένως το Q 0 είναι 1 το Q 2 αλλάζειμόνοαν προηγουμένως το Q 0 και το Q 1 είναι 1 το Q 3 αλλάζειμόνοαν προηγουμένως το Q 0, το Q 1 και το Q 2 είναι 1 42

43 Σύγχρονοι Απαριθμητές Σύγχρονος Δυαδικός Απαριθμητής 43

44 Περιγραφή κυκλώματος Με βάση την προηγούμενη παρατήρηση για την αλλαγή των Flip- Flop σχεδιάζουμε τον σύγχρονο απαριθμητή έτσι ώστε το Τ κάθε Flip-Flop να είναι το λογικό και των προηγουμένων Flip-Flop Το σήμα CLK οδηγεί ταυτόχρονα όλα τα Flip-Flop 44

45 Κύκλωμα 5-bit Σύγχρονου Απαριθμητή με σειριακές πύλες ενεργοποίησης 45

46 Κυματομορφές Η δυαδική απαρίθμηση του σύγχρονου απαριθμητή μακροσκοπικά είναι όμοια με αυτή του ασύγχρονου απαριθμητή 46

47 Λεπτομέρεια (15 0) ΕίναισαφέςότιόλεςοιέξοδοιτωνFlip-Flops αλλάζουν ταυτόχρονα 47

48 Σύγχρονος Count-Down Απαριθμητής (με σειριακές πύλες ενεργοποίησης -series carry) Όπως αναλύθηκε στους σύγχρονους απαριθμητές, γενικώς ένας απαριθμητής αντιστρέφει τον τρόπο απαρίθμησής του (άπό up σε down και το αντίστροφο εάν το Q χρησιμοποιηθεί στη θέση του Q για την σύνδεση δύο διαδοχικών σταδίων του (FFs) Από την επισήμανση αυτή προκύπτει και η εικονιζόμενη αρχιτεκτονική 48

49 Άσκηση 4 Λύση Αρχή Λειτουργίας Σύγχρονου Count-Down Απαριθμητή 49

50 Up-Down Σύγχρονος Δυαδικός Απαριθμητής με σειριακές πύλες ενεργοποίησης (series carry) Ο τρόπος λειτουργίας του κυκλώματος αυτού είναι παρόμοιος με αυτόν του αντίστοιχου ασύγχρονου απαριθμητή 50

51 Συχνότητα Λειτουργίας Σύγχρονου Απαριθμητή με σειριακές πύλες ενεργοποίησης (series carry) Σε έναν σύγχρονο απαριθμητή με series carry ο ελάχιστος χρόνος Tmin ο οποίος απαιτείται για να σταθεροποιηθεί κάθε J και K κόμβος των FFs είναι όπου T F = η καθυστέρησηδιάδοσης(propagation delayενός FF (Flip-Flop) T G = η καθυστέρηση διάδοσης (propagation delay) μίας AND πύλης (πρακτικά μίας NAND πύλης + ενός αντιστροφέα) Η μέγιατη συχνότητα λειτουργίας ισούται με 1/ T min Πλεονέκτημα: Όλες οι πύλες έχουν το ίδιο (χαμηλό) fan-in 51

52 Σύγχρονος (δυαδικός) απαριθμητής με παράλληλες πύλες ενεργοποίησης (parallel or look ahead carry) Η μέγιστη συχνότητα λειτουργίας ενός δυαδικού απαριθμητή μπορεί να βελτιωθεί με χρήση parallel (look ahead) carry ΣτηνπερίπτωσηαυτήηΤείσοδοςσεκάθεFF (η J=K δηλ.) προέρχεται από μία AND πύλη πολλαπλών εισόδων οι οποίες προέρχονται από τις εξόδους (Qs) όλων των προηγουμένων FFs, δηλ: 52

53 Up-Down Σύγχρονος Δυαδικός Απαριθμητής με παράλληλες πύλες ενεργοποίησης (parallel or look ahead carry) Ο τρόπος λειτουργίας του κυκλώματος αυτού είναι παρόμοιος με αυτόν του αντίστοιχου ασύγχρονου απαριθμητή 53

54 Συχνότητα Λειτουργίας Σύγχρονου Απαριθμητή με παράλληλες πύλες ενεργοποίησης (parallel or look ahead carry) Σε έναν σύγχρονο απαριθμητή με parallel carry οελάχιστος χρόνος Tmin ο οποίος απαιτείται για να σταθεροποιηθεί κάθε J και K κόμβος των FFs είναι: Ο χρόνος αυτός μπορεί να αποδειχτεί σημαντικά μικρότερος από τον αντίστοιχο χρόνο του σύγχρονου απαριθμητή με serie carry, ειδικα εφόσον ο αριθμός σταδίων n του απαριθμητή είναι αρκετά μεγάλος Τα μειονεκτήματα της διάταξης αυτής είναι τα εξής: Το Υψηλό fan-in των πυλών η πύλη που ενεργοποιεί το Κ στάδιο του απαριθμητή χρειάζεται Κ εισόδους Το υψηλό φορτίο που βλέπουν τα FFs που βρίσκονται στις πρώτες βαθμίδεςλ.χτοfan-in του Q0 είναι n-1 δεδομένου ότι χρειάζεται να τροφοδοτήσει όλα 54 τα επόμενα στάδια

55 Σύγχρονοι Απαριθμητές Σύγχρονος Δεκαδικός Απαριθμητής 55

56 Σχεδίαση Η σχεδίαση του σύγχρονου απαριθμητή modulo Μ απαιτεί τη σύγχρονη μετάβαση της τιμής του απαριθμητή από την τιμή M-1 στο μηδέν Γιατησχεδίασηενόςσύγχρονουαπαριθμητήmodulo Μ δεν χρησιμοποιούμε τις εισόδους CLR των Flip-Flops αλλά προετοιμάζουμε τις εισόδους T έτσι ώστε μετά την εμφάνιση της τιμής M-1 να εμφανιστεί η τιμή μηδέν Στο δεκαδικό απαριθμητή πρέπει μετά την εμφάνιση της τιμής 9 να εμφανιστεί η τιμή 0 Με συνδυαστικό κύκλωμα ανιχνεύεται η Μ-1 τιμή και η έξοδος του συνδυαστικού κυκλώματος επιβάλλεται στις εισόδους Τ των Flip-Flops έτσι ώστε η επόμενη κατάσταση να είναι το μηδέν 56

57 Σχεδίαση 57

58 Κύκλωμα 58

59 Κυματομορφές 59

60 Λεπτομέρεια (9 0) 60

61 Λεπτομέρεια (9 0) Λεπτομέρεια μετάβασης της τιμής του σύγχρονου δεκαδικού απαριθμητή από το 9 στο 0 Όλα τα bits αλλάζουν ταυτόχρονα και δεν εμφανίζεται καμία απαγορευμένη κατάσταση 61

62 Σύγχρονοι Απαριθμητές Προγραμματιζόμενοι Απαριθμητές 62

63 Εισαγωγή Οι προγραμματιζόμενοι απαριθμητές έχουν την δυνατότητα να παράγουν έναν παλμό στην έξοδό τους σε κάθε Ν παλμούς της εισόδου Ο αριθμός Ν έχει τη δυνατότητα να αλλάζει σε αντίθεση με τους απαριθμητές modulo Ν Οι προγραμματιζόμενοι απαριθμητές έχουν τη δυνατότητα να αλλάζουν το modulo της απαρίθμησης 63

64 Σύγχρονοι Απαριθμητές Παραδείγματα Απαριθμητών με δομή Shift Registers 64

65 Ring Counter 65

66 Ring Counter-Αρχή Λειτουργίας Υποθέτουμε αρχικά ότι αρχικά τα FFs= Q3=1 και Q0=Q1=Q2=0 Στο επόμενο clock μεταφέρεται η κατάσταση του FF3 στο FF0 και ισχύει: Q1=Q2=Q3=0 Στους επόμενους παλμούς απλώς μεταφέρεται η κατάσταση 1 διαδοχικά μέσα στα διάφορα στάσιδακτύλιο Εάν ο δακτύλιος έχει N στάδια και T= περίοδος ρολογιού, τότε στην έξοδο κάθε σταδίου παρατηρείται ένα τραίνο παλμών περιόδου NT O Παλμός εξόδου κάθε σταδίου είναι καθυστερημένος κατά Τ σε σχέση με αυτόν του προηγούμενου σταδίου (sequential gating waveforms) Εφόσον (σε κάθε στάδιο) έχομε ένα παλμό εξόδου για κάθε Ν παλμούς ο απαριθμητής είναι divide by N ήέναςn:1 scaler 66

67 Twisted Ring or Moebius or Johnson counter Aρχή Λειτουργίας : 2Ν:1 scaler Ας υποτεθεί ότι αρχικά όλα τα FFs=0. Εφόσον Q3=0, Q3 =1 και στο επόμενο clock FF0= 1 και όλα τα άλλα FFs είναι 0 Στα επόμενα clocks και έως ότου φτάσει το 1 στο FF3, το FF3 τροφοδοτεί με 1 το FF0 και αυτό σταδιακά όλες τις υπόλοιπες βαθμίδες με 1 -βλ. διπλανό πίνακα. Στον 4 ο (Νιοστό) παλμό το 1 έχει φθάσει στο FF3 και στο επόμενο clock και για τα επόμενα 4 clocks στέλνει στο FF0 και στα επόμενα στάδια μηδενικά έως ότου FF3 =0 και πάλι οπότε ξαναστέλνει στο FF3 1 κοκ Συνεπώς είναι όντως 2Ν:1 counter Το μειονέκτημα των shift register-like counters είναι ότι δεν κάνουν αποδοτική χρήση του αριθμού των FFs: Με 4 FFs o συγκεκριμένος απαριθμητής είναι 8:1, ένώ ο αριθμός των 4 FFs μπορούν να απαριθμήσουν 67 έως και 16 καταστάσεις

68 Ασύγχρονοι Απαριθμητές Ασκήσεις -Ασύγχρονοι Απαριθμητές 68

69 Άσκηση 1 Εκφώνηση (προς λύση) Σχεδιάστε το αναλυτικό διάγραμμα καταστάσεων του Ασύγχρονου Δυαδικού Απαριθμητή. 69

70 Άσκηση 2 Εκφώνηση (προς λύση) Σχεδιάστε το αναλυτικό διάγραμμα καταστάσεων του Ασύγχρονου Δεκαδικού Απαριθμητή. 70

71 Άσκηση 3 Εκφώνηση (προς λύση) Σχεδιάστε το αναλυτικό διάγραμμα καταστάσεων του Ασύγχρονου Δεκαδικού Απαριθμητή με Latch. 71

72 Άσκηση 4 Εκφώνηση (προς λύση) Τι θα συμβεί αν στον ασύγχρονο δυαδικό απαριθμητή συνδέσουμε τα /Q στα CLK του επόμενου Flip-Flop; 72

73 Άσκηση 5 Εκφώνηση (προς λύση) Σχεδιάστε έναν ασύγχρονο απαριθμητή που να μετρά από το 9 μέχρι το 0 (down counter). Είναι κατάλληλα τα Flip-Flops που χρησιμοποιήθηκαν στη διαφάνεια 16; Ποία επιπλέον είσοδο θα έπρεπε να διαθέτουν; 73

74 Σύγχρονοι Απαριθμητές Ασκήσεις- Σύγχρονοι Απαριθμητές 74

75 Άσκηση 1 Εκφώνηση (προς λύση) Ποια είναι η λειτουργία του παρακάτω κυκλώματος; Να υποθέσετε σαν αρχική κατάσταση μία από τις ακόλουθες: 1000, 0100, 0010, 0001 OUT1 OUT2 OUT3 OUT4 IN D Q D Q D Q D Q CLK 75

76 Άσκηση 2 Εκφώνηση (προς λύση) Ποια είναι η λειτουργία του παρακάτω κυκλώματος; (Ονομάζεται Mobius ή Johnson counter) OUT1 OUT2 OUT3 OUT4 IN D Q D Q D Q D Q CLK 76

77 Άσκηση 3 Εκφώνηση (προς λύση) Ποια είναι η λειτουργία του παρακάτω κυκλώματος; OUT1 OUT2 OUT3 OUT4 CLK D Q D Q D Q D Q "1" 77

78 Άσκηση 4 Εκφώνηση Εξηγήσατε γιατί το παρακάτω κύκλωμα λειτουργεί σαν count-down σύγχρονος δυαδικός απαριθμητής χρησιμοποιώντας παρόμοιο τρόπο όπως και για τον αντίστοιχο (count-down ασύγχρονο δυαδικό απαριθμητής χ 78

79 Άσκηση 4 Λύση Αρχή Λειτουργίας Σύγχρονου Count-Down Απαριθμητή 79

80 Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου

81 Ασύγχρονοι Απαριθμητές Back-up Slides 81

82 82

83 83