Κεφάλαιο 3. Λογικές Πύλες

Κεφάλαιο 3 Λογικές Πύλες

3.1 Βασικές λογικές πύλες Τα ηλεκτρονικά κυκλώματα που εκτελούν τις βασικές πράξεις της Άλγεβρας Boole καλούνται λογικές πύλες.κάθε τέτοια πύλη δέχεται στην είσοδό της σήματα με τη μορφή υψηλής ή χαμηλής ηλεκτρικής τάσης και δίνει στην έξοδό της ένα μοναδικό λογικό αποτέλεσμα με τη μορφή υψηλής ή χαμηλής ηλεκτρικής τάσης. Συνδυάζοντας κατάλληλα λογικές πύλες δημιουργούνται πιο σύνθετα κυκλώματα που μπορούν να εκτελούν λογικές πράξεις. Αρχικά για την υλοποίηση των λογικών πυλών χρησιμοποιήθηκαν διακριτά ηλεκτρονικά στοιχεία. Σήμερα στα ολοκληρωμένα κυκλώματα υπάρχει ένα μεγάλο πλήθος επιμέρους κυκλωμάτων, τα οποία με τη σειρά τους αποτελούνται από πλήθος λογικών πυλών. Μία λογική πράξη μεταξύ μεταβλητών είναι μία συνάρτηση που ορίζεται από έναν πίνακα αληθείας (truth table). Το ηλεκτρικό κύκλωμα που εκτελεί μία λογική πράξη ονομάζεται λογική ή ψηφιακή πύλη και παριστάνεται από ένα σύμβολο. Τα δυαδικά ψηφία 1 και 0, που ουσιαστικά παριστάνουν τις δύο καταστάσεις αληθής (true), ψευδής (false), στη φυσική τους υπόσταση είναι δυο διακριτά επίπεδα ηλεκτρικής τάσης (συνήθως στην ιδανική περίπτωση 5V και 0V). Μία λογική πύλη είναι ηλεκτρονικό κύκλωμα το οποίο πραγματοποιεί μία λογική πράξη στις εισόδους της και παράγει μία έξοδο. Οι λογικές πύλες έχουν δημιουργηθεί για να δουλεύουν στο δυαδικό σύστημα. Στα ηλεκτρονικά κυκλώματα ως λογικό 0 θεωρείται η τάση εκείνη η οποία είναι κάτω από ένα κατώφλι που έχουν ορίσει οι κατασκευαστές της λογικής πύλης (πχ 0,5V). Αντίστοιχα το λογικό 1

αντιστοιχεί σε τάση η οποία υπερβαίνει κάποια τάση (συνήθως 5V αλλά οι τελευταίες τεχνολογίες έχουν καταφέρει να μειώσουν την τάση αυτή). Με άλλα λόγια το λογικό 0 αντιστοιχεί στην τάση γείωσης και το λογικό 1 σε τάση τροφοδοσίας. Υπάρχουν διάφορες τεχνολογίες κατασκευής πυλών, όπως η CMOS. 3.2 Η πύλη NOT Η πύλη NOT (ΟΧΙ) έχει μόνο μία είσοδο και δίνει μόνο μία έξοδο. Η λειτουργία της είναι η αντιστροφή του λογικού σήματος της εισόδου. Η πύλη NOT είναι γνωστή επίσης και ως αναστροφέας (inverter), επειδή απλά αλλάζει την τιμή εισόδου στο αντίθετό της (την αντιστρέφει). Η πύλη NOT δέχεται μόνο μια είσοδο και ως έξοδο δίνει την αντίθετη τιμή. Με άλλα λόγια, μια χαμηλής τάσης είσοδος (0) μετατρέπεται σε υψηλής τάσης έξοδο (1). Ο πίνακας αληθείας της πύλης είναι Είσοδος Έξοδος A ΟΧΙ A 0 1 1 0 Πίνακας 3.2.1-1: Ο πίνακας αληθείας της ΝΟΤ Το κυκλωματικό σχεδιάγραμμα είναι το εξής: Εικόνα 3.2-1 Το κυκλωματικό σχεδιάγραμμα της ΝΟΤ 3.2.1 Σχεδίαση της πύλης NOT με τρανζίστορ Στο θετικής λογικής κύκλωμα αναστροφής του παρακάτω σχήματος, ένα npn τρανζίστορ συνδέεται με ένα διαιρέτη τάσης στο ένα

άκρο του οποίου εφαρμόζεται το δυναμικό της εισόδου Α και στο άλλο ένα αρνητικό δυναμικό VBB= 12V, ίσο σε απόλυτη τιμή με το υψηλό δυναμικό VH ου αντιστοιχεί στο λογικό "1". Εικόνα 3.2-2 Αναστροφέας σήματος με τρανζίστορ. Όταν η είσοδος Α βρεθεί σε κατάσταση λογικού "0" δηλαδή σε χαμηλό δυναμικό VL (=0Volt), η βάση του τρανζίστορ έρχεται σε αρνητικό δυναμικό v B = R 2 R 1 + R 2 V BB Εξίσωση 0-1 : Δυναμικό βάση τρανζίστορ Κάτω από αυτές τις συνθήκες, το τρανζίστορ βρίσκεται σε αποκοπή με αποτέλεσμα το δυναμικό της εξόδου Υ να ισούται με VCC (λογικό "1") και να επιτελείται η αναστροφή. Όταν η είσοδος Α βρεθεί σε κατάσταση λογικού "1" δηλαδή σε υψηλό δυναμικό VΗ (=12Volt), το κύκλωμα πόλωσης και η παράμετρος β του τρανζίστορ έχουν σχεδιαστεί και επιλεγεί κατάλληλα ώστε το

τρανζίστορ να άγει σε κατάσταση κόρου. Στην περίπτωση αυτή το δυναμικό της εξόδου είναι υυ=υce(sat) 0.2Volt (λογικό "0"). Το ρεύμα συλλέκτη σε µια τέτοια περίπτωση θα είναι I Csat = V CC u CEsat R C V CC 0.2 R C Εξίσωση 0-2 : Ρεύμα συλλέκτη, για λογικό 0 Τα ρεύματα στις αντιστάσεις R 1 και R 2 θα είναι I 1 = V A u BEsat R 1 V H 0.8 R 1 I 2 = u BEsat ( V BB ) R 2 V BB + 0.8 R 2 Εξίσωση 0-3 : Ρεύματα στις αντιστάσεις του διαιρέτη, για λογικό 0 Η ελάχιστη τιµή της παραµέτρου β του τρανζίστορ που είναι ικανή να φέρει το τρανζίστορ στον κόρο κάτω από αυτές τις συνθήκες δίδεται από την ακόλουθη έκφραση I B = I 1 I 2 = I Csat β Εξίσωση 0-4 : Σχέση ρεύματος βάσης και παραμέτρου β Τυπικές τιµές αντιστάσεων και τάσεων πόλωσης για το συγκεκριµένο κύκλωµα είναι οι R 1 =15K, R 2 =100K, R C =2.2K, -V BB =-12V, V CC =12V.

Εικόνα 3.2-3 Σχεδίαση με CMOS(NMOS και PMOS) 3.3 Η πύλη OR Η πύλη OR εκτελεί την λογική πράξη Η (OR) όπου στην άλγεβρα Boole συμβολίζεται με το (+). Σε μια πύλη OR δύο εισόδων στην έξοδο θα πάρουμε το αποτέλεσμα C=A+B. Αυτό σημαίνει ότι η πύλη OR δίνει λογικό 1 στην έξοδό της, όταν έστω και μία είσοδός της έχει λογικό 1. Στην μόνη περίπτωση που δίνει 0 είναι όταν και οι δύο είσοδοί της έχουν λογικό 0. Ο πίνακας αληθείας της πύλης είναι Είσοδος Έξοδος A B 0 0 0 1 1 0 1 1 Πίνακας 3.2.1-1 Ο πίνακας αληθείας της OR Το κυκλωματικό σχεδιάγραμμα είναι το εξής Εικόνα 3.3-1 Το κυκλωματικό σχεδιάγραμμα της OR

3.3.1 Σχεδίαση της πύλης OR Πύλη OR αρνητικής λογικής. Η λογική πύλη OR, για να έχει έξοδο σε κατάσταση "1" αρκεί τουλάχιστον µια από τις εισόδους της να είναι σε κατάσταση "1". Αντίθετα, η έξοδος θα βρίσκεται σε κατάσταση "0" µόνο όταν όλες οι είσοδοι είναι σε κατάσταση "0". Στην αρνητικής λογικής πύλη του παρακάτω σχήµατος όταν µια από τις εισόδους είναι σε κατάσταση λογικού "1" (χαµηλό δυναµικό VL) η αντίστοιχη δίοδος θα βρίσκεται σε κατάσταση ορθής πόλωσης, κατά συνέπεια θα άγει και το δυναµικό Υ της εξόδου θα βρίσκεται σε χαµηλό δυναµικό (λογικό "1"). Εικόνα 3.3-2Πύλη OR αρνητικής λογικής. Το δυναµικό αυτό αν (για παράδειγµα) η είσοδος Α βρεθεί σε κατάσταση λογικού "1" θα είναι u Y = V R I on R = V R V R (V A + V K ) R i + r f + R R Εξίσωση 0-1 : Δυναμικό εξόδου πύλης OR αρνητικής λογικής

όπου η δίοδος προσεγγίστηκε από την τάση κατωφλίου VK (0.2V για το γερµάνιο και 0.6V για το πυρίτιο) σε σειρά µε την αντίσταση, rf, που εµφανίζει η δίοδος κατά την ορθή πόλωση. Και επειδή ισχύει R R i + r f, το χαµηλό δυναµικό στην έξοδο θα είναι u Y = V A + V K = V L + V K Εξίσωση 0-2 : Προσέγγιση Δυναμικού εξόδου πύλης OR αρνητικής λογικής Αν αντίθετα όλες οι είσοδοι βρίσκονται σε κατάσταση λογικού "0" (υψηλό δυναµικό VΗ) τότε λόγω του ότι VR=VH, όλες οι δίοδοι θα βρίσκονται σε αποκοπή µε αποτέλεσµα να είναι Υ= VR=VH, δηλαδή λογικό "0". Πύλη OR θετικής λογικής. Στο παρακάτω σχήμα παρουσιάζεται η λογική πύλη OR για θετική λογική. Παρατηρούµε ότι έχει αλλάξει η φορά σύνδεσης των διόδων ενώ το δυναµικό VR εξακολουθεί να ισούται µε το δυναµικό που αντιστοιχεί στο λογικό "0" µόνο που στη θετική λογική το δυναµικό αυτό είναι το χαµηλό, VL.

Εικόνα 3.3-3Πύλη OR θετικής λογικής. Έτσι όταν έστω και µια από τις εισόδους είναι σε κατάσταση VH, λογικό "1", η αντίστοιχη δίοδος πολώνεται ορθά και το δυναµικό της εξόδου, Υ, βρίσκεται σε υψηλή στάθµη (λογικό "1"). Το δυναµικό είναι υψηλό και περίπου ίσο µε το VH µειωµένο κατά την πτώση τάσης πάνω στη δίοδο και κατά την πτώση τάσης πάνω στην αντίσταση Ri η οποία είναι πολύ µικρή. Όταν όλες οι είσοδοι είναι σε κατάσταση low, λογικό "0", τότε έρχονται σε κατάσταση αποκοπής όλες οι δίοδοι µε αποτέλεσμα το δυναµικό της εξόδου Y να ισούται µε το δυναµικό VR, το οποίο βρίσκεται σε κατάσταση low, λογικό "0". Εικόνα 3.3-4 Σχεδίαση πύλης OR με CMOS(N-MOS και P-MOS 3.4 Η πύλη AND Η πύλη AND εκτελεί την λογική πράξη AND (ΚΑΙ) μεταξύ των εισόδων της. Η πράξη AND στην άλγεβρα Boole συμβολίζεται με επί (*). Για παράδειγμα εαν η πύλη έχει 2 εισόδους (a και b) και μία έξοδο (c) θα γίνει η πράξη: Ο πίνακας αληθείας της πύλης είναι Είσοδοι Έξοδος A B A ΚΑΙ B

0 0 0 0 1 0 1 0 0 1 1 1 Πίνακας 3.3.1-1 Ο πίνακας αληθείας της AND Το κυκλωματικό σχεδιάγραμμα είναι το εξής Εικόνα 3.4-1 Το κυκλωματικό σχεδιάγραμμα της AND 3.4.1 Σχεδίαση της πύλης AND Πύλη AND αρνητικής λογικής. H πύλη AND αρνητικής λογικής που παρουσιάζεται στο παρακάτω είναι ένα κύκλωµα πανοµοιότυπο µε αυτό της OR θετικής λογικής. Λειτουργώντας ως πύλη AND αναµένεται να έχει στην έξοδο λογικό "1" όταν όλες οι είσοδοι βρίσκονται ταυτόχρονα στην κατάσταση "1". Σε κάθε άλλη περίπτωση η έξοδος βρίσκεται σε κατάσταση "0". Πράγµατι, όταν όλες οι είσοδοι είναι "1" (χαµηλό δυναµικό, VL, στην αρνητική λογική) οι δίοδοι αποκόπτονται µε αποτέλεσµα στην έξοδο Υ το δυναµικό να είναι VR=VL, (λογικό "1"). Αντίθετα, όταν µια είσοδος βρίσκεται σε κατάσταση λογικού "0", δηλαδή σε υψηλό δυναµικό VH, τότε η αντίστοιχη δίοδος πολώνεται ορθά, άγει και φέρνει το δυναµικό στην έξοδο σε υψηλή τιµή (λογικό "0") περίπου ίση µε VH-VK.

Εικόνα 3.4-2Πύλη AND αρνητικής λογικής. Πύλη AND θετικής λογικής. Κατά αναλογία προς τα προηγούμενα, η πύλη AND θετικής λογικής του παρακάτω σχήματος είναι ένα κύκλωμά πανομοιότυπο µε την πύλη OR αρνητικής λογικής. Όταν όλες οι είσοδοι είναι σε κατάσταση "1", δηλαδή σε υψηλό δυναμικό VH οι δίοδοι αποκόπτονται µε αποτέλεσμα το δυναμικό στην έξοδο Υ να είναι ίσο µε το VR (=VH) δηλαδή λογικό "1". Αντίθετα, όταν έστω και µια είσοδος είναι σε κατάσταση χαμηλού δυναμικού (λογικό "0" ), η αντίστοιχη δίοδος θα άγει µε αποτέλεσμα το δυναμικό στην έξοδο Υ να ισούται περίπου µε VH+VK.

Εικόνα 3.4-3Πύλη AND θετικής λογικής. Εικόνα 3.4-4 Σχεδίαση πύλης OR με CMOS(N-MOS και P-MOS