Ολοκληρωμένα κυκλώματα 1 ο σετ ασκήσεων

Σχετικά έγγραφα
Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

Ολοκληρωμένα Κυκλώματα

ΗΜΥ 100 Εισαγωγή στην Τεχνολογία

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Οργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος

Κεφάλαιο 4 : Λογική και Κυκλώματα

Ψηφιακά Συστήματα. 6. Σχεδίαση Συνδυαστικών Κυκλωμάτων

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

Διαδικασιακός Προγραμματισμός

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΒΑΣΙΚΕΣ ΑΡΧΕΣ ΨΗΦΙΑΚΗΣ ΤΕΧΝΟΛΟΓΙΑΣ. Κεφάλαιο 3

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Κεφάλαιο 3. Λογικές Πύλες

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

ΠΡΟΓΡΑΜΜΑΤΙΣΜΟΣ ΥΠΟΛΟΓΙΣΜΟΣ Εντολές επιλογής και αποφάσεων 1 ο Φύλλο Εργασιών Εισαγωγικές ασκήσεις για την εντολή if ΑΠΑΝΤΗΣΕΙΣ

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Συνδυαστικά Κυκλώματα

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

f(x, y, z) = y z + xz

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Συνδυαστική Λογική. Επιμέλεια Διαφανειών: Δ.

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Εισαγωγή στον Προγραμματισμό

6.1 Θεωρητική εισαγωγή

Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο Βασικές Συνδυαστικές Συναρτήσεις και. Διδάσκουσα: Μαρία Κ. Μιχαήλ

a = 10; a = k; int a,b,c; a = b = c = 10;

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Βασικές Συνδυαστικές Συναρτήσεις και Κυκλώματα 1

ΗΥ220: Εργαστήριο ψηφιακών κυκλωμάτων

Σύγχρονοι Απαριθμητές. Διάλεξη 8

Πράξεις με δυαδικούς αριθμούς

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

Προγραμματισμός Ι (HY120)

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

Εκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ - ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 3

Ονοµατεπώνυµο «οδηγού»:... Ονοµατεπώνυµο «παρατηρητή»:... 1 η ραστηριότητα ιαθέσιµος χρόνος: 30 λεπτά

4.1 Θεωρητική εισαγωγή

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

ÏÌÉÊÑÏÍ ÖÑÏÍÔÉÓÔÇÑÉÏ ÊÏÑÄÅËÉÏ

ΑΣΚΗΣΗ 8 η -9 η ΣΧΕΔΙΑΣΗ ΑΡΙΘΜΗΤΙΚΗΣ ΛΟΓΙΚΗΣ ΜΟΝΑΔΑΣ ΤΕΣΣΑΡΩΝ ΔΥΑΔΙΚΩΝ ΨΗΦΙΩΝ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

Ενδεικτικές λύσεις και στατιστικά

Ψηφιακά Συστήματα. 3. Λογικές Πράξεις & Λογικές Πύλες

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Εργαστήριο Ψηφιακής Σχεδίασης

Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών & Μηχανικών Υπολογιστών. Συστήματα VLSI. Πρόοδος Άνοιξη 2018

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

6. Σχεδίαση Κυκλωμάτων Λογικής Κόμβων (ΚΑΙ), (Η)

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Πανεπιστήμιο Πατρών. Τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών

Προγραμματισμός Ι (ΗΥ120)

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

Ψηφιακή Λογική και Σχεδίαση

Behavioral & Mixed VHDL Architectures Finite State Machines in VHDL

ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ : ΑΝΑΠΤΥΞΗ ΕΦΑΡΜΟΓΩΝ ΣΕ ΠΡΟΓΡΑΜΜΑΤΙΣΤΙΚΟ ΠΕΡΙΒΑΛΛΟΝ ΤΑΞΗ : Γ ΛΥΚΕΙΟΥ ΣΠΟΥΔΕΣ ΟΙΚΟΝΟΜΙΑΣ & ΠΛΗΡΟΦΟΡΙΚΗΣ ΤΜΗΜΑ: Γ2-Γ3

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΑΣΚΗΣΗ 7 ΚΩΔΙΚΕΣ Η ΟΘΟΝΗ 7 ΤΜΗΜΑΤΩΝ - ΚΩΔΙΚΟΠΟΙΗTΕΣ ( ENCODERS )

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Αποκωδικοποιητές Μνημών

Κυκλώµατα µε MSI. υαδικός Αθροιστής & Αφαιρέτης

Εισαγωγή στους Υπολογιστές

Εισαγωγή στους Ηλεκτρονικούς Υπολογιστές

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωµάτων Τµήµα Επιστήµης Υπολογιστών Χειµερινό Εξάµηνο

5.1 Θεωρητική εισαγωγή

ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ: ΠΡΟΓΡΑΜΜΑΤΙΣΜΟΣ ΥΠΟΛΟΓΙΣΤΩΝ ΣΥΝΟΛΟ ΣΕΛΙΔΩΝ: ΕΞΙ (6)

Συνδυαστικά Λογικά Κυκλώματα

App Inventor 5ο Μάθημα (Κορώνα γράμματα - επέκταση)

ΜΑΘΗΜΑ: ΜΙΚΡΟΕΛΕΓΚΤΕΣ

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

Transcript:

Δημοκρίτειο Πανεπιστήμιο Θράκης Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Γ. Δημητρακόπουλος Ολοκληρωμένα κυκλώματα 1 ο σετ ασκήσεων Άσκηση 1 Καλείστε να σχεδιάσετε ένα κύκλωμα το οποίο θα δέχεται στην είσοδό του 4 λέξεις των 4 bits η καθεμία A, B, C, D καθώς και δύο σήματα ελέγχου S 1 και S 0. Το κύκλωμα αυτό θα ανακατανέμει τα δεδομένα των εισόδων A, B, C, D στις τέσσερις εξόδους του κυκλώματος ανάλογα με τις τιμές των σημάτων ελέγχου. S 1S 0 = 00 : A, B, C, D A, B, C, D S 1S 0 = 01 : A, B, C, D D, A, B, C S 1S 0 = 10 : A, B, C, D C, B, A, D S 1S 0 = 11 : A, B, C, D A, D, C, B Απάντηση 1 Θα πρέπει να δοθεί προσοχή στο γεγονός πως οι είσοδοι του κυκλώματος είναι των 4 bits η κάθε μία, και όχι του 1 bit. Έτσι, η δομή του κυκλώματός μας θα είναι όπως φαίνεται παρακάτω: Χρησιμοποιώντας πολυπλέκτες 4-σε-1 των 4 bit μπορούμε να διαμοιράσουμε τις εισόδους A, B, C και D στις εξόδους ως εξής:

Ένας πολυπλέκτης 4-σε-1 των k bits αποτελείται από k 4-σε-1 πολυπλέκτες του 1 bit, οι οποίοι ελέγχονται όλοι από τα ίδια σήματα επιλογής. Η δομή καθενός από τους τέσσερις 4-σε-1 πολυπλέκτες των 4 bits φαίνεται παρακάτω: Τέλος, η δομή ενός 4-σε-1 πολυπλέκτη φαίνεται παρακάτω:

Άσκηση 2 Σχεδιάστε ένα κύκλωμα συνδυαστικής λογικής, το οποίο θα μηδενίζει το λιγότερο σημαντικό 1 που υπάρχει στη λέξη εισόδου. Για παράδειγμα στην περίπτωση των τεσσάρων bits, αν η λέξη εισόδου ήταν η A 3A 2A 1A 0=1010 η έξοδος θα ήταν ίση με Z 3Z 2Z 1Z 0=1000 όπου το λιγότερο σημαντικό 1 (αυτό που βρισκόταν στην θέση A 1) έχει μηδενιστεί. Αντίστοιχα, στην περίπτωση της εισόδου 1100 η έξοδος θα ήταν και πάλι 1000. a) Γράψτε σε ψευδοκώδικα τον αλγόριθμο που θα υλοποιούσε στη γενική περίπτωση την παραπάνω λειτουργία, θεωρώντας είσοδο και έξοδο των n bits. b) Υλοποιήστε τον αλγόριθμο σας με μια επαναληπτική δομή. c) Αν είχατε έτοιμο ένα κύκλωμα διαιτησίας (arbiter), σαν αυτό που δείξαμε στο μάθημα, πώς θα μπορούσατε να το χρησιμοποιήσετε, μαζί με λίγη επιπλέον λογική, ώστε να πετύχετε την ίδια λειτουργία; Απάντηση 2 a) Ο ψευδοκώδικας που θα υλοποιούσε την παραπάνω λειτουργία είναι ο ακόλουθος. found = 0 for (i = 0; i < n; ++i) { Z[i] = A[i] if (A[i] &&!found) { Z[i] = 0 found = 1 } } Αρχικοποιούμε την λογική μεταβλητή found σε 0 (false), και αντιγράφουμε επαναληπτικά στο Z τα περιεχόμενα του A, μέχρι να συναντήσουμε το πρώτο 1. Όταν εντοπίσουμε το πρώτο 1 στο A, αλλάζουμε την τιμή του Z σε αυτή τη θέση σε 0, και το found σε 1 (true). Συνεχίζουμε αντιγράφοντας τις τιμές του A στο Z. b) Μια επαναληπτική δομή που υλοποιεί τον παραπάνω αλγόριθμο είναι το ακόλουθο κύκλωμα ριπής.

Κάθε ένα από τα τετράγωνα του παραπάνω κυκλώματος αποτελείται από το ακόλουθο υποκύκλωμα: Είναι εμφανές πως όταν το old_found είναι 0, το Z[i] θα είναι 0, ενώ όταν είναι 1 το Z[i] θα είναι ότι και το A[i]. Το new_found είναι 1 είτε όταν το Α[i] γίνει για πρώτη φορά 1, είτε όταν το old_found είναι 1. c) Αν είχαμε ένα κύκλωμα διαιτησίας το οποίο θα έδινε στην έξοδό του ένα 1 σε μία από τις n εξόδους του, τότε θα μπορούσαμε να υλοποιήσουμε την ζητούμενη λειτουργία με τον ακόλουθο τρόπο: Ο arbiter που χρησιμοποιούμε στο κύκλωμα δίνει προτεραιότητα στο λιγότερο σημαντικό bit (LSB) της εισόδου του, δηλαδή θα δώσει grand στο 1 που βρίσκεται πιο δεξιά. Το bit που θα κερδίσει το grand θα είναι το μόνο με τιμή 1, και λόγω της πύλης ΝΟΤ θα γίνει 0 «μασκάροντας» το αντίστοιχο bit εξόδου. Τα υπόλοιπα bit θα έχουν τιμή 0 στην έξοδο του arbiter και επομένως 1 μετά την πύλη NOT, επιτρέποντας την διέλευση της εισόδου στην έξοδο ανεπηρέαστη.