Ιατρικά Ηλεκτρονικά Δρ. Π. Ασβεστάς Εργαστήριο Επεξεργασίας Ιατρικού Σήματος & Εικόνας Τμήμα Τεχνολογίας Ιατρικών Οργάνων Χρήσιμοι Σύνδεσμοι Σημειώσεις μαθήματος: http://medisp.bme.teiath.gr/eclass/courses/tio127/ E mail: pasv@teiath.gr 2 1
Κυκλώματα που μετατρέπουν αναλογικά σήματα σε ψηφιακά σήματα ονομάζονται μετατροπείς αναλογικού σήματος σε ψηφιακό (analog to digital converters) και είναι γνωστά με το ακρωνύμιο ADC. Δέχονται ως είσοδο μία αναλογική τάση ( ) και παράγουν τάσεις εξόδου,,,,. Κάθε τάση εξόδου μπορεί να λάβει δύο τιμές (συνήθως 0Vή 5V)και αντιστοιχεί σε ένα bit. Το πλήθος των bits () που παράγει ένα κύκλωμα ADC ονομάζεται διακριτική ικανότητα (resolution). Το πλήθος των διαφορετικών ψηφιακών τιμών που παράγει ένα κύκλωμα ADC είναι και είναι ακέραιες τιμές μεταξύ 0 και. 3 Έστω ότι η αναλογική τάση εισόδου σε ένα κύκλωμα ADC είναι μεταξύ 0Vκαι (Το σύμβολο έχει διαφορετική σημασία στο ADC από ότι στο DAC). Η λειτουργία ενός κυκλώματος ADC διακριτικής ανάλυσης bits μπορεί να περιγραφτεί ως εξής: Χωρίζει το διάστημα τιμών 0, της αναλογικής τάσης εισόδου σε 2 υποδιαστήματα. Αριθμεί τα υποδιαστήματα αυτά ως 0,1,, 2 1. Ανιχνεύει σε ποιο υποδιάστημα βρίσκεται η αναλογική τιμή εισόδου. Παράγει ως ψηφιακή τιμή τον αριθμό του υποδιαστήματος. 4 2
Τα παραπάνω μπορούν να εκφραστούν με μαθηματικό τρόπο ως ακολούθως: Ορίζεται η ποσότητα: 2 1 Η ποσότητα αυτή είναι το εύρος κάθε υποδιαστήματος, εκτός από το πρώτο και το τελευταίο που έχουν εύρος. Εάν είναι η αναλογική τάση εισόδου, τότε ο ακέραιος αριθμός: είναι η τιμή εξόδου του ADC. Ο τελεστής [ ] συμβολίζει τη στρογγυλοποίηση στον πλησιέστερο ακέραιο (Π.χ. [15,3] = 15, [128,6]= 129). 5 Το παρακάτω γράφημα παρουσιάζει τη χαρακτηριστική καμπύλη ενός ADC 3 bits. Οοριζόντιοςάξοναςέχειτηναναλογικήτάσηεισόδου(σε volts) και ο κατακόρυφος άξονας παρέχει την παραγόμενη ψηφιακή τιμή (στο δεκαδικό σύστημα). Η τάση εισόδου μεταβάλλεται μεταξύ 0V και 5 V και η ψηφιακή τιμή εξόδου λαμβάνει τιμές από 0 (000) μέχρι 7 (111). Κάθε σκαλοπάτι έχει εύρος 5V /7 0,714V, εκτός από το πρώτο και το τελευταίο που είναι 0,5 0,357V. 6 3
Παράδειγμα Έστω ένα κύκλωμα ADC διακριτικής ανάλυσης 4 bits. Το αναλογικό σήμα λαμβάνει τιμές μεταξύ 0 και 15 V. (α) Να βρεθούν τα υποδιαστήματα στα οποία διαχωρίζεται το διάστημα τιμών της τάσης εισόδου. (β) ΝαβρεθείητιμήπουθαπαράγειτοκύκλωμαADC για τάση εισόδου 5,2 V και 12,3V. Λύση (α) Είναι 4, 15 V και 1 V. Το πρώτο και το τελευταίο υποδιάστημα θα έχουν εύρος 0,5 V και τα υπόλοιπα 1V. 7 Λύση (συνέχεια) Τα υποδιαστήματα δίνονται στον επόμενο πίνακα. Αριθμός υποδιαστήματος Εύρος υποδιαστήματος Αριθμός υποδιαστήματος Εύρος υποδιαστήματος 0 [0, 0.5V) 8 [7.5, 8.5V) 1 [0.5, 1.5V) 9 [8.5, 8.5V) 2 [1.5, 2.5V) 10 [9.5, 10.5V) 3 [2.5, 3.5V) 11 [10.5, 11.5V) 4 [3.5, 4.5V) 12 [11.5, 12.5V) 5 [4.5, 5.5V) 13 [12.5, 13.5V) 6 [5.5, 6.5V) 14 [13.5, 14.5V) 7 [6.5, 7.5V) 15 [14.5, 15V] 8 4
Λύση (συνέχεια) (β) Ητιμή5,2 V είναι στο υποδιάστημα με αριθμό 5. Ητιμή12,3 V είναι στο υποδιάστημα με αριθμό 12. Οπότε οι τιμές που θα παράγει το ADC είναι 5 και 12 αντίστοιχα. Εναλλακτικά, εφαρμόζοντας τον τύπο,, 5,2 5 12,3 12 έχουμε: 9 Παράδειγμα Έστω ένα κύκλωμα ADC διακριτικής ικανότητας 10 bits, με επιτρεπτό εύρος μεταβολής της αναλογικής τάσης εισόδου μεταξύ 0Vκαι 1,1 V. Στην είσοδο του ADC συνδέεται ο αναλογικός αισθητήρας θερμοκρασίας LM35, οοποίοςπαράγειμιατάση,, ανάλογη της θερμοκρασίας του περιβάλλοντος,, σύμφωνα με τον τύπο: 10 mv Ποια τιμή θα παράγει το ADC για θερμοκρασίες 20, 25 και 30 ; 10 5
Λύση Είναι 10bits και 1,1 V. Επομένως, 1,075 mv. 10 Για Τ 20 είναι που θα παράγει το ADC θα είναι 186. Αντίστοιχα: Τ 25 233. Τ 30 279. 10 10, 20 200 mv0,2 V. Ητιμή, 186,04 25 250 mv, 30 300 mv, 11 Μετά τη μετατροπή μίας αναλογικής τάσης σε ψηφιακή (ακέραια) τιμή, δεν είναι δυνατό να ανακτήσουμε την αρχική τιμή της τάσης. Το μόνο που μπορούμε να κάνουμε είναι να πάρουμε μία εκτίμηση ( ) της αρχικής τάσης χρησιμοποιώντας της σχέση: Σε αυτή την περίπτωση το μέγιστο σφάλμα ανάμεσα στην πραγματική και στην εκτιμώμενη τιμή της τάσης εισόδου ( ) είναι /2: 2 12 6
Εάν επιθυμείται να μειωθεί το μέγιστο σφάλμα, θα πρέπει να μειωθεί το LSB. Αυτό μπορεί να επιτευχθεί είτε χρησιμοποιώντας άλλο ADC με περισσότερα bits ήελαττώνοντας. Για παράδειγμα, εάν έχουμε ένα ADC με διακριτική ανάλυση 10 bits και 5V τότε 4,89 mv και το μέγιστο σφάλμα είναι 2,44 mv. Εάν θέλαμε να μειώσουμε το μέγιστο σφάλμα στο μισό, θα αρκούσε να μειώναμε το στα 2,5 V (με την προϋπόθεση ότι η τάση εισόδου θα είναι μικρότερη από 2,5 V). Στην περίπτωση αυτή, δηλ. μείωση του στα 2,5V, θα άλλαζαν και οι τιμές που θα παρήγαγε το ADC. Συγκεκριμένα, για την ίδια τάση εισόδου το ADC θα παρήγαγε τη διπλάσια τιμή σε σχέση με πριν. 13 Για τη μετατροπή μίας αναλογικής τιμής σε ψηφιακή χρειάζεται κάποιος χρόνος (χρόνος μετατροπής). Επειδή στη διάρκεια της μετατροπής το αναλογικό σήμα μπορεί να έχει αλλάξει τιμή, υπάρχει το ενδεχόμενο να παρατηρηθούν σφάλματα μετατροπής. Για την εξάλειψη τέτοιου είδους σφαλμάτων, χρησιμοποιείται ένα κύκλωμα δειγματοληψίας και συγκράτησης (S/H κύκλωμα) πριν οδηγηθεί το σήμα εισόδου στο ADC. 14 7
Αρχικά, το κύκλωμα S/H δειγματοληπτεί το αναλογικό σήμα εισόδου. Στη συνέχεια, σταματάει τη δειγματοληψία και συγκρατεί την πιο πρόσφατη τιμή στην έξοδό του. Αυτήητιμήδιατηρείται σταθερή κατά την περίοδο μετατροπής σε ψηφιακή τιμή. Μόλις ολοκληρωθεί η μετατροπή, το κύκλωμα S/H δειγματοληπτεί μία νέα τιμή από το σήμα εισόδου και επαναλαμβάνεται η προηγούμενη διαδικασία. Ένα τυπικό κύκλωμα S/H, αποθηκεύει το ηλεκτρικό φορτίο σε έναν πυκνωτή και περιλαμβάνει ένα γρήγορο διακόπτη (υλοποιημένο με FET) καιτεσεσυνδεσμολογίαbuffer. 15 Κυκλώματα δειγματοληψίας και συγκράτησης (Sample and Hold Circuits). 16 8
Πολλές φορές χρειάζεται να μετατραπούν πολλές αναλογικές είσοδοι και επειδή το κύκλωμα ADC μπορεί να είναι σχετικά ακριβό, χρησιμοποιείται ένας πολυπλέκτης σε συνδυασμό με έναν ADC. Ο πολυπλέκτης λειτουργεί όπως ένας περιστροφικός διακόπτης που συνδέει κάθε μία από τις αναλογικές εισόδους στο κύκλωμα S/H (μία είσοδος κάθε φορά). Η θέση και ο χρονισμός του πολυπλέκτη ελέγχονται από έναν υπολογιστή ήέναψηφιακόκύκλωμα. 17 Δομή αναλογικού πολυπλέκτη με χρήση διακοπτών FET. 18 9
Παράδειγμα συστήματος ADC με χρήση πολυπλέκτη. Το ψηφιακό σύστημα είναι συνήθως ένας μικροελεγκτής. 19 Η υλοποίηση ενός κυκλώματος ADC είναι πιο σύνθετη από την υλοποίηση ενός κυκλώματος DAC, καθώς περιλαμβάνει συνδυασμό αναλογικών και ψηφιακών ηλεκτρονικών. Οι πιο γνωστές υλοποιήσεις ADC είναι: Flash ADC Hybrid flash ADC Tracking ADC SAR ADC Double slope ADC Σ Δ ADC Στη συνέχεια, περιγράφονται εν συντομία το flash ADC, το hybrid flash ADC και το SAR ADC. 20 10
Το flash ADC είναι ο ταχύτερος τρόπος μετατροπής αναλογικού σήματος σε ψηφιακό. Όμως, περιορίζεται σε μετατροπές με λίγα bits εξόδου, γιατί απαιτεί 2 1συγκριτές (comparators) και 2 αντιστάσεις για να παράγει έναν ψηφιακό αριθμό bits. Για παράδειγμα, για την παραγωγή μίας ψηφιακής εξόδου 10 bits, απαιτούνται 1023 συγκριτές και 1024 αντιστάσεις. 21 Παράδειγμα παράλληλης (flash) μετατροπής 2 bits 3 ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ ΚΩΔΙΚΟΠΟΙΗΤΗ ΠΡΟΤΕΡΑΙΟΤΗΤΑΣ 2,5 ΕΙΣΟΔΟΙ ΕΞΟΔΟΙ 1,5 3 Ι 2 Ι 1 Ι 0 Ι b 1 b 0 H H H L L L H H L X L H 0,5 H L X X H L L X X X H H L: ΛΟΓΙΚΟ 0 H: ΛΟΓΙΚΟ 1 X: ΑΔΙΑΦΟΡΟ 22 11
Παράδειγμα παράλληλης (flash) μετατροπής 2 bits 3 2,5 1,5 0,5 Όταν 0,5 και οι 3 συγκριτές παράγουν υψηλή έξοδο (Η), οπότε οι είσοδοι του κωδικοποιητή προτεραιότητας είναι ΗΗΗL και επομένως οι έξοδοι θα είναι LL, δηλ. 00, που αντιστοιχεί στον ακέραιο 0. 23 Παράδειγμα παράλληλης (flash) μετατροπής 2 bits 3 2,5 1,5 0,5 Όταν 0,5 1,5 το C1 παράγει χαμηλή έξοδο (L) ενώ οι άλλοι δύο συγκριτές παράγουν υψηλή έξοδο (Η), οπότε οι είσοδοι του κωδικοποιητή προτεραιότητας είναι ΗΗLL και επομένως οι έξοδοι θα είναι LH, δηλ. 01, που αντιστοιχεί στον ακέραιο 1. 24 12
Παράδειγμα παράλληλης (flash) μετατροπής 2 bits 3 2,5 1,5 0,5 Όταν 1,5 2,5 το C1 και το C2 παράγουν χαμηλή έξοδο (L) ενώ το C1 παράγει υψηλή έξοδο (Η), οπότε οι είσοδοι του κωδικοποιητή προτεραιότητας είναι ΗLLL και επομένως οι έξοδοι θα είναι HL, δηλ. 10, που αντιστοιχεί στον ακέραιο 2. 25 Παράδειγμα παράλληλης (flash) μετατροπής 2 bits 3 2,5 1,5 0,5 Όταν 2,5 όλοι οι συγκριτές παράγουν χαμηλή έξοδο (L), οπότε οι είσοδοι του κωδικοποιητή προτεραιότητας είναι LLLL και επομένως οι έξοδοι θα είναι HH, δηλ. 11, που αντιστοιχεί στον ακέραιο 3. 26 13
Λόγω της απαίτησης μεγάλου πλήθος συγκριτών συνήθως χρησιμοποιούνται τροποποιημένοι flash μετατροπείς (hybrid flash ADC): Το αναλογικό σήμα εφαρμόζεται σε έναν μικρό παράλληλο ADC (4 7 bits), ο οποίος παράγει τα πιο σημαντικά bits. H προκύπτουσα έξοδος μετατρέπεται σε αναλογικό σήμα με χρήση ενός DAC, το οποίο αφαιρείται από το αρχικό σήμα. Το σήμα διαφοράς μετατρέπεται με ένα δεύτερο παράλληλο ADC για να προκύψουν τα λιγότερα σημαντικά bits. Ο υβριδικός παράλληλος ADC έχει μικρότερη πολυπλοκότητα από τον πλήρως παράλληλο ADC, αλλά έχει μικρότερη ταχύτητα μετατροπής. 27 Παράδειγμα υβριδικής παράλληλης (flash) μετατροπής 8 bits 28 14
Ένα άλλο κύκλωμα ADC είναι το ADC διαδοχικών προσεγγίσεων (Successive Approximation). Είναι ένας από τα πιο διαδεδομένους τύπους ADC, επειδή σχετικά απλός και παρέχει υψηλή ταχύτητα λειτουργίας. Περιλαμβάνει: έναν καταχωρητή (Successive Approximation Register SAR) bits, ο οποίος κρατάει το τελικό αποτέλεσμα της μετατροπής. μία μονάδα ελέγχου του καταχωρητή (SAR control unit) έναν συγκριτή. ένα κύκλωμα μετατροπής ψηφιακής τιμής σε αναλογική τάση (DAC). 29 ADC διαδοχικών προσεγγίσεων Αρχιτεκτονική Συγκριτής 30 15
Αρχικά το πιο σημαντικό bit (MSB) του καταχωρητή SAR γίνεται1, ενώ όλα τα υπόλοιπαbits γίνονται0, δηλ. υπάρχει η τιμή 10 00 Η τιμή αυτή μετατρέπεται από το DAC σε αναλογική, σύμφωνα με τη σχέση, όπου ητιμή(στο δεκαδικό σύστημα) που περιέχει ο SAR. H συγκρίνεται με την αναλογικά τάση εισόδου,. Εάν η είναι μικρότερη από τη το MSB παραμένει 1, διαφορετικά γίνεται 0. 31 Στη συνέχεια, το επόμενο bit γίνεται 1 και ακολουθείται η προηγούμενη διαδικασία. Δηλαδή η τιμή του SAR μετατρέπεται σε αναλογική τάση από το DAC. EάνητάσηαπότοDAC είναι μικρότερη από τη, τότε το bit θα παραμείνει 1, διαφορετικάθαγίνει0. Η διαδικασία αυτή συνεχίζει μέχρι να εξεταστούν όλα τα bits του SAR. 32 16
Για παράδειγμα, έστω 4, 5 V. Έστω 3,4 η τιμή που πρόκειται να μετατραπεί σε ψηφιακή. Είναι 0,33 V. Η αναμενόμενη έξοδος του ADC είναι 10,2 10, δηλ. 1010 στο δυαδικό σύστημα.,, 33 ΑΝΑΛΟΓΟΨΗΦΙΑΚΗ ΜΕΤΑΤΡΟΠΗ ADC Αρχικά, στο SAR θα υπάρχει η τιμή 1000 (8 στο δεκαδικό σύστημα). ΗέξοδοςτουDAC θα είναι 8LSB80,33V 2,7 V. Επειδή, το bit θα παραμείνει 1. Στη συνέχεια, γίνεται 1 το επόμενο bit, δηλ. στο SAR θα υπάρχει η τιμή 1100 (12 στο δεκαδικό σύστημα). ΗέξοδοςτουDAC θα είναι 12LSB4V. Επειδή, το bit θα γίνει 0, δηλ. στο SAR θα υπάρχει ητιμή1000. 34 17
ΑΝΑΛΟΓΟΨΗΦΙΑΚΗ ΜΕΤΑΤΡΟΠΗ ADC Στη συνέχεια, γίνεται 1 το επόμενο bit, δηλ. στο SAR θα υπάρχει η τιμή 1010 (10 στο δεκαδικό σύστημα). ΗέξοδοςτουDAC θα είναι 10 LSB 3,3V. Επειδή, το bit θα παραμείνει 1. Τέλος, γίνεται 1 το επόμενο bit, δηλ. στο SAR θα υπάρχει η τιμή 1011 (11 στοδεκαδικόσύστημα). ΗέξοδοςτουDAC θα είναι 11 LSB 3,7V. Επειδή, το bit θα γίνει 0, δηλ. στο SAR θα υπάρχει τελικά η τιμή 1010. 35 18