Ελλθνικι Δθμοκρατία Σεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου Ψθφιακι Επεξεργαςία ιματοσ Ενότθτα 1 : Ειςαγωγι Κωνςταντίνοσ Αγγζλθσ 1
Ανοιχτά Ακαδημαϊκά Μαθήματα Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε. Ψθφιακι Επεξεργαςία ιματοσ Ενότητα 1: Ειςαγωγι Κωνςταντίνοσ Αγγζλθσ Κακθγθτισ Άρτα, 2015 2
Άδειεσ Χρήςησ Σο παρόν εκπαιδευτικό υλικό υπόκειται ςε άδειεσ χριςθσ Creative Commons. Για εκπαιδευτικό υλικό, όπωσ εικόνεσ, που υπόκειται ςε άλλου τφπου άδειασ χριςθσ, θ άδεια χριςθσ αναφζρεται ρθτϊσ. 3
Σκοποί ενότητασ Ειςαγωγι ςτθν ζννοια τθσ ψθφιακισ επεξεργαςίασ ςθμάτων. Περιγραφι των ςυςτθμάτων που χρθςιμοποιοφν ψθφιακι επεξεργαςία ςιματοσ. 4
Περιεχόμενα ενότητασ Τηλεπικοινυνιακά Σςζηήμαηα Ψηθιακή Επεξεπγαζία Σήμαηορ Τςπικό Σύζηημα DSP Multiply, Add and Accumulate (MAC) Instruction Απσιηεκηονικέρ H/Y Ανάπηςξη Εθαπμογών ζε DSP Πλεονεκηήμαηα ηυν DSP 5
Τηλεπικοινωνιακά Συςτήματα πλθροφορία Πομπόσ Δζκτθσ πλθροφορία 1. Μετάδοςθ Λιψθ Πλθροφορίασ (Φυςικό Επίπεδο) 2. Επεξεργαςία Πλθροφορίασ ιματοσ 6
Τηλεπικοινωνιακά Συςτήματα Μετάδοςθ Πλθροφορίασ (Πομπόσ) πληποθοπία Πομπόρ Διαμόπθυζη, Φιληπάπιζμα για αποθςγή ISI, κ.λ.π. 7
Τηλεπικοινωνιακά Συςτήματα 2. Λιψθ Πλθροφορίασ (Δζκτθσ) Δέκηηρ πληποθοπία Φιληπάπιζμα, Διασυπιζμόρ πληποθοπίαρ από θόπςβο, Τςσόν ενίζσςζη, Διασυπιζμόρ ηπόπυν μεηάδοζηρ, Αποδιαμόπθυζη, κ.λ.π. 8
Ψηυιακή Επεξεπγασία Σήματορ Η Ψηθιακή Επεξεπγαζία Σήμαηορ (DSP) πποηείνει ηπόποςρ επεξεπγαζίαρ ηυν ζημάηυν, οι οποίοι, όηαν εθαπμοζηούν ζηα διαθέζιμα ζήμαηα, είναι ζε θέζη να απομονώζοςν ηην επιθςμηηή πληποθοπία και να ηην παποςζιάζοςν ζε μοπθή άμεζα αναγνυπίζιμη και σπηζιμοποιήζιμη από ηον ηελικό αποδέκηη. 9
Ψηυιακή Επεξεπγασία Σήματορ To DSP είναι ένα ολοκληπυμένο κύκλυμα πος έσει ζσεδιαζηεί για ςτηλήρ ηασύηηηαρ επεξεπγαζία δεδομένυν. Χπηζιμοποιείηαι ζε: Τηλεπικοινυνίερ SDR 10
Ψηυιακή Επεξεπγασία Σήματορ Smart Antenna Systems Επεξεπγαζία Ήσος, Εικόναρ, Real Time Video Επεξεπγαζία ιαηπικών δεδομένυν Επεξεπγαζία δεδομένυν επιζηημονικών ή ζηπαηιυηικών πανηάπ Εθαπμογέρ data-acquisition και data-control 11
Ψηυιακή Επεξεπγασία Σήματορ Analog Computer a bit loud Digital Computer DSP ADC 1010 1001 DAC OUTPUT 12
Τςπικό Σύστημα DSP DSP MEMORY ADC DAC PORTS DSP Chip Memory Converters (Optional) Analog to Digital (ADC) Digital to Analog (DAC) Communication Ports Serial Parallel 13
Multiply, Add and Accumulate (MAC) Instruction Add 1+2 = 3 0001 + 0010 0011 14
Multiply, Add and Accumulate (MAC) Instruction Multiply 5*3 = 15 0 1 0 1 x x x x 8 4 2 1 x x x x 0011 0011 0011 0011 0000 0011 0000 0011 Shifted and added multiple times 5 3 = 15
Multiply, Add and Accumulate (MAC) Instruction Η υχνότερθ Λειτουργία ςε DSP A=B*C+D E=F*G+A Multiply, Add, and Accumulate. MAC Instruction MAC Operation Typically 70 Clock Cycles With Ordinary Processors Typically 1 Clock Cycle With Digital Signal Processors 16
Multiply, Add and Accumulate (MAC) Instruction TIME (ns) 600 500 400 300 200 100 0 1971 1976 1998 5 ns 2005 1.4 ns Απαιηούμενοι σπόνοι για ηην MAC YEARS 17
Απσιτεκτονικέρ H/Y von Neuman Machine A STORED PROGRAM AND DATA D INPUT/ OUTPUT ARITHMETIC LOGIC UNIT A = ADDRESS D = DATA 18
Απσιτεκτονικέρ H/Y Harvard Architecture STORED PROGRAM A ARITHMETIC LOGIC UNIT INPUT/ OUTPUT A STORED DATA D D DSPs typically use Harvard architecture 19
PERIPHERAL BUS (P\D) Απσιτεκτονικέρ H/Y CACHE 64 x 32 RAM 0 1K x 32 RAM 1 1K x 32 A23-A0 D31-D0 7 SEPARATE BUSES ( P / D ) DMA SERIAL PORT 0 TIMER 0 MULTIPLIER ADDER TIMER 1 MULTIPLEXER P = PROGRAM D = DATA 20
Ανάπτςξη Ευαπμογών σε DSP ASSEMBLER ADD A, B 11100010010100001001 HIGH-LEVEL LANGUAGE CODE TEST S/W DESIGN EMULATOR N OK? Y DSP PRODUCT 21
Πλεονεκηήμαηα ηυν DSP ADC PROCESS DAC Δςναηόηηηα Ππογπαμμαηιζμού (Programmability) Σηαθεπόηηηα (Stability) Επαναλητιμόηηηα (Repeatability) Απόδοζη (Performance) Ειδικέρ Εθαπμογέρ (Special Applications) 22
Πλεονεκτήματα των DSP Δςναηόηηηα Ππογπαμμαηιζμού (Programmability) Ένα Hardware = Πολλέρ Λειηοςπγίερ SOFTWARE 1 SOFTWARE 2 SOFTWARE N ΙΔΙΟ HARDWARE.. LOW-PASS FILTER MUSIC SYNTHESIZER MOTOR CONTROL Δςναηόηηηα Αναβάθμιζηρ και Εςελιξία Develop New Code Upgrade Analog Solder New Component 23
Πλεονεκηήμαηα ηυν DSP Σηαθεπόηηηα (Stability) Σα αναλογικά κυκλϊματα επθρεάηονται από: Θεπμοκπαζία Ηλεκηπική Καηαπόνηζη (Aging) Διακςμάνζειρ Εξαπηημάηυν Δύο αναλογικά κςκλώμαηα πος σπηζιμοποιούν ηο ίδιο ζσέδιο και εξαπηήμαηα μποπεί να διαθέποςν ζε απόδοζη. 1k + 10 σπόνια = 1.1k 24
Πλεονεκτήματα των DSP Επαναλητιμόηηηα (Digital Repeatability) χεδόν ιδανικι απόδοςθ από μονάδα ςε μονάδα Απόδοςθ που δεν επθρεάηεται από διακυμάνςεισ τακερι απόδοςθ ςε διαφορετικά περιβάλλοντα (αλλαγζσ κερμοκραςίασ, θλεκτρικι καταπόνθςθ) Εξαςφαλιςμζνθ ακρίβεια Ένα CD player παπάγει ηην ίδια ποιόηηηα ήσος 25
Πλεονεκτήματα των DSP Απόδοζη (Performance) Μεπικέρ ειδικέρ ζςναπηήζειρ λειηοςπγίερ αναπηύζζονηαι ιδανικά ζε DSP: Lossless Compression Adaptive Filters Adaptive Filters phase gain frequency frequency f 1 f 2 26
Ππακτικά Σςστήματα DSP Digital Cellular Phones Wireless Base Stations Smart Antenna Systems Voice Recognition Modems Phone Systems Videophones Image Processing 27
Ππακτικά Σςστήματα DSP Video Processing Video Conferencing Radar 3D Graphics Hi-Fi Equipment κ.λ.π.... 28
Βιβλιογραφία Βαςικζσ Σεχνικζσ Ψθφιακισ Επεξεργαςίασ θμάτων, Γεϊργιοσ Β. Μουςτακίδθσ, 2004, Εκδόςεισ Σηιόλα Digital Signal Processing, Electrical Engineering EE-880, Kunio Takaya, College of Engineering University of Saskatchewan. Introduction to Signal Processing, Sophocles J. Orfanidis, Rutgers University 29
θμείωμα Αναφοράσ Copyright Σεχνολογικό Ίδρυμα Ηπείρου. Κωνςταντίνοσ Αγγζλθσ. Ψθφιακι Επεξεργαςία ιματοσ. Ζκδοςθ: 1.0 Άρτα, 2015. Διακζςιμο από τθ δικτυακι διεφκυνςθ: http://eclass.teiep.gr/courses/comp102/ Ειςαγωγή, Ενότθτα 1, Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε., ΣΕΙ ΗΠΕΙΡΟΤ - Ανοιχτά Ακαδημαϊκά Μαθήματα 30
θμείωμα Αδειοδότθςθσ Σο παρόν υλικό διατίκεται με τουσ όρουσ τθσ άδειασ χριςθσ Creative Commons Αναφορά Δθμιουργοφ-Μθ Εμπορικι Χριςθ-Όχι Παράγωγα Ζργα 4.0 Διεκνζσ [1] ι μεταγενζςτερθ. Εξαιροφνται τα αυτοτελι ζργα τρίτων π.χ. φωτογραφίεσ, Διαγράμματα κ.λ.π., τα οποία εμπεριζχονται ςε αυτό και τα οποία αναφζρονται μαηί με τουσ όρουσ χριςθσ τουσ ςτο «θμείωμα Χριςθσ Ζργων Σρίτων». Ο δικαιοφχοσ μπορεί να παρζχει ςτον αδειοδόχο ξεχωριςτι άδεια να χρθςιμοποιεί το ζργο για εμπορικι χριςθ, εφόςον αυτό του ηθτθκεί. [1] http://creativecommons.org/licenses/by-nc-nd/4.0/deed.el 31
Τζλοσ Ενότητασ Επεξεργαςία: Κολοβοφ Ξανθή Άρτα, 2015 32
Διατιρθςθ θμειωμάτων Οποιαδιποτε αναπαραγωγι ι διαςκευι του υλικοφ κα πρζπει να ςυμπεριλαμβάνει: το θμείωμα Αναφοράσ το θμείωμα Αδειοδότθςθσ τθ Διλωςθ Διατιρθςθσ θμειωμάτων το θμείωμα Χριςθσ Ζργων Σρίτων (εφόςον υπάρχει) μαηί με τουσ ςυνοδευόμενουσ υπερςυνδζςμουσ. Ειςαγωγή, Ενότθτα 1, Σμιμα Μθχανικϊν Πλθροφορικισ Σ.Ε., ΣΕΙ ΗΠΕΙΡΟΤ - Ανοιχτά Ακαδημαϊκά Μαθήματα 33
Σζλοσ Ενότθτασ Ειςαγωγι 34