ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

Σχετικά έγγραφα
ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

ΑΣΚΗΣΗ 7 FLIP - FLOP

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

7.1 Θεωρητική εισαγωγή

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

Σύγχρονοι Απαριθμητές. Διάλεξη 8

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

f(x, y, z) = y z + xz

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Ελίνα Μακρή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

Ψηφιακή Λογική Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΕΙΡΙΑΚΗ ΠΡΟΣΘΕΣΗ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

Εργαστήριο Ψηφιακής Σχεδίασης

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ & ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ

8.1 Θεωρητική εισαγωγή

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων

Απαριθμητές (Ασύγχρονοι Σύγχρονοι, Δυαδικοί Δεκαδικοί)

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

Αρχιτεκτονικές Υπολογιστών

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Εισαγωγή στην πληροφορική

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο Διάλεξη 8 η : Μηχανές Πεπερασμένων Κaταστάσεων σε FPGAs

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2014

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

ΑΣΚΗΣΗ 1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ

Ψηφιακά Ηλεκτρονικά. Προαιρετική εργασία

Σχεδιασμός Ψηφιακών Συστημάτων

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

Κεφάλαιο 10. Ψηφιακά κυκλώματα Flip-Flop και εφαρμογές

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Τύποι καταχωρητών: (α) σειριακής-εισόδου-σειριακής-εξόδου, (β) σειριακήςεισόδου-παράλληλης-εξόδου,

Υπάρχουν δύο τύποι μνήμης, η μνήμη τυχαίας προσπέλασης (Random Access Memory RAM) και η μνήμη ανάγνωσης-μόνο (Read-Only Memory ROM).

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Η πρωτεύουσα διάταξη Α, για την αποστολή θερμοκρασιακών δεδομένων μέσω υπέρυθρης ζεύξης.

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Ergast rio Yhfiak n Susthmˆtwn

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

Flip-Flop: D Control Systems Laboratory

Ψηφιακή Σχεδίαση Ενότητα 10:

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

Ψηφιακή Λογική Σχεδίαση

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ HMEΡΗΣΙΩΝ ΕΣΠΕΡΙΝΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ ΤΕΤΑΡΤΗ 19 ΙΟΥΝΙΟΥ 2019 ΕΞΕΤΑΖΟΜΕΝΟ ΜΑΘΗΜΑ: ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΛΑΜΙΑΣ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ. Τμήμα Ηλεκτρονικής. Πτυχιακή Εργασία

7. Ψηφιακά Ηλεκτρονικά

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 16: Μετρητές (Counters)

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

Εργαστηριακές ασκήσεις λογικών κυκλωμάτων 11 A/D-D/A

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε.

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

Κεφάλαιο 11. Κυκλώματα Χρονισμού

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Συνδυαστικά Κυκλώματα

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

Transcript:

ΣΧΟΛΗ ΑΣΠΑΙΤΕ ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ ΕΡΓΑΣΤΗΡΙΟ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΘΕΩΡΗΤΙΚΟ ΜΕΡΟΣ ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ 1) Οι σύγχρονοι μετρητές υλοποιούνται με Flip-Flop τύπου T όπως και οι α- σύγχρονοι με τη διαφορά ότι το σήμα του ρολογιού εφαρμόζεται ταυτόχρονα στις εισόδους clock όλων των Flip-Flop. Αυτό έχει σαν αποτέλεσμα όλες οι έξοδοι ενός σύγχρονου μετρητή να παρουσιάζουν την ίδια χρονική καθυστέρηση σε σχέση με τους παλμούς του ρολογιού. Αυτή η καθυστέρηση είναι ίση με το χρόνο διάδοσης του σήματος μέσα από ένα Flip-Flop. Για τη λειτουργία των σύγχρονων μετρητών πρέπει η είσοδος T του πρώτου Flip-Flop να βρίσκεται σε λογικό ένα. Η έξοδος του πρώτου Flip-Flop παράγει το λιγότερο σημαντικό bit της εξόδου του μετρητή. Στο παρακάτω σχήμα 1 φαίνεται το κύκλωμα ενός σύγχρονου δυαδικού μετρητή τεσσάρων bit ορθής φοράς. Ό- ταν ο διακόπτης Ε είναι στο λογικό μηδέν ο μετρητής παραμένει στην κατάσταση hold αφού στην είσοδο T όλων των Flip-Flop φτάνει, μέσω των πυλών AND, το λογικό μηδέν. Για να μπορέσει ο μετρητής να λειτουργήσει πρέπει ο διακόπτης Ε να είναι στο λογικό ένα και οι παλμοί του ρολογιού που εφαρμόζουμε στην είσοδο clock όλων των Flip-Flop να είναι αρνητικής παρυφής. Από το κύκλωμα βλέπουμε ότι ο μετρητής διαθέτει και δύο ασύγχρονες εισόδους τη set και τη reset. Όταν η είσοδος set είναι στο μηδέν και η reset στο ένα τότε όλες οι έξοδοι του μετρητή παίρνουν την τιμή ένα. Αντίθετα αν η είσοδος set είναι στο ένα και η reset στο μηδέν τότε όλες οι έξοδοι είναι μηδέν. Τέλος στο συγκεκριμένο κύκλωμα έχουμε, μέσω των πυλών AND, σειριακή ενεργοποίηση της εισόδου T σε κάθε Flip-Flop με αποτέλεσμα η καθυστέρηση να είναι μεγαλύτερη από το να έχουμε παράλληλη ενεργοποίηση. Σχήμα 1. Σύγχρονος δυαδικός μετρητής 4-bit ορθής φοράς 1

Στο παρακάτω σχήμα 2 φαίνεται το διάγραμμα χρονισμού του σύγχρονου δυαδικού μετρητή ορθής φοράς. Από το διάγραμμα βλέπουμε ότι η έξοδος Q 0 αλλάζει κατάσταση σε κάθε κατερχόμενη παρυφή του ρολογιού, το Q 1 αλλάζει κατάσταση όταν το Q 0 είναι ένα και έχουμε κατερχόμενη παρυφή του ρολογιού, το Q 2 αλλάζει κατάσταση όταν το Q 0 και το Q 1 είναι ένα και έχουμε κατερχόμενη παρυφή του ρολογιού και τέλος το Q 3 αλλάζει κατάσταση όταν το Q 0, το Q 1 και το Q 2 είναι ένα και έχουμε κατερχόμενη παρυφή του ρολογιού. Q 0 Q 1 Q 2 Q 3 Σχήμα 2. Διάγραμμα χρονισμού σύγχρονου μετρητή 4-bit ορθής φοράς 2) Στο παρακάτω σχήμα 3 φαίνεται το κύκλωμα ενός σύγχρονου δυαδικού μετρητή τεσσάρων bit ανάστροφης φοράς. Όταν ο διακόπτης Ε είναι στο λογικό μηδέν ο μετρητής παραμένει στην κατάσταση hold αφού στην είσοδο T όλων των Flip-Flop φτάνει, μέσω των πυλών AND, το λογικό μηδέν. Για να μπορέσει ο μετρητής να λειτουργήσει πρέπει ο διακόπτης Ε να είναι στο λογικό ένα και οι παλμοί του ρολογιού που εφαρμόζουμε στην είσοδο clock όλων των Flip-Flop να είναι αρνητικής παρυφής. Από το κύκλωμα βλέπουμε ότι ο μετρητής διαθέτει και δύο ασύγχρονες εισόδους, τη set και τη reset. Όταν η είσοδος set είναι στο μηδέν και η reset στο ένα τότε όλες οι έξοδοι του μετρητή παίρνουν την τιμή ένα. Αντίθετα αν η είσοδος set είναι στο ένα και η reset στο μηδέν τότε όλες οι έξοδοι είναι μηδέν. Σχήμα 3. Σύγχρονος δυαδικός μετρητής 4-bit ανάστροφης φοράς 2

Στο παρακάτω σχήμα 4 φαίνεται το διάγραμμα χρονισμού του σύγχρονου δυαδικού μετρητή ανάστροφης φοράς. Από το διάγραμμα βλέπουμε ότι η έ- ξοδος Q 0 αλλάζει κατάσταση σε κάθε κατερχόμενη παρυφή του ρολογιού, το Q 1 αλλάζει κατάσταση όταν το Q 0 είναι μηδέν και έχουμε κατερχόμενη παρυφή του ρολογιού, το Q 2 αλλάζει κατάσταση όταν το Q 0 και το Q 1 είναι μηδέν και έχουμε κατερχόμενη παρυφή του ρολογιού και τέλος το Q 3 αλλάζει κατάσταση όταν το Q 0, το Q 1 και το Q 2 είναι μηδέν και έχουμε κατερχόμενη παρυφή του ρολογιού. Επειδή κάθε Flip-Flop αλλάζει κατάσταση όταν η είσοδός του είναι ένα και όχι μηδέν για το λόγο αυτό έχουμε συνδέσει στις εισόδους των πυλών AND τα Q και όχι τα Q. Q 0 Q 1 Q 2 Q 3 Σχήμα 4. Διάγραμμα χρονισμού σύγχρονου μετρητή 4-bit ανάστροφης φοράς 3) Στο παρακάτω σχήμα 5 φαίνεται το κύκλωμα ενός σύγχρονου δυαδικού μετρητή τριών bit ορθής-ανάστροφης φοράς (up-down counter). Όπως βλέπουμε το κύκλωμα διαθέτει τις ασύγχρονες εισόδους set και reset, την είσοδο ενεργοποίησης enable, την είσοδο ρολογιού clock και την είσοδο U με την οποία επιλέγουμε τη φορά μέτρησης. Όταν η είσοδος U είναι στο λογικό ένα τότε στη μια είσοδο των πυλών AND οδηγείται η έξοδος Q του αντίστοιχου Flip-Flop οπότε το κύκλωμα είναι ορθής φοράς και μετράει προς τα επάνω. Όταν η είσοδος U είναι στο λογικό μηδέν τότε στη μια είσοδο των πυλών AND οδηγείται η έξοδος Q του αντίστοιχου Flip-Flop οπότε το κύκλωμα είναι ανάστροφης φοράς και μετράει προς τα κάτω. Σχήμα 5. Σύγχρονος μετρητής 3-bit ορθής-ανάστροφης φοράς 3

Είναι προφανές ότι οι τέσσερις πύλες NAND που υπάρχουν μεταξύ του πρώτου και του δεύτερου Flip-Flop, καθώς και μεταξύ του δεύτερου και του τρίτου, αποτελούν ένα πολυπλέκτη δύο σε ένα με εισόδους τα Q και Q και γραμμή επιλογής το σήμα U. Όταν ο διακόπτης Ε είναι στο λογικό μηδέν η έξοδος του κυκλώματος δεν μεταβάλλεται, δηλαδή ο μετρητής παραμένει στην κατάσταση hold, αφού στην είσοδο T όλων των Flip-Flop φτάνει μέσω των πυλών AND το λογικό μηδέν. Για να μπορέσει ο μετρητής να λειτουργήσει πρέπει ο διακόπτης Ε να είναι στο λογικό ένα και οι παλμοί του ρολογιού που εφαρμόζουμε στην είσοδο clock όλων των Flip-Flop να είναι αρνητικής παρυφής. 4) Στο παρακάτω σχήμα 6 φαίνεται το κύκλωμα ενός σύγχρονου μετρητή MOD-11 ορθής φοράς. Όταν οι διακόπτες S, R, E είναι στο λογικό ένα και εφαρμόζουμε παλμούς κατερχόμενης παρυφής η έξοδος του κυκλώματος μεταβάλλεται από την κατάσταση Q 0 Q 1 Q 2 Q 3 =0000 μέχρι την Q 0 Q 1 Q 2 Q 3 =0101 και στη συνέχεια επαναλαμβάνεται αυτός ο κύκλος μέτρησης. Το κύκλωμα επομένως μετράει έντεκα διαφορετικές δυαδικές καταστάσεις. Αυτό οφείλεται στο ότι με την κατερχόμενη παρυφή του δωδέκατου παλμού ρολογιού οδηγείται στιγμιαία η έξοδος του μετρητή στην κατάσταση Q 0 Q 1 Q 2 Q 3 =1101 και κατά συνέπεια η έξοδος της πύλης NAND στο μηδέν, με αποτέλεσμα τη μετάβαση του μετρητή στην κατάσταση reset δηλαδή στο μηδενισμό του. Επίσης βάζοντας το διακόπτη R στο μηδέν μπορούμε να μηδενίζουμε ασύγχρονα το μετρητή σε οποιαδήποτε κατάσταση κι αν βρίσκεται. Τέλος όταν ο διακόπτης E είναι στο μηδέν ο μετρητής οδηγείται στην κατάσταση hold δηλαδή η έξοδός του παραμένει αμετάβλητη. Σχήμα 6. Σύγχρονος μετρητής MOD-11 ορθής φοράς Στο παρακάτω σχήμα 7 φαίνεται το διάγραμμα χρονισμού του σύγχρονου μετρητή MOD-11 ορθής φοράς. Από το διάγραμμα βλέπουμε ότι στο δωδέκατο παλμό του ρολογιού δημιουργούνται δύο καταστάσεις glitch. Η μία κατάσταση παρουσιάζεται στην έξοδο Q 0 που στιγμιαία γίνεται ένα και μετά πέφτει στο 4

μηδέν, και η άλλη παρουσιάζεται στην έξοδο της πύλης NAND, σήμα CLR, που είναι συνέχεια ένα και στιγμιαία πέφτει στο μηδέν. Q 0 Q 1 Q 2 Q 3 CLR Σχήμα 7. Διάγραμμα χρονισμού σύγχρονου μετρητή MOD-11 ορθής φοράς Σχήμα 8. Διάγραμμα ακροδεκτών του Ολοκληρωμένου Κυκλώματος 74163 Το ολοκληρωμένο κύκλωμα 74163 είναι ένας σύγχρονος δυαδικός μετρητής 4-bit ορθής φοράς με δυνατότητα μηδενισμού σε συγχρονισμό με το clock, μέσω του ακροδέκτη clear, και επίσης δυνατότητα προτοποθέτησης δεδομένων μέσω του load. Όλες οι λειτουργίες του μετρητή εκτελούνται σε συγχρονισμό με τις ανερχόμενες παρυφές του ρολογιού. Ο μετρητής διαθέτει επίσης τις εισόδους ενεργοποίησης P και T καθώς και την έξοδο κρατουμένου RCO οι οποίες χρησιμεύουν για την σύνδεσή του σε συνδεσμολογία cascade με άλλους μετρητές. Στο παρακάτω σχήμα 9 φαίνεται ο πίνακας λειτουργίας του σύγχρονου δυαδικού μετρητή 74163. Όπως βλέπουμε από τον πίνακα για να μπορεί το Σχήμα 9. Πίνακας λειτουργίας Ολοκληρωμένου Κυκλώματος 74163 5

κύκλωμα να μετρήσει πρέπει οι δύο είσοδοι ενεργοποίησης P και T να είναι στο λογικό ένα. Επίσης η είσοδος T ενεργοποιεί την έξοδο κρατουμένου RCO η οποία δημιουργεί ένα ανερχόμενο παλμό, όταν η έξοδος του μετρητή φτάσει στην κατάσταση Q A Q B Q C Q D =1111. Όταν μία από τις δύο εισόδους ενεργοποίησης είναι στο μηδέν ο μετρητής δεν μετράει. Ακόμα από τον πίνακα φαίνεται ότι όταν η είσοδος load γίνεται μηδέν τα δεδομένα που υπάρχουν στις εισόδους A,B,C,D οδηγούνται με την ανερχόμενη παρυφή του ρολογιού στις εξόδους του μετρητή. Στο παρακάτω σχήμα 10 φαίνονται με τη βοήθεια του διαγράμματος χρονισμού όλες οι δυνατές λειτουργίες του ολοκληρωμένου κυκλώματος 74163. Στο διάγραμμα βλέπουμε ότι για να μηδενισθεί η έξοδος του μετρητή πρέπει τη στιγμή που εφαρμόζουμε την ανερχόμενη παρυφή των παλμών του ρολογιού στο κύκλωμα το σήμα CLR να έχει την τιμή μηδέν. Αυτό γίνεται διότι στο συγκεκριμένο ολοκληρωμένο κύκλωμα η λειτουργία του reset ή clear είναι σύγχρονη δηλαδή εκτελείται σε συγχρονισμό με το clock του κυκλώματος. Σχήμα 10. Διάγραμμα χρονισμού Ολοκληρωμένου Κυκλώματος 74163 6

Στο παρακάτω σχήμα 11 φαίνεται το λογικό κύκλωμα του μετρητή 74163. Σχήμα 11. Λογικό διάγραμμα Ολοκληρωμένου Κυκλώματος 74163 7

ΠΕΙΡΑΜΑΤΙΚΟ ΜΕΡΟΣ 1) Πραγματοποιήστε το κύκλωμα του σχήματος 5 και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του συμπληρώνοντας τον αντίστοιχο πίνακα καταστάσεων. 2) Πραγματοποιήστε το κύκλωμα του σχήματος 6 και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του συμπληρώνοντας τον αντίστοιχο πίνακα καταστάσεων. 3) Πραγματοποιήστε το παρακάτω κύκλωμα του σχήματος 12 και επαληθεύστε τη λειτουργία του συμπληρώνοντας τον αντίστοιχο πίνακα καταστάσεων. Σχεδιάσετε το αντίστοιχο διάγραμμα χρονισμού του κυκλώματος. Σχήμα 12. Σύγχρονος δεκαδικός μετρητής ορθής φοράς 4) Πραγματοποιήστε το παρακάτω κύκλωμα του σχήματος 13 και επαληθεύστε τη λειτουργία του συμπληρώνοντας τον αντίστοιχο πίνακα καταστάσεων. Σχεδιάστε το αντίστοιχο διάγραμμα χρονισμού του κυκλώματος. Σχήμα 13. Σύγχρονος μετρητής MOD-13 ορθής φοράς 8

5) Πραγματοποιήστε το παρακάτω κύκλωμα του σχήματος 14 και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του συμπληρώνοντας τον α- ντίστοιχο πίνακα καταστάσεων. Σχήμα 14. Σύγχρονος μετρητής MOD-8 ορθής φοράς 6) Πραγματοποιήστε το παρακάτω κύκλωμα του σχήματος 15 και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του συμπληρώνοντας τον α- ντίστοιχο πίνακα καταστάσεων. Σχήμα 15. Σύγχρονος μετρητής MOD-256 ορθής φοράς 7) Πραγματοποιήστε το παρακάτω κύκλωμα του σχήματος 16 και με τη βοήθεια των διακοπτών επαληθεύστε τη λειτουργία του συμπληρώνοντας τον α- ντίστοιχο πίνακα καταστάσεων. 9

Σχήμα 16. Σύγχρονος μετρητής ορθής φοράς 10