STRUCTURI ELEMENTARE INTEGRATE 4.1 Introducere. Clasificare. Timp de propagare t pd [ns] Bipolare TTL (standard)

4 CAPITOLUL 4 STRUCTURI ELEMENTARE INTEGRATE 4.1 Introducere. Clasificare. O familie de circuite integrate logice este caracterizată, oricare ar fi funcţia logică realizată de un anumit circuit component, printr-o structură de bază unică comună tuturor circuitelor din familie, denumită poartă logică. Poarta logică reprezintă un operator logic fundamental şi caracteristicile sale determină performanţe comune întregii familii logice, şi dă posibilitatea interconectării directe a circuitelor din familie. Numărul de porţi logice incluse într-o capsulă de circuit integrat determină gradul de complexitate al acestuia. Delimităm astfel: - circuite integrate pe scară mică, SSI (small scale integration) ce includ până la 12 porţi logice şi includ porţi simple şi bistabile; - circuite integrate pe scară medie, MSI (medium scale integration) cu o capacitate între 12 şi 100 de porţi. Acestea includ funcţii logice cum ar fi codificatoare, decodificatoare, numărătoare registre, multiplexoare, circuite aritmetice, memorii de capacitate mică, etc.; - circuite integrate pe scară largă, LSI (large scale integration) ce cuprind între 100 şi 10.000 de porţi logice, inclusiv memorii; - circuite integrate pe scară foarte largă, VLSI (very large scale integration) ce conţin între 10.000 şi 100.000 de porţi logice; - circuite integrate pe scară ultra largă, ULSI (ultra large scale integration) cu o complexitate de peste 100.000 de porţi logice echivalente. În această categorie intră memorii de capacitate foarte mare, microprocesoarele etc. 4.2 Caracteristicile circuitelor logice Circuitele logice integrate au ca bază de fabricaţie siliciul şi tehnologia planară a acestuia şi se împart în principal în două mari grupe: Grupa Familia Timp de propagare t pd [ns] Putere consumata [mw] P d Fact. de calitate Bipolare TTL (standard) 10 10 100 Bipolare HTTL (rapidă) 6 22 132 Bipolare LPTTL(de mică putere) 35 1 35 Bipolare STTL (Schottky) 3 20 60 Bipolare LPSTTL (Schottky de mică putere) 10 2 20 Bipolare TSL (logică cu trei stări) 3 22 66 Bipolare ECL (logică cuplată prin emitor) < 1 50 50 Bipolare I 2 L (logica integrata de injecţie) >10 > 0,01 < 1 MOS PMOS (MOS cu canal P) 50 1 50 MOS NMOS (MOS cu canal N) 20 1 20 MOS CMOS (MOS complementar) 30 0,1 3 Tabelul 4.1. Parametrii principali pentru diferite familii de circuite integrate. 45

Circuite digitale - Circuite bipolare, caracterizate prin frecvenţă mare de lucru şi printr-o densitate a componentelor pe unitatea de suprafaţă a pastilei de siliciu mai mică; - Circuite unipolare (MOS) care au o densitate mai mare (cu 1 până la 2 ordine de mărime) şi sunt mai lente decât circuitele bipolare. Principalii parametrii ai unei porţi sunt: nivelele logice, factorii de încărcare, imunitatea la perturbaţii, timpul de propagare al informaţiei logice de la intrare către ieşire, tpd, puterea medie consumată pe poartă, Pd şi produsul ultimilor doi parametrii numit factor de calitate, PQ. Acest ultim parametru este un factor de merit al familiilor de circuite integrate digitale. Tabelul 4.1 prezintă o situaţie comparativă din punctul de vedere al acestor trei parametrii pentru familiile de circuite logice existente. 4.2.1 Nivele logice. În circuitele logice electronice se asociază stărilor logice 0 şi 1 două nivele de tensiune distincte. Notăm valoarea superioară prin VH şi cea inferioară prin VL. Prin convenţie circuitul poate lucra în logică pozitivă sau negativă, după cum se atribuie tensiunilor VH şi VL valorile logice 1 şi 0, respectiv 0 şi 1. În logica pozitivă lucrează circuitele logice TTL ce au nivelele de tensiune logică : VH 2,0 V şi VL 0,8 V. 4.2.2 Imunitatea la perturbaţii Imunitatea la perturbaţii reprezintă amplitudinea maximă a zgomotului care, suprapus peste semnalul de intrare a unui circuit digital nu produce comutări eronate ale semnalului la terminalul de ieşire. Definirea imunităţii la zgomot a unei familii de circuite logice se face ca în figura 4.2 producătorii de circuite garantând următoarele valori limită ale tensiunilor din circuit : Figura 4.2. Definirea imunităţii la perturbaţii. VIL max - tensiune maximă acceptată la intrare drept nivel de tensiune VL ; VIH min - tensiune minimă acceptată la intrare drept nivel de tensiune VH ; V0L max - valoarea maximă a tensiunii VL la ieşire ; V0H min - valoarea minimă a tensiunii VH la ieşire. Vcc Plajă de tensiune VH garantată la ieşire Plajă de tensiune VL garantată la ieşire { MH{ ML{ { V0Hmin V0Lmax VIHmin VILmax } 0 V Figura 4.3. Nivelele logice de tensiune pentru un circuit digital. } Plajă de tensiune VH permisă la intrare Plajă de tensiune VL permisă la intrare 46

Capitolul 4. Structuri elementare integrate Atâta vreme cât nivelele de tensiune aplicate la intrare se înscriu în limitele stabilite, valorile de tensiune ce se obţin la ieşire respectă valorile limită garantate. Pentru ca două sau mai multe circuite digitale să poată fi conectate în cascadă, este necesară satisfacerea strictă a inegalităţilor : VIL max > V0L max ; VIH min <V0H min. Figura 4.3 prezintă nivele logice de tensiune, intervalele de tensiune permise pentru nivel logic 1 şi 0. Mărimea ce exprimă imunitatea la perturbaţii se numeste margine de zgomot şi se defineşte distinct în funcţie de nivelul logic considerat. ML = VIL max - V0L max MH = V0H min - VIH min 4.2.3 Factorii de încărcare la ieşire. Factorul de încărcare la ieşire FO (Fan - out) este un număr ce indică capacitatea ieşirii unui circuit digital de a comanda intrările altor circuite similare. Pentru fiecare familie de circuite logice se defineşte o unitate de sarcină drept curentul de intrare garantat al unui circuit tipic din familie. Determinarea termenului FO se face pe baza raportului dintre curentul de ieşire maxim garantat şi unitatea de sarcină corespunzătoare. Întrucât curenţii care sunt luaţi în considerare au valori diferite determinate de tensiunea de ieşire, FO poate lua două valori distincte corespunzătoare nivelelor VH şi VL. - pentru ieşirea în starea 0 : FOL = I0L max/iil max - pentru ieşirea în starea 1 : FOH = I0H max/iih max Desigur că dintre cei doi termeni cel ce are valoarea minimă este luat în considerare: FO = min ( FOL, FOH ). Astfel seria normală TTL are FOL = 10 şi FOH = 20, factorul de încărcare global fiind 10. În cazul circuitelor logice MOS, întrucât curenţii de intrare sunt practic neglijabili, FO are o altă semnificaţie. Intrarea unui circuit MOS este o capacitate şi aceasta poate lua valori considerabile atunci când se încarcă o ieşire cu mai multe intrări, înrăutăţind mult comportarea dinamică a circuitului. FO limitând numărul de intrări ce pot fi legate la o ieşire, garantează în acest caz, valoarea maximă a timpului de propagare. 4.2.4 Consumul de putere. Puterea consumată depinde de starea logică în care se găseşte ieşirea circuitului digital. În curent continuu se defineşte o putere medie consumată: P = ( PH +PL ) / 2 47

Circuite digitale 4.2.5 Timpul de propagare. Intervalul de timp scurs de la aplicarea unui semnal la intrarea unui circuit logic până la obţinerea la ieşire a răspunsului corect reprezintă timpul de propagare. Se măsoară experimental, potrivit figurii 2.4 două valori distincte tphl si tplh corespunzătoare sensului în care comută ieşirea circuitului. În general timpii nu sunt egali, diferenţele dintre ei putând lua valori mari ca în cazul circuitelor MOS. Se defineşte timpul mediu de propagare tp: tp = ( tplh + tphl ) / 2. Valoarea timpului de propagare depinde direct de gradul de încărcare a ieşirii circuitului, crescând odată ce numărul de circuite conectate la ieşire se măreşte. t phl t plh V H 50% V L V H 50% V L Figura 4.4. Timpii de propagare. 4.2.6 Timpul de pregătire şi timpul de menţinere Timpul de pregătire (setup time), reprezintă intervalul minim de timp necesar între apariţia semnalului pe o intrare a unui circuit logic şi apariţia unui semnal pe o altă intrare considerată ca referinţă de timp, pentru ca circuitul să funcţioneze corect. Timpul de menţinere (hold time), reprezintă intervalul minim de timp cât trebuie menţinut neschimbat semnalul pe o intrare a unui circuit logic faţă de o altă intrare, de referinţă, pentru ca circuitul să funcţioneze corect. 4.3 Circuite logice integrate realizate în tehnologie bipolară 4.3.1 Circuite logice integrate TTL Circuitele TTL (tranzistor - tranzistor - logic) s-au impus datorită unor performanţe deosebite (viteză mare şi putere disipată redusă) şi unei diversităţi remarcabile fiind la un moment dat cea mai răspândită familie de circuite digitale. Familia logică TTL este astăzi diversificată în mai multe serii de circuite, fiecare serie având un domeniu optim de utilizare dar compatibile între ele. Seria normală sau standard TTL are indicativul 54/74XX iar în ţara noastră CDB 4XX E. Cu toate că această familie a fost înlocuită treptat începând din anii `90 de familia CMOS, ea mai poate fii întâlnită şi azi, mai ales în laboratoarele educaţionale. Poarta fundamentală este în această familie poarta ŞI-NU (NAND), figura 4.5. 48

Capitolul 4. Structuri elementare integrate Figura 4.5. Poarta ŞI-NU TTL. Circuitul CDB 400E conţine 4 astfel de porţi într-o capsulă. Circuitele TTL sunt alimentate cu tensiunea Vcc=5V şi lucrează în logică pozitivă. Funcţia logică este realizată cu ajutorul tranzistorului multiemitor T1. Tranzistorul T2 îndeplineşte funcţia de comandă în contratimp a etajului de ieşire TOTEM-POLE realizat cu tranzistoarele T3, T4 şi dioda D. În funcţie de valoarea tensiunii de ieşire în regim staţionar, unul dintre aceste tranzistoare este saturat şi celălalt blocat. Diodele D1 şi D2 sunt diode de limitare pe intrări ce protejează intrările la salturi negative de tensiune. Pentru a arăta că circuitul îndeplineşte funcţia ŞI-NU să presupunem mai întâi că toate intrările se află la un potenţial corespunzător valorii asociate nivelului logic 1 la intrare (2-5 V). În aceste condiţii joncţiunile EB ale tranzistorului de la intrare sunt polarizate invers şi joncţiunea BC funcţionează ca o diodă polarizată direct. T2 este saturat de curentul prin R1 şi joncţiunea BC a lui T1. Datorită căderii de tensiune pe rezistenţa R3 tranzistorul T3 intră în saturaţie astfel tensiunea la ieşire devine egală cu tensiunea VCE pentru un tranzistor saturat 0,2 V. Introducerea diodei D împiedică intrarea în conducţie a tranzistorului T4 când T3 este saturat deoarece potenţialul punctului M nu este suficient pentru deschiderea lui T4 şi diodei D. Asociind la intrare unei tensiuni mai mari ca 2 V nivelul logic 1 şi unei tensiuni la ieşire mai mici de 0,4 V nivelul logic 0, rezultă că acest circuit asigură la ieşire 0 dacă toate intrările sunt la 1. În figura 4.6,a se dau curenţii de intrare şi ieşire corespunzători. În figura 4.6, b sunt marcate tensiunile şi curenţii care rezultă când cel puţin una dintre intrări este la 0 (corespunzător unei tensiuni de intrare mai mici de 0,8 V) iar celelalte la 1. Se va vedea că în acest caz ieşirea porţii este la 1 (corespunzător unei tensiuni mai mari ca 2,4 V ). Dacă o intrare se află la 0 V, atunci joncţiunea EB corespunzătoare este deschisă şi potenţialul punctului P este 0,7 V, insuficient pentru a deschide pe T2 şi T3 care prin urmare sunt blocate. Potenţialul punctului M este ridicat şi tranzistorul T4 conduce permiţând ieşirii să se afle la un potenţial ridicat corespunzător nivelului logic 1. Valoarea potenţialului asociat acestui nivel este: V0H = Vcc - R2IB4 -VBEsatT4 - VD 3,6 V 49

Circuite digitale 1 IIH 40µA 2,1V M 0,9 V VIHmin=2V 1,4V 0,7V I0L=16mA V0Lmax=0,4V Figura 4.6 a. Poarta ŞI-NU cu ieşirea în 0 logic. 0 IIL 1,6mA P=0,7V M=(3,8-5)V 5V VILmax=0,8V 0 V 0 V I0H=400µA V0Hmin=2,4V Figura 4.6 b. Poarta ŞI-NU cu ieşirea în 1 logic. Cu ajutorul porţii ŞI-NU se poate genera o întreagă familie de circuite logice care poate realiza orice funcţie logică. Aceste circuite se pot realiza în capsule cu 14 pini. Astfel CDB 404 conţine 6 inversoare, CDB 451 contine 2 porti ŞI-SAU-NU cu câte 4 intrări fiecare, CDB 430 este un operator ŞI-NU cu 8 intrări, etc. 4.3.2 Caracteristicile şi parametrii porţii TTL standard Nivelele logice. Valorile garantate pentru un circuit TTL sunt: - VIL max=0,8 V - VIH min=2,0 V - V0L max=0,4 V - V0H min=2,4 V Astfel marginea de zgomot pentru nivel logic 0 este: ML=VIL max-v0l max=0,8-0,4=0,4 V MH=V0H min-vih min=2,4-2,0=0,4 V În acest fel pentru porţile TTL standard marginea de zgomot de c.c. este garantată la valoarea de 0,4 V pentru ambele nivele logice. Zona cuprinsă între 50

Capitolul 4. Structuri elementare integrate tensiunea de intrare în starea low maximă şi tensiunea de intrare în starea high minimă VIH min-vil max=2,0-0,8=1,2 V, este interzisă deoarece un semnal de intrare cu valoarea cuprinsă între aceste limite generează un răspuns nepredictibil. V0H V0L Ieşire V0H(max) 5 V 1 logic (High) 2,4 V V0H(min) Interzis MH VIH 5 V Intrare VIH(max) 1 logic (High) 2 V VIH(min) Interzis 0,8 V VIL(max) 0 logic (Low) 0,4 V V0L(max) ML 0 logic VIL (Low) 0 V V0L(min) 0 V VIL(min) Figura 4.7. Nivelele logice de intrare şi de ieşire pentru circuite logice TTL. Curenţii de ieşire Se determină cu ajutorul circuitelor din figura 4.8 separat pentru starea 0 respectiv 1. Astfel pentru V0L V0L max, I0L=16 ma. Pentru V0H V0H min, I0H=0,8 ma. VCC VCC V0H 2,4V I0L = 16 ma VIL = 0,8 V I0H = 800 µa VIH = 2 V V0L 0,4V a) Nivel logic 1 b) Nivel logic 0 Figura 4.8. Circuit pentru măsurarea curentului de ieşire in starea 1 (a) şi 0 (b) Curenţii de intrare Se determină cu ajutorul circuitelor din figura 4.9 separat pentru starea 0 respectiv 1. Pentru VIL V0L max=0,4 V, IIL=1,6 ma respectiv pentru VIH V0H min=2,4 V, IIH=40 µa. VIL = V0Lmax VCC Ieşirea în gol IIH < 40 µa VCC Ieşirea în gol IIL 1,6 ma VIH = V0Hmin a) Nivel logic 0 b) Nivel logic 1 Figura 4.9. Circuit pentru măsurarea curentului de intrare în starea 0 (a) şi 1 (b) 51

Circuite digitale Fan-out (capacitate maximă de încărcare) Cu valorile curenţilor măsurate mai sus se determină numărul maxim de intrări care pot fi comandate simultan de ieşirea unei porţi: - pentru nivel logic 0 : I0 L 16mA FOL = = = 10 I 1,6 ma IL - pentru nivel logic 1 : FO H I = I 800µ A = 40µ A 0 H = IH 20 Astfel fan-out-ul garantat în condiţiile cele mai defavorabile este egal cu 10 pentru întreaga familie TTL. Timpul de propagare. Timpii de întârziere la propagarea informaţiei logice prin poartă se măsoară cu ajutorul unui circuit care simulează încărcarea unei porti cu 10 intrări de tip TTL şi o sarcină capacitivă egală cu 15 pf. Pentru o poartă din seria CDB 4XX, valorile tipice sunt tpdhl=8 ns şi tpdlh=12 ns, astfel că pentru această familie se consideră în medie un timp de întârziere tpd=(tpdhl+tpdlh)/2=10 ns. Puterea consumată. Se determină măsurând curentul absorbit de la sursa de alimentare atât pentru ieşirea în starea 0 cât şi în starea 1. Pentru CDB 400 E (4 porţi ŞI-NU cu câte două intrări) valorile tipice ale curenţilor sunt IccL=12 ma, IccH=4 ma, consumul tipic are valoarea Icc=(IccL+IccH)/2=8 ma. Pentru Vcc=5 V puterea disipată tipică este Pd =8x5=40 mw pe capsulă sau 10 mw pe poartă. +VCC +VCC LOW LOW I CCH HIGH HIGH HIGH ICCL LOW Figura 4.10. Curentul absorbit de la sursa de alimentare Intrări neutilizate. O intrare neutilizată a unei porţi TTL se manifestă ca un 1 logic deoarece joncţiunea bază emitor a tranzistorului de intrare este polarizată invers, ca şi în cazul aplicării unui nivel logic ridicat. + 5 V + 5 V + 5 V Neconectat R1 Tranzistorul de intrare <=> R1 Nivel logic 1 Dioda echivalentă a JEB <=> SW1 R1 Comutator deschis Figura 4.11. Comparaţie între o intrare neutilizată şi un nivel logic ridicat. 52

Capitolul 4. Structuri elementare integrate Cu toate acestea pentru obţinerea unei imunităţi la zgomot mai bune şi a unor timpi de propagare mai buni este mai bine ca aceste intrări neutilizate să nu fie lăsate neconectate. Există diferite metode pentru a realiza acest lucru: Intrări legate împreună. Este cea mai uzuală metodă şi constă în legarea intrărilor neutilizate la intrările utilizate de la aceeaşi poartă, fără a depăşi capacitatea de încărcare a porţii de comandă (figura 4.12). În starea zero logic toate intrările legate împreună reprezintă o singură unitate de sarcină în cazul porţilor ŞI (ŞI-NU), respectiv fiecare intrare din cele legate împreună reprezintă câte o unitate de sarcină în cazul porţilor SAU (SAU-NU). În starea unu logic toate intrările legate împreună reprezintă câte o unitate de sarcină pentru toate tipurile de porţi. Conectate Conectate Intrarea neconectată se leagă la o intrare utilizată Această conexiune este ecvhivalentă cu: 1 unitate de sarcină în starea "0" 2 unităţi de sarcină în starea "1" 2 unităţi de sarcină în starea "0" 2 unităţi de sarcină în starea "1" Figura 4.12. Intrări neutilizate legate împreună Legarea intrărilor neutilizate la Vcc sau masă. Intrările neutilizate ale porţilor ŞI (ŞI-NU), se pot conecta la Vcc prin intermediul unei rezistenţe de 1 kω. Intrările neutilizate ale porţilor SAU (SAU-NU), se pot conecta la masă (figura 4.13). + 5 V R1 Neutilizat Neutilizat Figura 4.13. Intrări legate la Vcc sau la masă. Intrări legate la ieşirea unor porţi neutilizate. Atunci când există porţi neutilizate acestea pot fi folosite pentru a comanda intrările neutilizate ale altor porţi parţial folosite. Ieşirea unei porţi logice nefolosite trebuie să fie 1 logic pentru o intrare nefolosită de tipul ŞI (ŞI-NU) iar pentru o intrare neutilizată de tipul SAU (SAU-NU) trebuie să fie 0 logic, după cum se prezintă şi în figura 4.14. + 5 V Poartă neutilizată Intrare neutilizată "1" logic Figura 4.14. Intrări legate la ieşirile unor porţi neutilizate. 53 Poartă neutilizată Intrare neutilizată "0" logic

Circuite digitale 4.3.3 Poarta SAU-NU Schema porţii este dată în figura 4.1. Funcţionarea circuitului este asemănătoare cu a porţii ŞI-NU. Grupurile de tranzistoare T1, T2 şi T1 ', T2 ' constituie două etaje de intrare conectate în paralel pe rezistenţele R2 şi R3. Dacă unul din tranzistoarele T2 sau T2' este saturat atunci nivelul logic de ieşire va fi 0. Rezultă că pentru a avea nivel logic 1 la ieşire trebuie ca ambele tranzistoare T2 şi T2' să fie blocate, ceea ce înseamnă că: VIA = VIB = VIL. Funcţia logică realizată va fi deci: Y = A + B R1 VIA VIB T2 T1 Y= A + B Figura 4.15. Poarta SAU-NU TTL 4.3.4 Alte familii de circuite integrate TTL 4.3.4.1 Circuite logice TTL de putere mică (LP-TTL) După cum s-a prezentat anterior familia TTL standard este caracterizată de un timp de propagare de tp=10 ns la o putere consumată de Pc=10 mw. În aplicaţiile în care tp nu are o importanţă atât de mare, dar se urmăreşte o putere consumată pe poartă cât mai mică se utilizează familia TTL de mică putere (LP-TTL) caracterizată de putere consumată pe poartă Pc=1 mw si un timp de propagare este practic identic cu cea a porţii TTL- standard, dar valoarea rezistenţelor din circuit sunt mărite pentru a obţine un consum mai redus. 4.3.4.2 Circuite logice TTL - rapide (HTTL) Micşorând valorile rezistenţelor din circuitul porţii TTL standard scad timpii de propagare, mărindu-se în schimb puterea disipată pe poartă. Când frecvenţa de lucru este elementul important, în afara micşorării valorii rezistenţelor şi a utilizării diodelor de limitare de la intrarea circuitului standard i se mai aduc două îmbunătăţiri: - înlocuirea tranzistorului T4 cu un repetor pe emitor în montaj de amplificator Darlington. - înlocuirea rezistenţei R3 din emitorul lui T2 cu o rezistenţă neliniară. În figura 4.16 se prezintă schema unei porţi TTL rapide. Rolul elementelor introduse este următorul: 54

Capitolul 4. Structuri elementare integrate 1.a. Rezistenţa echivalentă a dipolului constituit de T5 şi R3 şi R5 este mare la tensiuni VBE3 mici, ceea ce duce la o intrare mai rapidă în conducţie a lui T3 (deci un timp de comutaţie directă mai mic). 1.b. Pentru tensiuni VBE3 mai mari corespunzătoare intrării în saturaţie a lui T3 (VBE3>0,8 V) rezistenţa echivalentă este mică (mai mică ca R3 din schema porţii TTL standard) şuntând joncţiunea BE3 şi micşorând astfel curentul de bază a lui T3 cea ce are ca efect micşorarea sarcinii stocate în bază şi respectiv accelerarea comutaţiei inverse (evacuarea sarcinilor stocate în bază) deci tphl devine mai mic. 2. Înlocuirea tranzistorului T4 cu un repetor pe emitor în montaj de amplificator Darlington. Joncţiunea EB a tranzistorului T6 îndeplineşte acelaşi rol cu dioda D şi anume de a bloca tranzistorul T4 când T3 conduce. Grupul format din tranzistoarele T4 şi T6 şi rezistenţa R6 constituie o structură Darlington care are o rezistenţă de intrare (văzută în baza lui T6) de valoare mare, sarcina capacitivă a lui T2 micşorându-se, ceea ce măreşte viteza de tranziţie a tensiunii în colectorul lui T2; de asemenea are o rezistenţă de ieşire mai mică decât rezistenţa de ieşire a circuitului standard şi, prin urmare, creşte viteza de răspuns a porţii deoarece în cazul rezistenţei de ieşire mai mici orice capacitate care şuntează ieşirea poate fi încărcată mai rapid. Se poate observa de asemenea că tranzistorul T4 nu se saturează niciodată deoarece joncţiunea s-a C-B nu poate fi polarizată direct întrucât VCE a tranzistorului T6 care conduce (eventual la saturaţie) este totdeauna pozitivă. 4.3.4.3 Subfamilia TTL Schottky Figura 4.16. Poarta ŞI-NU HTTL. O scădere mai mare a timpilor de propagare printr-o poartă logică se poate realiza prin două soluţii: 1. Reducerea duratei de viaţă a purtătorilor minoritari. Se obţine în general prin doparea siliciului cu aur. 2. Evitarea saturării tranzistoarelor Aceste circuite au aceeaşi schemă ca si circuitele TTL rapide, dar folosesc tranzistoare nesaturate (figura 4.17.b). Evitarea intrării în saturaţie se face folosind o diodă Schottky conectată în paralel pe joncţiunea bază-colector a tranzistorului. (figura 4.17.a) Dioda Schottky se obţine prin realizarea unui contact metal - semiconductor (Al şi Si de tip n). Avantajul diodei Schottky constă în aceea că nu stochează sarcini în joncţiune (timpul de stocare are valoare redusă ts<1 ns) şi are o 55

Circuite digitale tensiune de deschidere de 0,3-0,4 V mai mică decât joncţiunea tranzistorului care este 0,6 V, împiedicând saturarea acestuia. Figura 4.17. a) Tranzistorul Schottky. b) Poarta ŞI-NU TTL Schottky. Prin intrare în conducţie a diodei colectorul tranzistorului nu va avea niciodată un potenţial suficient pentru polarizarea directă a joncţiunii colector-bază. Se obţine astfel o micşorare a timpului de propagare (tpd=3 ns) prin micşorarea timpului de stocare la o putere disipată medie de 20 mw pe poartă. Varianta de porţi TTL Schottky de mică putere (LPSTTL) are aceeaşi structură, dar curenţii prin tranzistoare sunt mai mici, efect care se obţine prin mărirea valorilor rezistenţelor. Timpii de comutaţie cresc însă faţă de valoarea normală. Se foloseşte în special în montaje mixte care cuprind atât circuite logice TTL cât şi circuite din familia MOS sau CMOS. Majoritatea porţilor TTL folosite astăzi sunt din familia Schottky sau una din subfamiliile acesteia. Circuitele din familia Schottky conţin litera S în indicativ ca de exemplu 74Sxx, iar cele de mică putere literele LS, 74LSxx. Alte tipuri de circuite TTL Schottky sunt cele din seria AS (advanced Schottky), ALS (advanced low - power Schottky), şi F (fast Schottky). Parametrii circuitelor Scottky sunt prezentaţi în tabelul următor, alături de parametrii seriei TTL standard inclusă pentru comparaţie. Parametrii Seria 74 74S 74LS 74AS 74ALS 74F VOHmin 2,4 V 2,7 V 2,7 V 2,7 V 2,7 V 2,7 V VOLmax 0,4 V 0,5 V 0,5 V 0,5 V 0,5 V 0,5 V VIHmin 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V VILmax 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V IOHmin - 0,4 ma - 1,0 ma - 0,4 ma -2,0 ma - 0,4 ma - 1,0 ma IOLmin 16 ma 20 ma 8 ma 20 ma 4 ma 20 ma IIHmax 40 µa 50 µa 20 µa 20 µa 20 µa 20 µa IILmax - 1,6 ma -2,0 ma - 0,4 ma - 0,6 ma - 0,2 ma - 0,6 ma tp 10 ns 3 ns 10 ns 1,5 ns 4 ns 2,5 ns Pd 10 mw 20 mw 2 mw 20 mw 1 mw 4 mw 56

4.3.4.4 Circuite logice TTL cu colectorul în gol Capitolul 4. Structuri elementare integrate Două sau mai multe porţi ŞI-NU în structură obişnuită nu pot avea ieşirile cuplate în paralel. Presupunem două asemenea porţi a căror ieşiri sunt cuplate în paralel (figura 4.18). VCC R4 R4 T4 D T4 D T3 T3 Figura 4.18. Studiul a două ieşiri TTL cuplate în paralel Dacă ambele ieşiri sunt simultan la "0" sau simultan la "1", circuitul funcţionează corect. În cazul în care o ieşire se află la "0" şi alta la "1" tranzistorul T4 al circuitului cu ieşire în "1" logic este legat la masă prin tranzistorul T3 al circuitului cu ieşirea în "0" logic fiind parcurs astfel de un curent mare (cca. 40 ma) limitat numai de diodă şi rezistenţa mică de 130 Ω, un asemenea regim se menţine până când nivelele logice se schimbă. Aceasta atrage după sine creşterea puterii absorbite de la sursa de alimentare şi, ceea ce e mai important, disiparea unei puteri excesiv de mari în tranzistoarele T3 şi T4 şi în rezistenţa de 130 Ω. Drept consecinţă, parametrii porţii se modifică (dacă tranzistoarele nu se distrug prin ambalare termică) pierzându-se imunitatea la zgomot, deoarece, pentru un asemenea curent (40 ma), potenţialul colectorului lui T3 din stânga e mai mare de 0,4, iar al celui din dreapta e mai mic decât 2,4 V garantaţi alterându-se astfel, nivelele logice "0" şi "1". Pentru a cupla totuşi în paralel mai multe porţi se utilizează circuite cu colectorul în gol (figura 4.19). a) Schema circuitului b) Simbolul circuitului Figura 4.19. Circuitul TTL cu colectorul în gol. O asemenea poartă este identică cu poarta TTL standard din care lipseşte însă repetorul pe emitor din etajul în contratimp (T4 si D) care este înlocuit de o rezistenţă de sarcină RL a cărei valoare se calculează din următoarele considerente: 57

Circuite digitale -RLmax se determină din condiţia ca V0H 2,4 V; -RLmin se determină din condiţia ca V0L 0,4 V. Aceste valori se obţin ţinând cont de curenţii debitaţi, de porţile conectate în paralel şi de curenţii absorbiţi de porţile comandate şi sunt: CC OH R Lmax = V min -V min m I OH max+ NI IH max CCmax OLmax R Lmin = V -V I - NI OL max unde m reprezintă numărul de porţi ale căror ieşiri sunt cuplate în paralel, iar N numărul intrărilor comandate. Se au în vedere următoarele valori: VCC=5 V, IOHmax=800 µa, IOLmax=16 ma, IILmax=1,6 ma, IIHmax=40 µa, VOLmax=0,4 V, VOHmin=2,4 V. Se constată că valoarea minimă a rezistenţei RL nu depinde de numărul porţilor cuplate în paralel. În practică se alege o valoare pentru RL cuprinsă între cele două valori calculate. În cataloage se dau tabele de dimensionare funcţie de numărul m al ieşirilor cuplate în paralel şi numărul N de porţi comandate. ILmax A B A B VCC * RL C D Y C D * ŞI cablat Y E E * F F a) b) Figura 4.20 Implementarea funcţiei logice ŞI cu: operatori ŞI-NU (a), ŞI - cablat (b). Operaţia de interconectare a ieşirilor mai multor circuite cu colectorul în gol este denumită în literatura de specialitate sub numele de cablare, iar funcţia logică realizată ŞI-cablat. Cablarea ieşirilor porţilor cu colectorul în gol, în vederea obţinerii funcţiei ŞI, (figura 4.20) este mai avantajoasă decât realizarea aceleiaşi operaţii cu operatori ŞI-NU obişnuiţi, deoarece se economisesc două nivele de logică şi în consecinţă se reduce timpul de propagare. 4.3.4.5 Circuite logice TTL cu trei stări (TSL) Pentru sistemele actuale de calcul digital ce utilizează magistrale comune de date, la care sunt cuplate atât receptoare cât şi mai multe surse de semnal numeric, au fost concepute în cadrul familiei de circuite logice TTL circuite specializate denumite porţi cu trei stări sau TSL (Tri-State-Logic). Acestea au avantajul faţă de porţile cu colectorul în gol că păstrează toate performanţele circuitelor TTL obişnuite având etaj de ieşire în contratimp. Schema circuitului TSL este dată în figura 4.21. Circuitul este prevăzut cu o bornă suplimentară de comandă INHIBIŢIE (I). Dacă intrarea I este pe "1" logic tranzistorul T5 şi dioda d sunt blocate. Circuitul funcţionează ca un inversor obişnuit faţă de 58

Capitolul 4. Structuri elementare integrate intrarea A. Dacă nivelul semnalului pe I devine "0" logic T5 conduce la saturaţie, se deschide joncţiunea bază-emitor a lui T1, iar T2 şi T3 sunt blocaţi. Curentul ce trece în această situaţie prin R2 spre baza lui T4 este deviat prin dioda d deschisă. Tensiunea din anodul diodei d aproximativ 0,9 V este insuficientă pentru deschiderea tranzistorului T4 care prin urmare este blocat. Cum şi tranzistorul T3 este blocat, indiferent de valoarea variabilei logice de la intrarea A circuitul se comportă la ieşire ca o impedanţă mare. Această stare se numeşte stare de impedanţă mare, HiZ (High Z) sau stare izolată. a) b) Figura 4.21. Circuite logice cu trei stări (TSL) : schema internă (a); simbolul (b) Tabelul de adevăr al inversorului TSL este prezentat în continuare: A I Y 0 1 1 1 1 0 X 0 HiZ 4.4 Familii de circuite logice MOS Tehnologia de realizare a circuitelor integrate cu tranzistoare MOS oferă o serie de avantaje: un număr mai redus de operaţii tehnologice; densitate de integrare mai mare (de până la 15 ori mai mare) decât circuitele logice cu tranzistoare bipolare; consum redus de putere; pragul de zgomot mai ridicat datorită tensiunilor mari de alimentare. Datorită utilizării exclusive a tranzistoarelor (nu şi a rezistenţelor) procesul tehnologic de realizare a acestor circuite are de trei ori mai puţine operaţii principale deci şi un preţ de cost mai redus. În trecut, circuitele din aceste familii prezentau dezavantajul unui timp de propagare mai mare ca şi circuitele TTL (aproximativ de 10 ori mai mare), şi un 59

Circuite digitale curent de ieşire mai mic. Astăzi aceste dezavantaje au dispărut astfel încât anumite subfamilii sunt egale sau chiar superioare cu familia TTL şi la aceşti parametrii. Familiile de circuite logice cu TEC-MOS se realizează exclusiv cu tranzistoare cu canal p sau canal n (familiile PMOS şi NMOS), fie cu tranzistoare de ambele tipuri (familia CMOS). Aceste familii se deosebesc atât din punct de vedere al parametrilor cât şi al tehnologiei de fabricaţie, deci implicit al costului acestora. Circuitele de tip PMOS au procesul de fabricaţie cel mai simplu, dar viteza de comutaţie cea mai scăzută, datorită mobilităţii mai mici a purtătorilor mobili (golurile). Circuitele de tip NMOS au un proces de fabricaţie mai complicat, dar mobilitatea mărită a purtătorilor mobili (electronii) le asigură o viteză de comutaţie mai ridicată. Circuitele CMOS au viteză de comutaţie medie, dar permit realizarea unei structuri de circuit care nu consumă energie de la sursele de alimentare în nici una dintre stările stabile, consumul de curent apărând numai în timpul tranziţiei dintr-o stare în alta. Tranzistoarele TEC-MOS au simbolul şi caracteristica din figura 4.22. Drena (D) I D + 5V D + 5V + 5V D + 5V Grila (G) Grila (G) Sursa (S) V T >0 V GS Simbol Caracteristica Comutator închis Comutator deschis a) cu canal n indus Drena (D) Sursa (S) V T <0 I D V GS Simbol Caracteristica Comutator închis Comutator deschis b) cu canal p indus Figura 4.22. Simbolul şi caracteristicile tranzistoarelor TEC-MOS Un tranzistor MOS poate fi echivalat cu un comutator comandat în tensiune. Dacă tensiunea VGS este mai mică în valoare absolută decât tensiunea de prag a tranzistorului VT rezistenţa drenă-sursă rds este practic infinită, comutatorul MOS fiind deschis. Atunci când VGS >VT se formează un canal conductor între drena şi sursa tranzistorului, rds este foarte mică, iar comutatorul MOS închis. Polaritatea tensiunii de prag este pozitivă pentru tranzistoarele cu canal n şi negativă pentru tranzistoarele cu canal p şi are valori tipice cuprinse între 1 şi 4 volţi. În această familie logică se foloseşte ca rezistenţă de sarcină (de câteva zeci de kω) tot un tranzistor MOS. 4.4.1 Poarta logică NMOS statică +5V ON = OFF = Schema de principiu a inversorului MOS static este prezentată în figura 4.23 a) cu tranzistor de sarcină saturat; b) cu tranzistor de sarcină nesaturat. G S + 5V + 5V S 0V ON = G D 0V G S + 5V + 5V S + 5V OFF = G D 60

Capitolul 4. Structuri elementare integrate a) b) Figura 4.23. Poarta logică NMOS statică Aceste circuite constau exclusiv din tranzistoare TEC-MOS cu canal n folosindu-se ambele tipuri, cu canal iniţial şi cu îmbogăţire. Ele funcţionează alimentate la o singură sursă de tensiune pozitivă care poate lua valori cuprinse între 5 şi 15 V. Nivelele logice depind de tensiunea de alimentare folosită; pentru alimentare la +5 V sunt compatibile cu nivelele logice TTL. Tranzistorul T1 este un TEC-MOS cu canal n cu îmbogăţire deoarece este comod ca el să fie blocat când tensiunea pe poarta sa este zero. El conduce în regim static în regiunea de triodă (unde rezistenţa dispozitivului este funcţie de tensiune). Circuitul reprezintă un etaj de amplificare cu T1 în care T2 funcţionează ca o sarcină activă înlocuind o rezistenţă fixă. Sarcina externă a acestui inversor este în general constituită tot din intrări în NMOS deci are un caracter capacitiv şi a fost reprezentată prin C. Folosirea lui T2 ca rezistenţă de sarcină este o soluţie avantajoasă întrucât permite realizarea unei rezistenţe de valoare mare pe o suprafaţă relativ mică. Diferenţa între soluţiile a) sau b) din figura 4.23 este dată de regimul de funcţionare al tranzistorului T2. În cazul soluţiei a), T2 funcţionează în regim de saturaţie a caracteristicilor, în soluţia b) punctul de funcţionare a tranzistorului este plasat în regiunea nesaturată. Avantajul soluţiei a) este utilizarea unei singure surse de alimentare în schimb caracteristica de transfer este mai puţin abruptă ca la soluţia b) (figura 4.24), iar tensiunea de ieşire este VOH=VDD-VT faţă de VOH=VDD la soluţia b). V 0 V I V DD V DD -V T Inversor nesaturat Inversor saturat V P V 0L V IL V IH V I Figura 4.24. Caracteristica de transfer V t Figura 4.25. Răspunsul inversorului la un semnal impuls 61

Circuite digitale Pentru explicarea funcţionării se consideră că inversorul este comandat de un circuit identic cu el însuşi. Când tensiunea de intrare VI=VDD-VT2 (unde VT2 este tensiunea de prag la care se deschide tranzistorul T2) tranzistorul T1 intră în conducţie şi se obţine la ieşire VO=VOL="0". Dacă la intrarea inversorului se aplică VIL="0", T1 este blocat şi se obţine la ieşire VOH=VDD-VT="1" S-a demonstrat că circuitul realizează funcţia de negare. Dacă consumul de putere a inversorului este practic nul, în cazul în care VO=VOH, el poate atinge valori importante atunci când tranzistorul T1 este deschis: VO=VOL=0 V. Pentru a limita puterea consumată, se stabilesc prin proiectare valori mari pentru rezistenţele în conducţie a tranzistoarelor, rds. Nivelul tensiunii VOL este fixat de raportul rezistenţelor în conducţie ale lui T1 şi T2. rds1 V OL = V DD r + r ds1 Deoarece se urmăreşte ca VOL 0 V, este necesar ca rds1<<rds2. De aici rezultă o diferenţă importantă între cei doi timpi de propagare a inversorului, tphl şi tplh, constantele de timp ale ieşirii fiind proporţionale cu valorile celor două rezistenţe. Deşi tranzistorul MOS intrinsec comută rapid ( 1 ns) viteza de comutare se reduce cu cca. 3 ordine de mărime din cauza capacităţii C ( 5 pf). Frontul pozitiv este mai mare deoarece rezistenţa oferită de T2 pentru încărcarea condensatorului este mai mare decât cea oferită de T1 pentru descărcarea lui C (figura 4.25). 4.4.1.1 Poarta ŞI-NU Poarte ŞI-NU NMOS are configuraţia din figura 4.26. Când VIA sau/şi VIB = "0" rezultă că tranzistorul T1 şi/sau T2 sunt blocate astfel că tensiunea de ieşire este VO=VDD="1". Dacă VIA=VIB="1" atunci ambele tranzistoare conduc şi ieşirea este în "0". Tensiunea de ieşire este suma tensiunilor de-a lungul tranzistoarelor T1 şi T2 şi trebuie să fie sub tensiunea de prag pentru un tranzistor în conducţie. Pentru a micşora căderea de tensiune pe cele două tranzistoare se creşte (dublează) lăţimea canalului. ds2 Figura 4.26. Poarta ŞI-NU NMOS Figura 4.27. Poarta SAU-NU NMOS 62

4.4.1.2 Poarta SAU-NU Capitolul 4. Structuri elementare integrate Pentru VIA sau VIB ="1" tranzistorul corespunzător este deschis şi la ieşire se obţine "0". Dacă VIA=VIB="0" ambele tranzistoare sunt blocate şi ieşirea este în "1". Se poate observa că valoarea tensiunii de ieşire corespunzătoare lui "0" este mai mică decât la poarta ŞI-NU fiind egală doar cu tensiunea de ieşire a unui tranzistor saturat. De aceea poarta fundamentală a familiei MOS este poarta SAU-NU. Prin interconectarea lor cu circuite inversoare se pot realiza şi funcţii mai complexe. 4.4.2 Circuitele MOS dinamice Circuitele MOS statice (studiate până în prezent) sunt circuitele prin care informaţia logică se propagă necondiţionat de un semnal extern. În circuitele MOS dinamice un semnal de ceas condiţionează propagarea informaţiei logice prin ele. + VDD Φ1 Φ1 Ts V0 Φ2 Φ2 T 2 V I A T 1 C G V 0 a) Schema inversorului b) Forme de undă Figura 4.28. Inversorul MOS dinamic cu două impulsuri de tact. Inversorul MOS dinamic prezentat în figura 4.28 are un consum considerabil redus faţă de inversorul MOS static. Circuitul este acţionat prin intermediul a două semnale de tact Φ1 şi Φ2 principiul de funcţionare fiind bazat pe încărcarea şi descărcarea capacităţii de grilă CG a intrării următorului operator logic. În momentul în care acţionează tactul Φ1, se produce încărcarea capacităţii CG prin Ts deschis la valoarea VDD, T2 fiind blocat nu apare curgere de curent spre masă. Când Φ1 revine la masă semnalul Φ2 pune în conducţie tranzistorul T2. Astfel în funcţie de nivelul tensiunii de intrare se stabileşte regimul de funcţionare al lui T1, deci CG rămâne încărcat la VDD dacă T1 este blocat sau se descarcă rapid dacă T1 este deschis. Deci semnalul de ieşire a inversorului se obţine numai după aplicarea tactului Φ2. Frecvenţa impulsurilor Φ1 şi Φ2 nu poate fi mai mică decât o valoare minimă impusă de curenţii reziduali din circuit ce determină descărcarea capacităţii CG şi pierderea informatiei utile. De asemenea pentru formarea secvenţei corecte a semnalelor Φ1 şi Φ2 circuitul necesită montaje de comandă auxiliare. Cu toate aceste dezavantaje multe circuite LSI-MOS sunt dinamice: microprocesoare, memorii RAM, registre de deplasare. Inversorul, porţile ŞI-NU şi SAU-NU dinamice cu un singur impuls de control sunt prezentate în figura 4.29. Pentru aceste circuite tranzistoarele de sarcină sunt alimentate numai la aplicarea impulsului de tact. În acest fel ele consumă mai puţină energie decât 63

Circuite digitale circuitele statice. Dacă Φ="0" (figura 4.29.a) T2 şi T3 sunt blocate şi VM=0. Când Φ="1", T2 şi T3 conduc şi V0=VM, astfel ca daca VA = 0 T1 este blocat si VM="1", iar daca VA="1", T1 conduce si VM=0. Φ Φ a) Inversorul NMOS dinamic Φ Φ b) Poarta ŞI-NU NMOS dinamică Φ Φ c) Poarta SAU-NU NMOS dinamică Figura 4.29. Porţi NMOS dinamice 4.4.3 Familia de circuite integrate CMOS Este familia cu parametrii cei mai apropiaţi de aceea ai unei familii ideale care ar trebui să aibă: consum zero în regim static, timp de propagare egal cu zero, fronturi controlabile, imunitate la zgomot egală cu 50% din diferenţa dintre tensiunile corespunzătoare nivelelor logice. 64

Capitolul 4. Structuri elementare integrate Circuitele CMOS incorporează pe un sigur substrat semiconductor atât tranzistoare MOS cu canal n cât şi tranzistoare MOS cu canal p. Familia CMOS a atins o diversitate comparabilă cu cea a circuitelor TTL şi datorită performanţelor superioare le-a înlocuit în multe aplicaţii. Avantajele circuitelor MOS sunt: - consum static de putere de valoare extrem de scăzută, de 10 nw pe poartă (datorită curenţilor reziduali); - tensiunea de alimentare poate varia într-un domeniu larg: + (3-15) V; - procesul tehnologic deşi mai complex decât la circuitele MOS (n sau p) este mult mai simplu decât cel de la fabricarea circuitelor cu tranzistoare bipolare. În consecinţă circuitele CMOS sunt mai ieftine decât circuitele TTL. Dezavantajele circuitelor CMOS sunt : - consumul de putere în regim dinamic creşte rapid cu mărirea frecvenţei, fiind între 1 şi 10 mw la frecvenţa de 1 MHz, ea depinde de tensiunea de alimentare şi de sarcină; - timpii de propagare deşi la familiile mai vechi erau mai mari ca la circuitele TTL (între 20 şi 50 ns) la ora actuală există familii care egalează sau chiar întrec şi la acest parametru performanţele familiei TTL. Dacă evaluăm performanţele familiilor logice prin produsul putere disipată-timp de propagare (factor de calitate) se constată că factorul de calitate al circuitelor CMOS este cu aproape două ordine de mărime mai mic decât cel al circuitelor TTL. Familia de circuite CMOS cuprinde mai multe serii logice distincte. Seriile CD40XX şi 54/74CXX sunt perfect compatibile între ele. Circuitele din seria 54/74CXX sunt compatibile cu circuitele din familia TTL fiind echivalente funcţional şi ca dispunere a terminalelor cu circuitele TTL din seria 74XX. În cazul în care sunt alimentate la +5 V circuitele din seria 54/74CXX pot comanda direct două unităţi de sarcină TTL din seria de putere redusă 54/74LXX. Creşterea tensiunii de alimentare duce la creşterea vitezei de lucru dar şi la creşterea puterii disipate în regim dinamic. Seria de circuite CMOS rapide are indicativul HC iar seria de consum redus indicativul AC. 4.4.3.1 Inversorul CMOS. Operatorul fundamental CMOS este circuitul inversor cu schema din figura 4.30: VI V0 Figura 4.30. Inversorul CMOS. 65

Circuite digitale Dacă la intrare se aplică nivelul de tensiune VI = VDD, T1 va intra în conducţie fixând V0 0 V. Dacă intrarea se pune la masă, VI =0 V rezultă că pe grila tranzistorului T2 se află o tensiune egală cu -VDD faţă de sursa lui, ce duce la deschiderea lui, nivelul tensiunii de ieşire devenind V0 VDD. Se observă că în permanenţă un tranzistor este blocat şi unul conduce ceea ce duce la un consum mic de putere. Circuitul consumă putere în cursul comutării când există un anumit interval de timp în care ambele tranzistoare conduc şi curentul se închide prin ele între plusul sursei de alimentare şi masă. Puterea consumată este direct proporţională cu frecvenţa semnalului. Un avantaj important al circuitelor CMOS este acela că indiferent de nivelul tensiunii de ieşire există o cale de rezistenţă scăzută, determinată de tranzistorul care se află în conducţie, pentru încărcarea şi descărcarea sarcinilor capacitive. 4.4.3.2 Porţile ŞI-NU, SAU-NU şi poarta de transmisie CMOS Poarta ŞI-NU din familia CMOS (figura 4.31.a) se formează dintr-o combinaţie serie-paralel de tranzistoare MOS-p şi MOS-n. Tensiunea de ieşire are valoarea VH pentru toate combinaţiile de intrare care determină conducţia cel puţin a unui tranzistor MOS-p. Se obţine un nivel coborât de tensiune când prin aplicarea la toate intrările a tensiunii VH tranzistoarele MOS-p sunt blocate şi cele MOS-n în conducţie. Poarta logică SAU-NU (figura4.31.b) diferă de poarta ŞI-NU prin schimbarea configuraţiei etajului, adică prin inversarea rolurilor între tranzistoarele MOS-p şi MOS-n. Tensiunea de ieşire are valoarea VH VDD numai dacă toate intrările sunt la nivel logic scăzut, determinând blocarea tranzistoarelor MOS-n şi intrarea în conducţie a tranzistoarelor MOS-p. Figura 4.31. a) Poarta ŞI-NU CMOS; b) Poarta SAU-NU CMOS. Porţile SAU-NU respectiv ŞI-NU din familia logică MOS (MOS-n sau MOS-p) conţin n+1 tranzistoare pentru n intrări, în timp ce operatorul echivalent CMOS conţine un număr de 2n tranzistoare pentru n intrări. Diodele au rol de protecţie a tranzistoarelor, împiedicând aplicarea pe intrări a unor tensiuni negative şi a unor tensiuni pozitive mai mari ca tensiunea de alimentare. Porţile MOS prezintă impedanţe medii la ieşire (1 kω), de aceea la cuplarea în paralel a mai multor ieşiri 66

Capitolul 4. Structuri elementare integrate pot apărea curenţi mari. Un circuit care realizează impedanţă mare de ieşire este poarta de transmisie CMOS (figura 4.32.a). I V0 0 HiZ 1 VI a) b) Figura 4.32. Poarta de transmisie CMOS. Aceste circuite sunt special concepute pentru a fi utilizate drept comutatoare comandate în tensiune. Valoarea rezistenţei drenă-sursă a unui tranzistor MOS variază cu mai mult de şase ordine de mărime la trecerea din starea blocată în starea de conducţie (rds(on)=0,2kω ). Este format în esenţă din două tranzistoare MOS unul cu canal p şi unul cu canal n puse în paralel şi comandate cu impulsuri în antifază, obţinute cu un inversor (figura 4.32.b). Acest circuit este foarte util atât pentru prelucrarea semnalelor analogice, fiind folosit drept comutator analogic, cât şi ca element component la realizarea circuitelor logice, de exemplu pentru obţinerea ieşirilor cu trei stări, ca în figura 4.33, pentru un inversor. Dacă CE=1 poarta este deschisă şi ieşirea V0 reproduce semnalul de la ieşirea inversorului V0. Dacă CE=0 poarta de transmisie este blocată şi circuitul prezintă impedanţă mare de ieşire (HiZ). Figura 4.33. Ieşire cu trei stări realizată cu poarta de transmisie CMOS. 4.4.3.3 Parametrii CMOS Tensiunea de alimentare pentru circuitele CMOS este cuprinsă între + 3 şi +15 V dar cele mai folosite sunt valori sunt + 5V şi + 3,3 V. Nivelele logice. Valorile nivelelor logice pentru tensiunea de alimentare de + 5V pentru un circuit CMOS sunt: + 5 V CMOS + 3,3 V CMOS (LV-CMOS) VIL max 1,5 V 0,8 V VIH min 3,5 V 2 V V0L max 0,33 V 0,4 V V0H min 4,4 V 2,4 V 67

Circuite digitale Marginea de zgomot pentru circuitele CMOS alimentate cu + 5V este: ML= VIL max - V0L max = 1,5-0,33 = 1,17 V MH= V0H min - VIH min = 4,4-3,5 = 0,9 V În acest fel pentru porţile CMOS standard marginea de zgomot de c.c. este mai mare ca la circuitele TTL care are valoarea de 0,4 V pentru ambele nivele logice. Zona cuprinsă între tensiunea de intrare în starea low maximă şi tensiunea de intrare în starea high minimă adică pentru circuitele alimentate la + 5 V între VIH min = 3,5 V şi VIL max = 1,5 V, respectiv pentru circuitele alimentate la + 3,3 V între VIH min = 2 V şi VIL max = 0,8 V, este o interzisă deoarece un semnal de intrare cu valoarea cuprinsă între aceste limite generează un răspuns nepredictibil. Puterea disipată. În timp ce la circuitele TTL puterea disipată este aproximativ constantă în domeniul frecvenţelor de lucru, în cazul circuitelor CMOS este dependentă de frecvenţă. În regim static puterea disipată este extrem de scăzută şi de exemplu pentru un circuit HCMOS este 2,75 µw dar creşte puternic cu frecvenţa astfel încât la 100 Hz este de 170 µw pentru acelaşi tip de circuit. 4.4.3.4 Precauţii în manipularea circuitelor CMOS Circuitele CMOS se pot distruge în timpul manipulării datorită descărcărilor electrostatice. De aceea ele trebuiesc manipulate cu grijă ţinând cont de câteva recomandări: Toate circuitele CMOS se transportă în învelişuri conductoare pentru a prevenii încărcarea electrostatică. Când se scot din ambalaj, pinii nu trebuie atinşi. Dispozitivul trebuie plasat cu pinii pe o suprafaţă metalică. Este interzisă plasarea pe o suprafaţă de polistiren sau pungi de plastic. Toate sculele, echipamentele de testare şi masa de lucru trebuiesc să fie legate la priza de masă. Persoana care lucrează cu dispozitivul CMOS trebuie sa aibă o brăţară metalică legată la masă prin intermediul unei rezistenţe de valoare mare (care previne şocurile care pot apărea la contactul cu o sursă de tensiune). Dispozitivele CMOS se introduc în socluri numai cu alimentarea oprită. Toate intrările nefolosite trebuiesc conectate la plusul sursei de alimentare in cazul porţilor ŞI (ŞI-NU) sau la masă în cazul porţilor SAU (SAU-NU). După montarea pe un cablaj pentru păstrare sau transport acesta trebuie protejat prin acoperirea conectorilor cu un înveliş conductor. 68