Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Εισαγωγή 2

Transcript

1 ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Εισαγωγή Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση 1. Ολοκληρωμένα κυκλώματα 2. Εξέλιξη τεχνολογίας 3. Σχεδιαστικές πρακτικές VLSI Technology and Computer Architecture Lab Εισαγωγή 2 1

2 Άξονες του Μαθήματος To MOS τρανζίστορ Η τεχνολογία CMOS Σχεδίαση ολοκληρωμένων ψηφιακών κυκλωμάτων CMOS Χαρακτηρισμός κυκλωμάτων Μέθοδοι σχεδίασης σύνθετων κυκλωμάτων CMOS Δομικές μονάδες αριθμητικών κυκλωμάτων Σχεδίαση υποσυστημάτων Σχεδίαση μνημών Τεχνικές ελέγχου ορθής λειτουργίας κυκλωμάτων CMOS Εισαγωγή 3 Πληροφορίες Εργαστήριο: Το εργαστήριο συμβάλλει κατά 20% στον τελικό βαθμό του μαθήματος εφ' όσων έχει υπάρξει παρακολούθηση όλων των εργαστηριακών ασκήσεων. Το εργαστήριο δεν είναι υποχρεωτικό στην κατοχύρωση του μαθήματος. Γραπτές εξετάσεις: Συμβάλλουν κατά 80% στον τελικό βαθμό του μαθήματος. Ασκήσεις: Οι ασκήσεις/εργασίες δεν είναι υποχρεωτικές. Οι ασκήσεις λαμβάνονται υπόψιν αποκλειστικά για το τρέχον ακαδημαϊκό έτος και συνεισφέρουν ένα 10% επιπρόσθετα στο βαθμό του μαθήματος (εάν αυτός είναι μεγαλύτερος του πέντε) όταν έχουν παραδοθεί όλες επιτυχώς, σε άλλη περίπτωση το ποσοστό αυτό μειώνεται ανάλογα με τις επιτυχείς απαντήσεις. Εισαγωγή 4 2

3 Βιβλιογραφία Ψηφιακά Ολοκληρωμένα Κυκλώματα R. Rabaey A. Chandrakasan B. Nikolic Εκδόσεις: Κλειδάριθμος, Σχεδίαση Ολοκληρωμένων Συστημάτων CMOS VLSI N. Weste D. Harris Εκδόσεις: Παπασωτηρίου, 2011 Ανάλυση & Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων CMOS S. Kang Y. Leblebici Εκδόσεις: Τζιόλα, 2007 Application Specific Integrated Circuits M. John S. Smith Εκδόσεις: Addison Wesley Εισαγωγή 5 Μαθήματα Υλικού στο Τμήμα Αρχιτεκτονική Υπολογιστών I Αρχιτεκτονική Υπολογιστών II Σχεδίαση Ψηφιακών Δοκιμή ή& & Αξιοπιστία Συστημάτων Ηλεκτρονικών Συστημάτων Ψηφιακή Σχεδίαση II Ψηφιακή Σχεδίαση I Τεχνικές Σχεδίασης Κυκλωμάτων CMOS Βασικές Αρχές Κυκλωμάτων Ηλεκτρονική ΚυκλώματαVLSI Εισαγωγή 6 3

4 Βέλτιστη Επιλογή Παρακολούθησης Ψηφιακή Σχεδίαση I Βασικές Αρχές Κυκλωμάτων Ηλεκτρονική Προπτυχιακός Κύκλος Ψηφιακή Σχεδίαση ΙΙ Αρχιτεκτονική Υπολογιστών I Κυκλώματα VLSI Δοκιμή & Αξιοπιστία Ηλεκτρονικών Συστημάτων Αρχιτεκτονική Υπολογιστών IΙ Τεχνικές Σχεδίασης Κυκλωμάτων CMOS Σχεδίαση Ψηφιακών Συστημάτων Μεταπτυχιακός Κύκλος Εισαγωγή 7 Εργαστήριο Ηλεκτρονικής Εισαγωγή 8 4

5 Εργαστηριακός Εξοπλισμός Εισαγωγή 9 Ολοκληρωμένο Κύκλωμα 1966 Πηγή: Motorola Ένα Ολοκληρωμένο Κύκλωμα αποτελείται από πολλαπλά κυκλωματικά στοιχεία (τρανζίστορ, δίοδοι, αντιστάσεις κ.τ.λ.) τα οποία μαζί με τις διασυνδέσεις τους έχουν κατασκευαστεί σε ένα και μόνο κοινό υπόστρωμα Εισαγωγή 10 5

6 Κυκλώματα VLSI Μικρής κλίμακας ολοκλήρωση (SSI): 10 τρανζίστορ Μεσαίας κλίμακας ολοκλήρωση (MSI): 10 2 τρανζίστορ Υψηλής κλίμακας ολοκλήρωση (LSI): 10 3 τρανζίστορ Πολύ υψηλής κλίμακας ολοκλήρωση (VLSI): 10 4 τρανζίστορ τρανζίστορ Διαστάσεις die (mm) 25 x x 26 Επιφάνεια die (mm 2 ) Τεχνολογία (nm) # NAND πυλών / die DRAM κυψελίδες / die 6Gb 70Gb Εισαγωγή 11 Η Εξέλιξη (I) Cray 1: Ο ταχύτερος υπολογιστής ΜΒ μνήμη 40ΚΒ καταχωρητές ~ 1εκατ. πύλες NAND 80MHz ρολόι 115KW κατανάλωση ισχύος! Σε μια τεχνολογία στα 130nm: 64ΜΒ μνήμη 17mm 2 40KB καταχωρητές 0.26mm 2 1 εκατ. πύλες NAND 8.5mm 2 μπορούν να παραδοθούν σε ένα 5mm x5mm ολοκληρωμένο, με ρολόι στα 3GHz και κάποια mw κατανάλωση ισχύος. Πηγή:Stanford Εισαγωγή 12 6

7 Η Εξέλιξη (II) Pixel Array Memory Logic Πηγή:Texas Instruments / Chipworks Εισαγωγή 13 Τεχνολογία: 1.5μm 1992 Η Εξέλιξη (III) Τεχνολογία: 32nm 2011 Τρανζίστορ 1.5μm Τρανζίστορ b 16MHz, 1.1μm BiCMOS 275Κ Xtors 32nm Xeon E GHz CMOS 32nm 5B Xtors 10 cores 30MB L3 Intel Εισαγωγή Max memory size 4096 GB 14 7

8 Η Εξέλιξη (IV) Opteron core 65nm Opteron core 45nm AMD Εισαγωγή 15 Η Εξέλιξη (V) Planar MOS FET 45nm Fin FET Εισαγωγή 16 8

9 Η Εξέλιξη (VI) Supercomputer vs Game Console! IEEE Spectrum Εισαγωγή 17 Κλιμάκωση της Τεχνολογίας M6 M5 M4 Cu M3 M2 Low k M1 Metal Gate Nanometer Technology Εισαγωγή 18 9

10 Ο Νόμος του Moore Ο δυνάμει αριθμός των τρανζίστορ σε ένα ολοκληρωμένο κύκλωμα διπλασιάζεται κάθε 24 μήνες περίπου! Εισαγωγή 19 Επιφάνεια Πυριτίου ανά Die 100 Die size (mm) 10 P6 486 Pentium proc ~7% ανάπτυξη / χρόνο ~2X ανάπτυξη σε 10 χρόνια Year Πηγή:Intel Εισαγωγή 20 10

11 Συχνότητα Frequency (Mhz) x ανά 2 χρόνια P6 Pentium proc Year Πηγή:Intel Εισαγωγή 21 Κατανάλωση Ισχύος 100 P6 Pentium proc Power (Watts) Year Πηγή:Intel Εισαγωγή 22 11

12 Πυκνότητα Ισχύος Power Density (W/cm m2) Rocket Nozzle Nuclear Reactor Hot Plate P Pentium proc Year Εισαγωγή 23 Εξέλιξη και Παραγωγικότητα 10,000,000 10, ,000,000 1,000,000 1,000 Logic Tr./Chip Tr./Staff Month. 10,000, , ,000,000 10, %/Yr. compounded Complexity growth rate 100,000 1, ,000 x x x x 21%/Yr. compound 1,0001 x x x x Productivity growth rate Complexity Logic Transistor per Ch hip (M) Productivity (K) Trans./Staff - Mo Πηγή: Sematech Εισαγωγή 24 12

13 Κλιμάκωση Τεχνολογίας Η τεχνολογία κλιμακώνεται κατά ένα παράγοντα 0.7/γενιά Σε κάθε γενιά μπορούμε να ολοκληρώσουμε 2x περισσότερες λειτουργίες / chip. Το κόστος του chip δεν αυξάνει σημαντικά Το κόστος μιας λειτουργίας μειώνεται κατά 2x Αλλά Πως θα σχεδιαστούν chips μεπερισσότερες ρ λειτουργίες; Ο πληθυσμός των σχεδιαστών δεν διπλασιάζεται κάθε δύο χρόνια Συνεπώς, χρειάζονται πιο αποδοτικές σχεδιαστικές μέθοδοι και εργαλεία! Εισαγωγή 25 System on a Chip (SoC) 130 nm CMOS edram ROM 32 nm CMOS ROM Analogue DSP BIST µc? edram eflash esram RF Εισαγωγή 26 13

14 Θέματα στη Σχεδίαση SoC Εφαρμογών System Design Aspects Physical Design Aspects Embedded Memory crosstalk noise IP (reusable core) reusability standardization H/S codesign clock synchronization clock skew Supply Network low-power/voltage noise decoupling electromigration dc-dc conversion dual threshold triple-well SOI Supply Pads EMC noise electromigration Embedded Software H/S codesign flexibility Analog Functions analog interface substrait noise Data Storage single/multi port high h performance Glue Logic Clock Domains Global Bus protocol bandwidth signal propagation crosstalk Clock Network clock gating clock domains phase synchronisation clock skew clock tree synthesis optimal flip flops Local buses high speed I/O pads EMC bandwidth standard interfaces di/dt noise Εισαγωγή 27 Ολοκλήρωση Τεχνολογιών σε Chip 3D Chips Ολοκλήρωση τεχνολογιών με βάση τη CMOS διαδικασία κατασκευής Εισαγωγή 28 14

15 Σχεδιαστικά Επίπεδα Επιτακτική ανάγκη για: Επίπεδα αφαιρετικής περιγραφής Ιεραρχικό σχεδιασμό Ανακύκλωση σχεδιασμών Αυτοματισμό Αφαιρετική Περιγραφή Προδιαγραφές Αρχιτεκτονική Μοντέλο Λειτουργίας Λογική Κύκλωµα Συγκεκριμένη Περιγραφή Φυσικός Σχεδιασµός Εισαγωγή 29 Επίπεδα Αφαίρεσης Μαθήματα Αρχιτεκτονική Υπολογιστών ΣΥΣΤΗΜΑ + Ψηφιακή Σχεδίαση ΙΙ ΥΠΟΣΥΣΤΗΜΑ Ψηφιακή Σχεδίαση Ι ΠΥΛΗ ΚΥΚΛΩΜΑ Κυκλώματα VLSI ΚΥΚΛΩΜΑΤΙΚΟ ΣΤΟΙΧΕΙΟ S G D p n n Ηλεκτρονική Εισαγωγή 30 15

16 Σχεδίαση Ολοκληρωμένων Κυκλωμάτων Πελάτης ιαµοιρασµός Υλικού / Λογισµικού Σχεδίαση για Έλεγχο Ορθής Λειτουργίας Πιστοποίηση Σχεδίασης Λειτουργία Χρονισµός Έλεγχος Λειτουργίας IC Κατασκευή Προδιαγραφές Αρχιτεκτονική Σχεδιασµός Συµπεριφοράς RTL Σχεδιασµός µ RTL Σύνθεση Προσαρµοσµ. Σχεδιασµός Τοποθέτηση & ιασύνδεση Υπολογισµός Παρασιτικών Πιστοποίηση Φυσικού Σχεδιασµού Πελάτης Επαναχρησι- µοποιήσιµα Στοιχεία Χωροταξική ιάταξη Αναλογικός / RF Σχεδιασµός Πηγή:ITRS 1997 Εισαγωγή 31 Integrated Circuit Design Customer Hardware / Software Partitioning Design For Testability Design Verification Functionality Timing Chip Test Fabrication Specifications Architecture Behavioural Design RTL Design RTL Synthesis Custom Design Placement & Routing Parasitic Extraction Layout Verification Customer Module Reuse Floorplanning Analog / RF Design Πηγή:ITRS 1997 Εισαγωγή 32 16

17 Πλήρως Προσαρμοσμένος Σχεδιασμός (Ι) Full Custom Design Βέλτιστος σχεδιασμός Μεγάλος φόρτος εργασίας Schematic Τοπολογία Κυκλώματος Σχεδίαση Τρανζίστορ Προσομοίωση Layout Φυσικός Σχεδιασμός Design Rule Checking Layout vs Schematic DRC LVS Υπολογισμός Παρασιτικών Προσομοίωση Εισαγωγή 33 Πλήρως Προσαρμοσμένος Σχεδιασμός (ΙΙ) Σχηματικό / Προσομοίωση Κυκλωματική σχεδίαση σε επίπεδο τρανζίστορ, πυλών και υποκυκλωμάτων Ιεραρχική σχεδίαση (υποκυκλώματα μπορούν να αποτελούν μέρη άλλων υποκυκλωμάτων) Εδ Ειδικά προγράμματα παράγουν από το σχηματικό περιγραφές κατάλληλες για προσομοίωση (netlists) Schematic Εισαγωγή 34 17

18 Πλήρως Προσαρμοσμένος Σχεδιασμός (ΙΙΙ) Φυσικός Σχεδιασμός Σχεδίαση και τοποθέτηση των τρανζίστορ του σχηματικού Ελαχιστοποίηση της απαιτούμενης επιφάνειας Διασύνδεση τρανζίστορ Layout Εισαγωγή 35 Πλήρως Προσαρμοσμένος Σχεδιασμός (ΙV) Έλεγχος Εφαρμογής των Κανόνων Σχεδίασης (Design Rule Checking DRC) Κάθε εργοστάσιο έχει τους δικούς του κανόνες για τις αποστάσεις μεταξύ των πολυγώνων σε ένα φυσικό σχεδιασμό Έλεγχος πλατών, αποστάσεων, επικάλυψης κ.τ.λ. Layout Εισαγωγή 36 18

19 Πλήρως Προσαρμοσμένος Σχεδιασμός (V) Σύγκριση Φυσικού Σχεδίου με το Σχηματικό (Layout vs Schematic LVS) Πύλη NOR Εξαγωγή κατάλληλης περιγραφής (netlist) απότοφυσικόσχέδιο Σύγκριση των περιγραφών του φυσικού σχεδιασμού και του σχηματικού Επισήμανση πιθανών διαφορών ως λάθη Schematic Layout Εισαγωγή 37 Πλήρως Προσαρμοσμένος Σχεδιασμός (VΙ) Υπολογισμός Παρασιτικών Υπολογισμός παρασιτικών χωρητικοτήτων αυτεπαγωγών ανάμεσα σε διάφορες δομές του σχεδίου Υπολογισμός αντιστάσεων των γραμμών διασύνδεσης Παραγωγή κατάλληλης περιγραφής (netlist) για προσομοίωση M2 M1 M1 Substrate Εισαγωγή 38 19

20 Σχεδιασμός ASIC Κυκλωμάτων (Ι) Application Specific Integrated Circuit (ASIC) Design Προδιαγραφές Ανεξάρτητες ομάδες σχεδίασης και πιστοποίησης Ημιαυτόματος φυσικός σχεδιασμός Επίπονη διαδικασία επίτευξης επιθυμητής συχνότητας λειτουργίας Περιγραφή Λειτουργίας Testbench RTL Πιστοποίηση Λειτουργίας Σύνθεση Χρονισμοί Τοποθέτηση Διασύνδεση Προσομοίωση Υπολογισμός Παρασιτικών DRC LVS Εισαγωγή 39 Σχεδιασμός ASIC Κυκλωμάτων (ΙΙ) RTL Περιγραφή Περιγραφή ργρ κυκλώματος σε επίπεδο καταχωρητών (Register Transfer Level) Χρήση γλωσσών περιγραφής κυκλωμάτων Περιγραφή Λειτουργίας RTL Εργοστασιακή Βιβλιοθήκη Σύνθεση Από τη λειτουργική περιγραφή ργρ του κυκλώματος παράγουμε το λογικό του σχέδιο Στόχος η ελαχιστοποίηση των καθυστερήσεων διάδοσης σήματος και της απαιτούμενης επιφάνειας πυριτίου Σύνθεση Χρονική Ανάλυση Περιγραφή σε Επίπεδο Πυλών Εισαγωγή 40 20

21 Σχεδιασμός ASIC Κυκλωμάτων (ΙIΙ) Ι) Τοποθέτηση & Διασύνδεση Χρήση προσχεδιασμένων φυσικών σχεδιασμών πυλών και άλλων τυποποιημένων κυττάρων (standard cells). Τοποθέτηση (placement) και διάταξη των τυποποιημένων κυττάρων σε συστοιχίες με στόχο την ελαχιστοποίηση των γραμμών διασύνδεσης. Διασύνδεση (routing) των τυποποιημένων κυττάρων. Εισαγωγή 41 Σχεδιασμός Συστήματος σε Ολοκληρωμένο System on a Chip (SoC) Design Αγορά ASIC (Intellectual Property IP) από κατάλληλοπρομηθευτή: λ Soft IP : RTL περιγραφές Υπολείπεται η σύνθεση, τοποθέτηση και διασύνδεση Hard IP : Έτοιμος Φυσικός σχεδιασμός Προδιαγραφές Αρχιτεκτονική Αγορά των ASIC Soft IP Σύνθεση Αυτόματη Εξαγωγή Φυσικού Σχεδιασμού Hard IP Εισαγωγή 42 21

22 Συναρμολόγηση και Κατασκευή Χωροταξική διάταξη (floor planning) και ολοκλήρωση των διαφόρων μονάδων που σχεδιάστηκαν σε προηγούμενα στάδια. Διασύνδεση. Μεταφορά του σχεδιασμού στο εργοστάσιο για κατασκευή. Έλεγχος ορθής λειτουργίας. Εισαγωγή 43 Κατασκευή Chip Wafer (300mm 12'') Die Πηγή:AMD Εισαγωγή 44 22

23 Ανακεφαλαίωση System S/W CELLS Analogue Power BASIC CMOS BIPOLAR USER S INTERFACE APPLICATIONS Soft IP Soft IP Soft IP COMPILERS Hard IP Hard IP Hard IP CELL LIBRARIES Analogue Memory Power RF SUB MICRON CMOS Εισαγωγή 45 Σχεδιαστικοί Παράγοντες Παράγοντες αξιολόγησης ενός σχεδιασμού: Κόστος Αξιοπιστία Δυνατότητα κλιμάκωσης Ταχύτητα (καθυστερήσεις, συχνότητα λειτουργίας) Κατανάλωση ισχύος Απαιτούμενη ενέργεια για την εκτέλεση μιας λειτουργίας Επαναχρησιμότητα Εισαγωγή 46 23

24 Κόστος των Ολοκληρωμένων Κυκλωμάτων Μη περιοδικό κόστος (NRE cost) χρόνος σχεδίασης και δυναμικό κατασκευή μασκών Περιοδικό κόστος κατασκευή, συσκευασία, έλεγχος λειτουργίας ανάλογα του αριθμού των ολοκληρωμένων λ ανάλογα της επιφάνειας πυριτίου Εισαγωγή 47 Κόστος των Ολοκληρωμένων Κυκλωμάτων Πηγή:Semico Research Corp. Οικονομικά και τεχνολογικά όρια ολοκλήρωσης Εισαγωγή 48 24

25 Κόστος ανά Τρανζίστορ cost: -per-transistor Κόστος κατασκευής ανά τρανζίστορ Εισαγωγή 49 25