HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI.

Transcript

1 HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν 1 ΗΥ330 - Διάλεξη 1η - Θεμέλια Ηλεκτρικών Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 2 1

2 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 3 Νόμος του Moore Νόμος του Moore Ο αριθμός των τρανζίστορς ανά τσίπ διπλασιάζεται κάθε 18 μήνες 4 2

3 Νόμος του Moore Η ανάγκη για κλιμάκωση των διαστάσεων, δηλ. μικρότερα μεγέθη πηγάζει από τις εξής απαιτήσεις: 1. Μικρότερη κατανάλωση ενέργειας 2. Γρηγορότερη ταχύτητα 3. Μεγαλύτερη χωρητικότητα συσκευών για νέα Προϊόντα 4. Καλύτερο ωφέλιμο 5. Χαμηλότερη τιμή στην παραγωγή ΕΠΙΠΕΔΑ ΟΛΟΚΛΗΡΩΣΗΣ SSI (Small Scale Integration) MSI (Medium Scale Integration) LSI (Large Scale Integration) VLSI (Very Large Scale Integration) 10 πύλες 100 πύλες πύλες > πύλες 5 Νόμος Moore Μείωση Ελάχιστης Διάστασης 6 3

4 Νόμος Moore LOG 2 OF THE NUMBER OF COMPONENTS PER INTEGRATED FUNCTION Electronics, April 19, Άυξηση Πολυπλοκότητας 8 4

5 Transistors (MT) 6/10/2014 Πλήθος Τρανζίστορ 1,000,000 K 1 Billion Transistors 100,000 10,000 1, Pentium III Pentium II Pentium Pro i486 Pentium i Source: Intel Courtesy, Intel Προγνωστικά 9 Νόμος Moore σε Επεξεργαστές X αύξηση σε 1.96 έτη! P6 Pentium proc 486 Courtesy, Intel Έτος Το πλήθος Τραζίστορ σε επεξεργαστές αιχμής διπλασιάζεται κάθε 2 χρόνια 10 5

6 Die size (mm) Frequency (MΗz) 6/10/2014 Μέγεθος Ολοκληρωμένου P6 486 Pentium proc ~7% αύξηση ανα έτος ~2X αύξηση σε 10 έτη Courtesy, Intel Έτος Άυξηση κατά 14% για τον νόμο Moore 11 Συχνότητα Διπλάσια κάθε 2 έτη P6 Pentium proc Courtesy, Intel Έτος Η συχνότητα διπλασιάζεται κάθε 2 έτη σε επεξεργαστές αιχμής 12 6

7 Ισχύς (Watts) Ισχύς (Watts) 6/10/2014 Κατανάλωση Ισχύος 100 P6 Pentium proc Έτος Courtesy, Intel Η κατανάλωση ισχύος συνεχίζει να αυξάνεται 13 Ισχύς αναγνωρίζεται ως βασική παράμετρος Courtesy, Intel Pentium proc 18KW 5KW 1.5KW 500W Έτος Η διανομή καί κατανάλωση ισχύος γίνονται εξωπραγματικές 14 7

8 Πυκνότητα Ισχύος (W/cm 2 ) 6/10/2014 Πυκνότητα Ισχύος (Ισχύ/μονάδα εμβαδού) Μύτη Πυραύλου Πυρηνικός Αντιδραστήρας Τηγάνι P6 Pentium proc Έτος Η πυκνότητα ισχύος γίνεται τεράστια Courtesy, Intel 15 Καταναλωτικά Ηλεκτρονικά Κινητό Τηλέφωνο Small Signal RF Power RF Units Digital Cellular Market (Phones Shipped) M 86M 162M 260M 435M Power Management Analog Baseband Digital Baseband (DSP + MCU) (από Texas Instruments) 16 8

9 Complexity Productivity (K) Trans./Staff - Mo. 6/10/2014 Προκλήσεις στην Ψηφιακή Σχεδίαση DSM Μικροσκοπικές Σχεδίαση Υψηλής Ταχύτητας Διασυνδέσεις Θόρυβος, Αλληλεπαγωγή Αξιοπιστία, Επαλήθευση. Κατασκευασιμότητα. Κατανάλωση Ενέργειας. Κατανομή Ρολογιού. Όλα φαίνονται λίγο διαφορετικά ; 1/DSM Μακροσκοπικές Χρόνος μέχρι την αγορά Εκατομμύρια πύλες Κατα κόρον Αφαίρεση Επαναχρησιμοποίηση Πρόγνωση Απόδοσης κλπ. καί περισσότερα. 17 Πως πάει η Παραγωγικότητα; 10,000,000 10,000 Logic Transistor per Chip (M) 1,000,000 1, , , , Logic Tr./Chip Tr./Staff Month. x x x x x x x x 58%/Yr. compounded Complexity growth rate 21%/Yr. compound Productivity growth rate 100,000,000 10,000,000 1,000, ,000 10,000 1, Source: Sematech Πολυπλοκότητα ξεπερνά την παραγωγικότητα 18 9

10 Κλιμάκωση Τεχνολογίας Τεχνολογική συρίκνωση 0.7/γενιά Με κάθε γενιά δύναται να ολοκληρώσουμε 2x λειτουργικότητα ανα chip, ενώ το κόστος δεν αυξάνεται σημαντικά Έτσι το κόστος μιας λειτουργίας πέφτει κατα 2x Αλλά... Πώς σχεδιάζουμε chip με όλο και περισσότερες λειτουργίες; Ο πληθυσμός των σχεδιαστών δεν διπλασιάζεται κάθε 2 χρόνια. Έτσι χρειαζόμαστε καλύτερες σχεδιαστικές πρακτικές Χρησιμοποιούμε επίπεδα αφαίρεσης 19 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 20 10

11 Επίπεδα Αφαίρεσης SYSTEM MODULE + GATE CIRCUIT S n+ G DEVICE n+ D Intel

12 2004 Pentium 4 στα 90nm 55 Εκατομμύρια Τρανζίστορ 23 Κυκλωματικοί Παράγοντες που Αψηφούν την Ιεραρχία Ρολόγια Δίκτυο Ρεύματος in A Β out φ1 φ2 Αν η απόκλιση είναι σημαντική, το αποτέλεσμα δεν θα είναι το αναμενόμενο 24 12

13 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 25 Μέτρα Ποιότητας Κυκλώματος Πώς αξιολογούμε την απόδοση ενός ψηφιακού κυκλώματος η τμήματος κυκλώματος; Κόστος Αξιοπιστία Επεκτασιμότητα Ταχύτητα (καθυστέρηση, συχνότητα λειτουργίας) Κατανάλωση Ισχύος Απαιτούμενη Ενέργεια ανά λειτουργία Ηλεκτρομαγνητικές Εκπομπές 26 13

14 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 27 Κόστος Ολοκληρωμένων Εφάπαξ μηχανολογικά, (NRE, non-recurrent engineering) Σχεδιαστικός χρόνος/προσπάθεια, Παραγωγή μάσκας ($ στα 40nm!!!) Αυξάνουν κατά 50% ανά γενιά! Επαναλαμβανόμενα Κόστη Επεξεργασία Πυριτίου, Πακετάρισμα, Κατασκευαστική δοκιμή χρόνος στον Tester Συνάρτηση των πελατών, παραγωγής Συνάρτηση του εμβαδού του κυκλώματος 28 14

15 Τα Εφάπαξ Κόστη αυξάνονται γεωμετρικά 29 Κόστος Ζαριού Ένα Ζάρι Ζάρι (Die) Wafer Πρός τα 12 (30cm) 30 From 15

16 Κόστος ανά Τρανζίστορ κόστος: -ανά-τρανζίστορ Κατασκευαστικό κόστος ανά Τρανζίστορ (Moore) Ωφέλιμο (Yield) της Κατασκευής No. of good chips per wafer Y 100% Totalnumber of chips per wafer Wafer cost Die cost Dies per wafer Die yield Dies per wafer wafer diameter/2 die area 2 wafer diameter 2die area 32 16

17 Ελαττώματα (Defects) Κατασκευής defects per unit area die area die yield 1 is approximately 3 die cost f 4 (die area) 33 Παραδείγματα (1994) Chip Metal layers Line width Wafer cost Def./ cm 2 Area mm 2 Dies/ wafer Yield Die cost 386DX $ % $4 486 DX2 Power PC 601 HP PA 7100 DEC Alpha Super Sparc $ % $ $ % $ $ % $ $ % $ $ % $272 Pentium $ % $

18 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 35 Ψηφιακή Λογική Στην ψηφιακή λογική αντιστοιχούμε τις διακριτές τιμές 0 και 1 σε αναλογικά διαστήματα. Τα μεγάλα πλεονέκτηματα της ψηφιακής λογικής είναι (1) η ακρίβεια που είναι συνάρτηση των ψηφίων, (2) τα μεγάλα περιθώρια θορύβου και (3) η απλούστερη σχεδίαση

19 Ψηφιακή Λογική V out V OH Slope = -1 1 V OH V IH Αόριστη Περιοχή Slope = -1 V IL V OL 0 V OL V IL V IH V in 37 Ψηφιακή Λογική 38 19

20 Ηλεκτρικά Χαρακτηριστικά - Θεώρημα Thevenin/Norton Σε ηλεκτρικό επίπεδο όλα τα κυκλώματα συμπεριφέρονται με αναλογικό τρόπο Θεώρημα Thevenin = Οποιοδήποτε γραμμικό δίκτυο με 2 άκρα, είναι συνδυασμός πηγών και αντιστάσεων, μπορεί να αντικατασταθεί με 1 πηγή και 1 αντίσταση 39 Ηλεκτρικά Χαρακτηριστικά - Θεώρημα Thevenin/Norton = Βήματα 1. Αφαιρούμε το φορτίο 2. Υπολογίζουμε το δυναμικό χωρίς φορτίο (V TH ) 3. Θεωρούμε οιεσδήποτε πηγές κλειστό κύκλωμα 4. Υπολογίζουμε την αντίσταση που βλέπει το φορτίο (R TH ) 40 20

21 Παρασιτική Χωρητικότητα και Αντίσταση Ο λόγος που συζητήσαμε το θεώρημα Thevenin είναι για να γίνει αντιληπτό ότι οτιδήποτε υλικό έχει μια ισοδύναμη Παρασιτική αντίσταση Παρασιτική χωρητικότητα 41 Αξιοπιστία Θόρυβος στην Λειτουργία i(t) v(t) V DD Inductive coupling Επαγωγική Σύζευξη Capacitive coupling Σύζευξη Χωρητικοτήτων Power and ground noise Θόρυβος πηγής 42 21

22 Καμπύλη Μεταβίβασης Πύλης V(y) V OH f V(y)=V(x) VOH = f(vol) VOL = f(voh) VM = f(vm) V Κατώφλι Εναλλαγής M V OL V OL V OH V(x) Ονομαστικά Επίπεδα Δυναμικού 43 Ορισμός Περιθωρίων Θορύβου "1" V OH V OL NM H NM L Noise margin high V IH Undefined Region V IL Noise margin low "0" Gate Output Gate Input 44 22

23 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 45 Επανακτητική Ιδιότητα v 0 v 1 v 2 v 3 v 4 v 5 v 6 Αλυσίδα Αντιστροφέων Προσομοίωση Δυναμικών 46 23

24 Επανακτητική Ιδιότητα Επανακτητική Μη-Επανακτητική 47 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 48 24

25 Fan-in και Fan-out N M Fan-out N Fan-in M 49 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 50 25

26 Η Ιδεατή Πύλη V out g = R i = R o = 0 Fanout = NM H = NM L = V DD /2 V in 51 Μια πραγματική καμπύλη μετάβασης NM L 3.0 (V) V out V M NM H V in (V) 26

27 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 53 Συμβάσεις Καθυστερήσεων 54 27

28 Κυκλικός Ταλαντωτής T = 2 t p N 55 Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 56 28

29 Δίκτυο RC 1 ου Βαθμού R v out v in C t p ln( 2) Περιεχόμενα Νόμος Moore, Εξέλιξη πολυπλοκότητας/πυκνώτητας Προκλήσεις στην Ψηφιακή Σχεδίαση Αφαίρεση: πότε ισχύει και πότε όχι Μέτρα ποιότητας Κυκλώματος Κόστος Παραγωγής Ψηφιακή Λογική - Καμπύλη Μετάβασης Περιθώρια Θορύβου Ιδιότητα Επανάκτησης Δυναμικού Fan-in και Fan-out Παράδειγμα Καμπύλης Μετάβασης Πύλης Συμβάσεις μέτρησης καθυστερήσεων Καθυστέρηση Δικτύου RC 1 ου Βαθμού Κατανάλωση Ενέργειας 58 29

30 Κατανάλωση Ισχύος Στιγμιαία Ισχύς: p(t) = v(t)i(t) = V supply i(t) Μέγιστη Ισχύς: P peak = V supply i peak Μέση Ισχύς: 1 tt V P ave p( t) dt T t supply T tt t i supply t dt 59 Ενέργεια καί Ενέργεια-Καθυστέρηση Power-Delay Product (PDP) = E = Ενέργεια ανά λειτουργία = P av t p Energy-Delay Product (EDP) = μέτρο ποιότητας πύλης = E t p 60 30

31 Δίκτυο RC 1 ου Βαθμού - Κατανάλωση A 1 V dd 2 E 0->1 = C L V dd R PMOS i v supply out NETWORK va in N NMOS NETWORK CV Lout C L E 0 1 T T Vdd = Pt dt = V dd i supply dt t = V dd C L dv out = C L V 2 dd T T Vdd 1 2 E = P t cap cap dt = V i t out cap dt = C V dv = --C V L out out 2 L dd Περίληψη Τα ψηφιακά κυκλώματα παρουσίασαν αλματώδη ανάπτυξη, καί προβλέπεται να διατηρήσουν το δυναμικό τους για τις επόμενες δεκαετίες. Πολλές ενδιαφέροντες προκλήσεις για το μέλλον Είναι απαραίτητη η κατανόηση των λειτουργικών χαρακτηριστικών ενός σχεδίου Κόστος, αξιοπιστία, ταχύτητα, κατανάλωση ισχύος καί ενέργεια