ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ VLSI. Δρ. ΕΥΣΤΑΘΙΟΣ ΚΥΡΙΑΚΗΣ-ΜΠΙΤΖΑΡΟΣ ΑΝΑΠΛΗΡΩΤΗΣ ΚΑΘΗΓΗΤΗΣ

Transcript

1 ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ VLSI Δρ. ΕΥΣΤΑΘΙΟΣ ΚΥΡΙΑΚΗΣ-ΜΠΙΤΖΑΡΟΣ ΑΝΑΠΛΗΡΩΤΗΣ ΚΑΘΗΓΗΤΗΣ ΤΜΗΜΑ ΗΛΕΚΤΡΟΝΙΚΗΣ ΤΕΙ ΠΕΙΡΑΙΑ ΦΕΒΡΟΥΑΡΙΟΣ 2011

2

3 ΠΡΟΛΟΓΟΣ Στο φυλλάδιο αυτό περιλαμβάνονται οι ασκήσεις του Eργαστηρίου Σχεδίασης Ολοκληρωμένων Κυκλωμάτων VLSI, το οποίο διδάσκεται στο 6 ο εξάμηνο του Τμήματος Ηλεκτρονικής του ΤΕΙ Πειραιά. Σκοπός του εργαστηρίου είναι η εξοικείωση των σπουδαστών με τις τεχνικές και τα εργαλεία σχεδίασης ολοκληρωμένων κυκλωμάτων. Η ύλη του εργαστηρίου είναι προσανατολισμένη στα CMOS ψηφιακά ολοκληρωμένα κυκλώματα και εκτείνεται από τη σχεδίαση και εξομοίωση ενός τρανζίστορ (n-mos και p-mos) το οποίο είναι το βασικό στοιχείο κάθε κυκλώματος, έως το σχεδιασμό και την εξομοίωση μίας αριθμητικής λογικής μονάδας ενός ψηφίου (1-bit ALU). Σε κάθε άσκηση αναφέρονται οι παράγραφοι του βιβλίου Ψηφιακά ολοκληρωμένα κυκλώματα, Μία Σχεδιαστική Προσέγγιση, J.M. Rabaey, A. Chandrakasan, B. Nikolic, Εκδόσεις Κλειδάριθμος 2006, Μετάφραση-Επιμέλεια για την ελληνική γλώσσα Σ. Νικολαϊδης, Γ. Θεοδωρίδης, και Λ. Μπισδούνης, στις οποίες περιλαμβάνεται το θεωρητικό υπόβαθρο που είναι απαραίτητο για την επιτυχή εκτέλεσή της. Για την πραγματοποίηση των ασκήσεων του εργαστηρίου γίνεται χρήση λογισμικού, το οποίο είναι διαθέσιμο σε προσωπικούς υπολογιστές (PCs). Συγκεκριμένα για το φυσικό σχεδιασμό (layout) και την εξομοίωση των κυκλωμάτων σε επίπεδο τρανζίστορ χρησιμοποιείται το εργαλείο MICROWIND, ενώ για το λογικό σχεδιασμό και εξομοίωση το DSCH. Τα βασικά στοιχεία των παραπάνω εργαλείων διδάσκονται στα πλαίσια του εργαστηρίου. Πλήρης οδηγός χρήσης με πολλά παραδείγματα (user s manual) είναι διαθέσιμος στη δικτυακή διεύθυνση: Το υλικό του παρόντος φυλλαδίου σε μορφή pdf με έγχρωμες εικόνες, οι οποίες διευκολύνουν ιδιαίτερα στην πραγματοποίηση των ασκήσεων, βρίσκεται στη δικτυακή διεύθυνση του Εργαστηρίου Σχεδίασης Ψηφιακών Συστημάτων του Τμήματος Ηλεκτρονικής Παρατηρήσεις που στοχεύουν στη βελτίωση του περιεχομένου φυλλαδίου και τη διόρθωση σφαλμάτων είναι ευπρόσδεκτες. Ε. Κυριάκης-Μπιτζάρος

4

5 ΠΕΡΙΕΧΟΜΕΝΑ ΑΣΚΗΣΗ 1η: Εισαγωγή στο φυσικό σχεδιασμό Χαρακτηριστικές I-V transistor...3 ΑΣΚΗΣΗ 2η: Εξομοίωση n-mos και p-mos transistor...10 ΑΣΚΗΣΗ 3η: Ο αντιστροφέας (inverter) CMOS...16 ΑΣΚΗΣΗ 4η: Παραμετρική εξομοίωση αντιστροφέα CMOS με φορτίο...25 ΑΣΚΗΣΗ 5η: Βασικές στατικές λογικές πύλες CMOS...27 ΑΣΚΗΣΗ 6η: Πολύπλοκες λογικές πύλες CMOS...31 ΑΣΚΗΣΗ 7η: Πλήρης αθροιστής (full-adder) 4-ψηφίων...34 ΑΣΚΗΣΗ 8η: Ακολουθιακά κυκλώματα D-latch και D-flip-flop...37 ΑΣΚΗΣΗ 9η-10η: Αριθμητική λογική μονάδα ενός ψηφίου (1-bit ALU)...39 ΠΑΡΑΡΤΗΜΑ 1: Κανόνες Σχεδιασμού...46 ΠΑΡΑΡΤΗΜΑ 2: Αρχείο τεχνολογίας CMOS 0.12μm...50 ΠΑΡΑΡΤΗΜΑ 3: Παράμετροι SPICE μοντέλων του MOS τρανζίστορ

6 2

7 ΑΣΚΗΣΗ 1η ΕΙΣΑΓΩΓΗ ΣΤΟ ΦΥΣΙΚΟ ΣΧΕΔΙΑΣΜΟ XΑΡΑΚΤΗΡΙΣΤΙΚΕΣ I V TRANSISTOR ΘΕΩΡΙΑ 1. Εισαγωγή στο φυσικό σχεδιασμό (layout) και την κατασκευή ολοκληρωμένων κυκλωμάτων. (Παρ. 2.1, 2.2, 2.3, Ένθετο Α & Παράρτημα 1 του φυλλαδίου) 2. Αρχείο τεχνολογίας (technology file) (Παράρτημα 2, του φυλλαδίου) 3. Το MOS transistor (Παρ , έως τη σελίδα 133, Παρ ) 4. Μοντέλα transistor στο Microwind (Παράρτημα 3 του φυλλαδίου) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Α': ΦΥΣΙΚΟΣ ΣΧΕΔΙΑΣΜΟΣ Α. Το εργαλείο σχεδιασμού MICROWIND Ver. 2.5h. Το περιβάλλον εργασίας του εργαλείου σχεδιασμού Ολοκληρωμένων Κυκλωμάτων VLSI MICROWIND φαίνεται στο σχήμα 1.1 Σχήμα 1.1 Το περιβάλλον σχεδιασμού Ο.Κ. MICROWIND Στην πρώτη γραμμή υπάρχουν τα pull-down menus από όπου μπορούν να ξεκινήσουν όλες οι διαδικασίες του εργαλείου. Στη δεύτερη γραμμή υπάρχει μία σειρά από εργαλεία (toolbar) τα οποία ενεργοποιούνται με το πάτημα του αριστερού πλήκτρου του ποντικιού. Τέλος στη δεξιά πλευρά της επιφάνειας εργασίας εμφανίζεται μία παλέτα η οποία περιλαμβάνει τα επίπεδα του φυσικού σχεδιασμού για την επιλεγμένη τεχνολογία, μία σειρά από επαφές και στοιχεία (devices) που παράγονται αυτόματα καθώς και τα βασικά ηλεκτρικά στοιχεία (τάση 3

8 τροφοδοσίας, γείωση και γεννήτριες παλμών) που απαιτούνται για την εξομοίωση του κυκλώματος. Αν η παλέτα δεν εμφανίζεται στην οθόνη σας πρέπει να πατήσετε το πλήκτρο Show palette στη γραμμή εργαλείων. Στην τελευταία γραμμή του παραθύρου εμφανίζονται πληροφοριακά μυνήματα όπως η τεχνολογία που χρησιμοποιείται, η θέση του cursor και άλλα. Το εργαλείο Microwind χρησιμοποιεί για το φυσικό σχεδιασμό κανόνες λ και η κίνηση του cursor πάνω στην οθόνη γίνεται σε ακέραια πολλαπλάσια αυτού (snap to grid) ώστε να διευκολύνεται ο σχεδιασμός των σχημάτων με το ποντίκι. Β. Φυσικός σχεδιασμός (layout) nmos transistor με τη γεννήτρια στοιχείων (device generator). 1. Επιλέξτε την τεχνολογία CMOS 0.12 μm. Από το menu File --> Select foundry, ενεργοποιείται η φόρμα επιλογής αρχείου τεχνολογίας. Αναζητήστε στο directory που είναι εγκατεστημένο το Microwind το αρχείο κανόνων cmos012.rul και πατήστε το open. 2. Από το menu File --> Properties επιλέξτε το Set as default technology ώστε να ανοίγει πάντα το αρχείο με τη σωστή τεχνολογία. 3. Επιλέξτε από την παλέτα εργασίας το σύμβολο του τρανζίστορ (δεύτερη γραμμή συμβόλων, αριστερά). Στη φόρμα που εμφανίζεται συμπληρώστε τα στοιχεία όπως φαίνεται στο σχήμα 1.2. Σχήμα 1.2 H γεννήτρια transistor του Μicrowind 4. Πατήστε το Generate Device και κάνοντας κλικ με το αριστερό πλήκτρο του ποντικιού στην επιφάνειας εργασίας εμφανίζεται στο σημείο αυτό ένα τρανζίστορ με τις διαστάσεις καναλιού που έχουν επιλεγεί (W=0.24 μm και L=0.12 μm). Στo source και το drain του τρανζίστορ έχουν τοποθετηθεί επαφές και μέταλλα για να είναι δυνατή η σύνδεσή του με άλλα στοιχεία σε ένα κύκλωμα. Γ. Σχεδιασμός ενός pmos transistor με το χέρι (manually). 1. Δημιουργία της περιοχής πολυκρυσταλλικού πυριτίου (polysilicon) Επιλέξτε το επίπεδο του πολυκρυσταλλικού πυριτίου πατώντας το αντίστοιχο κουμπί πάνω στην παλέτα εργασίας. Στη συνέχεια επιλέγοντας με το mouse το εικονίδιο Draw box, από 4

9 την μπάρα εργαλείων (toolbar) σχεδιάστε μία λωρίδα πολυκρυσταλλικού πυριτίου. Το εύρος της λωρίδας πρέπει να είναι 2λ, το οποίο είναι το ελάχιστο επιτρεπτό εύρος του πολυκρυσταλλικού πυριτίου και το οποίο δίνει για το μήκος του καναλιού του transistor (channel length) L=2λ=0.12μm. Το μήκος της λωρίδας να είναι τουλάχιστον 16λ. Στην κάτω αριστερή γωνία της οθόνης βλέπετε το μέγεθος της λωρίδας που εισάγετε. 2. Δημιουργία της περιοχής διάχυσης (diffusion) 2.1 Από το εικονίδιο measure distance της μπάρας εργαλείων τοποθετήστε τους μετρητές απόστασης όπως φαίνονται στο σχήμα 1.3, ώστε να επιβεβαιώνετε τις διαστάσεις των σχημάτων που σχεδιάζετε Αλλάξτε το επίπεδο σχεδιασμού σε διάχυση τύπου p (P+ diffusion, από την παλέτα εργασίας) και σχεδιάστε μία ορθογώνια περιοχή η οποία να τέμνει το πολυκρυσταλλικό πυρίτιο. Η τομή μεταξύ αυτής της περιοχής και της λωρίδας πολυκρυσταλλικού πυριτίου δημιουργεί το κανάλι ενός PMOS στοιχείου, όπως φαίνεται στο σχήμα 1.3. Το μέγεθος της διάχυσης πρέπει να είναι 12λx16λ και πρέπει να τοποθετηθεί συμμετρικά ως προς τη λωρίδα του πολυκρυσταλικού πυριτίου. 7λ 7λ 16λ 16λ Σχήμα 1.3 Πολυκρυσταλλικό πυρίτιο και διάχυση με μετρητές απόστασης 3. Δημιουργία του πηγαδιού τύπου-n (n-well) Για να ολοκληρωθεί ο σχεδιασμός του pmos transistor, αλλάξτε το επίπεδο σχεδιασμού σε n-well από την παλέτα και σχεδιάστε μια ορθογώνια περιοχή γύρω από τη λωρίδα διάχυσης p-τύπου, που αποτελεί το πηγάδι μέσα στο οποίο αναπτύσσεται το pmos στοιχείο. Η περιοχή του n-well πρέπει να εκτείνεται τουλάχιστον 6λ γύρω από την περιοχή της διάχυσης, επομένως το μέγεθός της πρέπει να είναι τουλάχιστον 28λ x 24λ. 5

10 4. Τοποθέτηση επαφών (επαφή και μέταλλο) Από την παλέτα εργασίας επιλέξτε την επαφή p+diff/metal1 (πρώτη γραμμή, στη μέση) και τοποθετείστε στις γωνίες της διάχυσης τύπου p 4 επαφές όπως φαίνεται στο σχήμα 1.4. Σχήμα 1.4 Αρχική τοποθέτηση επαφών. 5. Διασύνδεση επαφών Ενώστε τις επαφές ανά δύο με metal1όπως φαίνεται στο σχήμα 1.5. Σχήμα 1.5 Τελική μορφή pmos transistor. 6. Έλεγχος των σχεδιαστικών λαθών Για να βεβαιωθείτε ότι δεν παραβιάζετε τους κανόνες σχεδιασμού μπορείτε σε όποια φάση της σχεδίασης θέλετε να επιλέξετε το εικονίδιο Design rule checker που βρίσκεται στην γραμμή εργαλείων του Microwind. Τότε το πρόγραμμα ελέγχει το κύκλωμα σας για τυχόν λάθη στη σχεδίαση σε σχέση με τους κανόνες σχεδιασμού που περιλαμβάνονται στο αρχείο της επιλεγμένης τεχνολογίας σχεδιασμού και σας υποδεικνύει τι λάθος έγινε και σε ποιο σημείο του κυκλώματος. Το τρανζίστορ που έχετε σχεδιάσει έχει δύο λάθη τα οποία πρέπει να διορθώσετε πριν συνεχίσετε στα επόμενα βήματα της άσκησης Δ. Τομή και 3-D απεικόνιση του transistor. 1. Επιλέξτε το αριστερό εικονίδιο Process view (πριόνι) για να δείτε μία κάθετη τομή του κυκλώματος. Η τομή αυτή ορίζεται σχεδιάζοντας μία ευθεία γραμμή πάνω στο κύκλωμα κρατώντας το αριστερό κουμπί του mouse πατημένο. Για παράδειγμα ξεκινώντας από τα 6

11 αριστερά του pmos στοιχείου στο ύψος των επαφών και πηγαίνοντας προς τα δεξιά, μπορείτε να παρατηρήσετε την εγκάρσια τομή του, όπως φαίνεται στο σχήμα 1.6. Σχήμα 1.6. Εγκάρσια τομή του pmos transistor. 2. Επιλέξτε το δεξί εικονίδιο Process View (3-D) για να δείτε μία βήμα προς βήμα τρισδιάστατη απεικόνιση της διαδικασίας κατασκευής του τρανζίστορ που σχεδιάσατε πάνω στην επιφάνεια του δισκιδίου (wafer) του πυριτίου. Από την αριστερή πλευρά της οθόνης με το ποντίκι μπορείτε να επιλέξετε τα στάδια της διαδικασίας κατασκευής που θέλετε να εμφανιστούν. Σχήμα D απεικόνιση του pmos transistor. ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Β': ΧΑΡΑΚΤΗΡΙΣΤΙΚΕΣ I V. Για την εξομοίωση των κυκλωμάτων το MICROWIND χρησιμοποιεί το SPICE. Υπάρχουν πολλά διαφορετικά μοντέλα για τα MOS transistors στο SPICE. Το παλαιότερο και απλούστερο είναι το level-1, το οποίο όμως δεν παρέχει ικανοποιητική ακρίβεια για τις σύγχρονες τεχνολογίες. Το πληρέστερο μοντέλο που διαθέτει το MICROWIND είναι το BSIM4, το οποίο έχει σημαντικά μεγαλύτερο αριθμό παραμέτρων από το level-1 γεγονός που έχει επίπτωση στην ταχύτητα της εξομοίωσης του κυκλώματος, αλλά παρέχει αξιόπιστα αποτελέσματα. 1. Ανοίξτε ένα νέο αρχείο με το MICROWIND. 2. Eπιλέξτε το εικονίδιο Simulate MOS Characteristics. Στην οθόνη θα εμφανιστούν οι χαρακτηριστικές I-V όπως φαίνονται στο σχήμα

12 Σχήμα 2.1 Χαρακτηριστικές I V MOS transistor στο Microwind Στην αριστερή πλευρά της οθόνης μπορείτε να επιλέξετε το μοντέλο του transistor που θα χρησιμοποιήσετε (level1, level3, BSIM4). Ακριβώς κάτω από τις χαρακτηριστικές τα δύο πρώτα buttons αλλάζουν την κλίμακα του κατακόρυφου άξονα, ενώ στα επόμενα πεδία μπορείτε να αλλάξετε το εύρος και το βήμα των τάσεων των χαρακτηριστικών. Από το tab MOS size στην τελευταία γραμμή της οθόνης μπορείτε να επιλέξετε διαφορετικά μεγέθη transistors ενώ στο τέλος της γραμμής επιλέγετε τον τύπο του transistor (n-mos ή p-mos). 3. Αλλάξτε την μέγιστη τιμή του Vds από 1.2 V σε 2.4 V. 4. Επιλέξτε διαδοχικά τα τρία διαθέσιμα μοντέλα του transistor και παρατηρείστε τς διαφορές στη μορφή των καμπυλών. 5. Επιλέξτε μέγεθος transistor W=0,24μm, L=0,12μm και συμπληρώστε τις 4 πρώτες στήλες του παρακάτω πίνακα για nmos transistor. nmos MODEL level3 Vgs (V) Ids (ma) Ids (ma) Vds = 1V Vds = 2V MODEL BSIM4 Ids (ma) Vds = 1V 0,2 0,4 0,6 0,8 1 1,2 8 level3 vs BSIM4 Ids (ma) ΔIds (ma) Vds = 2V Vds = 1V ΔIds (ma) Vds = 2V

13 6. Επιλέξτε μέγεθος transistor αρχικά W=10 μm, L=0.12 μm και ακολούθως W=10 μm, L=10 μm και συμπληρώστε τις 4 πρώτες στήλες του παρακάτω πίνακα για nmos transistor model BSIM4. nmos W=10 μm, L=0,12μm Vgs (V) Ids (ma) Ids (ma) Vds = 1V Vds = 2V W=10 μm, L=10 μm Ids (ma) Vds = 1V L=0,12μm vs L=10μm Ids (ma) ΔIds (ma) Vds = 2V Vds = 1V ΔIds (ma) Vds = 2V 0,2 0,4 0,6 0,8 1 1,2 7. Με τον ίδιο τρόπο να παράγετε τις χαρακτηριστικές για τρία διαφορετικά pmos transistors (W=0.24μm, L=0.12μm, W=10 μm, L=0.12μm, W=10 μm, L=10 μm) και να συμπληρώσετε τον παρακάτω πίνακα για το μοντέλο BSIM4. pmos W=0.24μm,L=0.12μm W=10 μm, L=0.12μm Vgs (V) Ids (ma) Ids (ma) Vds = 1V Vds = 2V Ids (ma) Vds = 1V W=10 μm, L=10 μm Ids (ma) ΔIds (ma) Vds = 2V Vds = 1V ΔIds (ma) Vds = 2V 0,2 0,4 0,6 0,8 1,0 1,2 ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ 1. Σχεδιάστε το layout των nmos και pmos transistors που χρησιμοποιήσατε στο δεύτερο μέρος της άσκησης. 2. Συμπληρώστε τις δύο τελευταίες στήλες των πινάκων των βημάτων 5 και 6 υπολογίζοντας τη διαφορά των ρευμάτων των transistors μεταξύ των δύο μοντέλων και των transistors με διαφορετικές διαστάσεις αντίστοιχα για τον κάθε πίνακα. 3. Καταγράψτε σε κατάλληλα διαμορφωμένο πίνακα το λόγο του ρεύματος Ids του nmos ως προς το ρεύμα του αντίστοιχου pmos transistor για όλες τις περιπτώσεις που μετρήσατε στο εργαστήριο με Vds = 1V. 4. Σχεδιάστε τη γραφική παράσταση του παραπάνω λόγου των ρευμάτων ως προς την τάση Vgs 9

14 ΑΣΚΗΣΗ 2η N-MOS ΚΑΙ P-MOS TRANSISTOR ΩΣ ΔΙΑΚΟΠΤΗΣ ΘΕΩΡΙΑ 1. Εργαλεία εξομοίωσης, SPICE, αρχεία περιγραφής κυκλωμάτων (netlist) (Παρ. 3.4, σελ ) 2. To transistor ως διακόπτης, πύλη διέλευσης. (Παρ σελ , Παρ σελ (εικ. 6.3), Παρ σελ ) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Α. Μεταβατική απόκριση του transistor ως διακόπτη. Για να εξομοιωθεί η χρονική απόκριση ενός κυκλώματος γίνεται χρήση του ενσωματωμένου εξομοιωτή (built-in simulator), ο οποίος όπως ειπώθηκε στην προηγούμενη άσκηση είναι βασισμένος στο SPICE. Επιλέγοντας το menu simulate από τη γραμμή των pull-down menus του MICROWIND μπορείτε να καθορίσετε τις παραμέτρους της εξομοίωσης. ΠΡΟΣΟΧΗ: Για να παίρνετε αξιόπιστα αποτελέσματα πρέπει να επιλέγετε πάντα εξομοίωση με χρήση του μοντέλου BSIM4 για τα τρανζίστορ. Από το menu Simulate --> Simulation parameters --> MOS Model απιλέξτε Advanced BSIM4. Για να εξομοιώσετε το κύκλωμά σας επιλέξτε το Run Simulation από τη μπάρα εργαλείων του Microwind. Για να γίνει εξομοίωση στο πεδίο του χρόνου και να εμφανιστούν οι σχετικές κυματομορφές πρέπει να δώσετε ονόματα στους κόμβους του κυκλώματος και να ορίσετε τις τροφοδοσίες (Vdd και Vss). Τα εργαλεία για την εκτέλεση των διαδικασιών αυτών βρίσκονται στην τρίτη γραμμή εργαλείων της παλέτας εργασίας. Αρχικά επιλέγετε την ιδιότητα που θέλετε να δώσετε σε έναν κόμβο και ακολούθως πρέπει να επιλέξετε με το αριστερό πλήκτρο του mouse τον κόμβο στον οποίο θέλετε να βάλετε τη συγκεκριμένη ιδιότητα. ΠΡΟΣΟΧΗ για να αποφεύγονται λάθη στην εξομοίωση όταν ορίζετε έναν κόμβο καλό είναι επιλέγετε ένα σημείο στο οποίο δεν υπάρχουν πολλαπλά επίπεδα του φυσικού σχεδιασμού. - Για την τάση τροφοδοσίας επιλέγετε το Vdd supply - Για τη γείωση επιλέγετε το Ground - Για να δώσετε όνομα σε έναν κόμβο ο οποίος θέλετε να εμφανίζεται στα αποτελέσματα της εξομοίωσης το Visible node - Για να δώσετε παλμούς εισόδου σε έναν κόμβο επιλέγετε, το Add a clock από την παλέτα και εμφανίζεται το παράθυρο του σχήματος 2.1 που σας παρέχει τη δυνατότητα να ορίσετε το όνομα του κόμβου και να επιλέξετε τους χρόνους ανόδου και καθόδου και το εύρος των παλμών. Το αν η κυματομορφή αυτή θα εμφανίζεται στην εξομοίωση καθορίζεται από το Visible in Simulation κάτω δεξιά. Με τα κουμπιά Slower και Faster διπλασιάζετε ή υποδιπλασιάζετε την περίοδο του σήματος χρονισμού ενώ το ~ Last Clock αντιστρέφει το σήμα χρονισμού διατηρώντας σταθερή την περίοδο. ΠΡΟΣΟΧΗ το Add a pulse χρησιμοποιείται όταν πρέπει να τοποθετηθεί ένας μόνο παλμός ενώ το Add a Clock για περιοδική παλμοσειρά. 10

15 Σχήμα 2.1 Το παράθυρο ορισμού σήματος χρονισμού (Add a Clock) 1. Σχεδιάστε ένα n-mos transistor με διαστάσεις W=0.24μm και L=0.12μm χρήση της γεννήτριας στοιχείων. 2. Δώστε τους παρακάτω παλμούς στους ακροδέκτες του transistor Στο drain το όνομα inp και ένα παλμό με διάρκεια low και high 475 psec και χρόνο ανόδου και καθόδου 25psec. Η περίοδος του παλμού είναι ( ) psec = 1 nsec. 2.2 Στο gate το όνομα enable και παλμό με διάρκεια low και high nsec και χρόνο ανόδου και καθόδου 25psec (περίοδος 8 nsec), 2.3. Στο source το όνομα out και visible in simulation. Στο σχήμα 2.2 φαίνεται το κύκλωμα με τα ονόματα των σημάτων. Με bold εμφανίζονται οι κόμβοι οι οποίοι οδηγούνται από παλμούς και με Italics οι κόμβοι οι οποίοι εμφανίζονται στις κυματομορφές στο παράθυρο της εξομοίωσης. 3. Επιβεβαιώστε ότι χρησιμοποιείτε το μοντέλο BSIM4 και εκτελέστε την εξομοίωση από το Run Simulation της γραμμής εργαλείων. Στην οθόνη σας θα εμφανιστεί το παράθυρο των αποτελεσμάτων της εξομοίωσης όπως φαίνεται στο σχήμα 2.3. Στη δεξιά πλευρά του παραθύρου υπάρχουν επιλογές για τη διαχείριση των αποτελεσμάτων. Πάνω δίνεται η δυνατότητα επιλογής των κόμβων μεταξύ των οποίων υπολογίζεται το delay που σημειώνεται πάνω στις κυματομορφές, Ακολούθως μπορεί να καθοριστεί το χρονικό παράθυρο για το οποίο δίνονται τα αποτελέσματα στην οθόνη και το βήμα που χρησιμοποιεί ο εξομοιωτής. Για να ενεργοποιηθεί οποιαδήποτε αλλαγή κάνετε πρέπει να πατήσετε το πλήκτρο RESET ή More. Επίσης δίνεται η δυνατότητα να σταματήσετε μία εξομοίωση η οποία απαιτεί μεγάλο χρόνο αν για παράδειγμα βάλετε πολύ μικρό βήμα στον εξομοιωτή. 11

16 Σχήμα 2.3 Απόκριση nmos transistor σε τετραγωνικούς παλμούς χωρίς φορτίο εξόδου. 4. Γιατί η έξοδος δεν παίρνει μέγιστη τιμή την τιμή της τάσης τροφοδοσίας (1,2V); 5. Τοποθετήστε έναν πυκνωτή 50 ff στην έξοδο χρησιμοποιώντας την επιλογή Add virtual capacitance από την παλέτα. Ο πυκνωτής έχει πάντα τον έναν ακροδέκτη του συνδεδεμένο στη γείωση (Ground). 6. Εκτελέστε την εξομοίωση του κυκλώματος χωρίς να αλλάξετε τους παλμούς εισόδου. Τα αποτελέσματα φαίνονται στο σχήμα Συμπληρώστε τον παρακάτω πίνακα για διαφορετικές τιμές του φορτίου εξόδου. nmos W=0.24 μm και L=0.12 μm Φορτίο Καθυστέρηση Καθυστέρηση Vout max Vout min εξόδου ανόδου καθόδου (V) (V) (ff) (psec) (psec) 0,0 20,0 40,0 60,0 80,0 100,0 12

17 Σχήμα 2.4. Απόκριση nmos transistor σε τετραγωνικούς παλμούς με φορτίο εξόδου 50fF. 8. Για να γίνουν και πάλι τετραγωνικοί οι παλμοί στην έξοδο πρέπει να αυξήσετε το W του transistor περίπου πέντε φορές σε σχέση με το αρχικό (W=0,24 x 6 = 1,44 μm ή 24λ). Σχεδιάστε ένα transistor με τις νέες διαστάσεις τροποποιώντας το κύκλωμά σας με χρήση της εντολής move/strech, όπως φαίνεται στο επόμενο σχήμα. Παρατηρείστε ότι για να μειωθεί η αντίσταση των επαφών στο source και το drain χρησιμοποιήθηκαν πολλές επαφές ndiff/metal1. Σχήμα 2.5. NMOS transistor με W=24λ. 8. Ελέγξτε την ορθότητα του layout με τον Design Rule Checker και διορθώστε τα σφάλματα, αν υπάρχουν. 13

18 9. Εξομοιώστε το κύκλωμα βάζοντας φορτίο εξόδου 50 ff ώστε να προκύψουν τα αποτελέσματα του σχήματος 2.6. Σχήμα 2.6. Απόκριση nmos transistor με W=24λ και φορτίο εξόδου 50fF. 10. Συμπληρώστε τον παρακάτω πίνακα για διαφορετικές τιμές του φορτίου εξόδου. nmos W=1.44 μm και L=0.12 μm Φορτίο Καθυστέρηση Καθυστέρηση Vout max Vout min εξόδου ανόδου καθόδου (V) (V) (ff) (psec) (psec) 0,0 20,0 40,0 60,0 80,0 100,0 11. Επαναλάβατε τα παραπάνω βήματα 1 10 για ένα p-mos τρανζίστορ με αρχικές διαστάσεις W=0.72 μm και L=0.12 μm και συμπληρώστε τους παρακάτω πίνακες. ΠΡΟΣΟΧΗ: Για να γίνει σωστή εξομοίωση το πηγάδι τύπου n πρέπει να πολωθεί στην τάση τροφοδοσίας Vdd 14

19 Φορτίο εξόδου (ff) pmos W=0.72 μm και L=0.12 μm Καθυστέρηση Καθυστέρηση Vout max Vout min ανόδου καθόδου (V) (V) (psec) (psec) 0,0 20,0 40,0 60,0 80,0 100,0 Φορτίο εξόδου (ff) pmos W=4.32 μm και L=0.12 μm Καθυστέρηση Καθυστέρηση Vout max Vout min ανόδου καθόδου (V) (V) (psec) (psec) 0,0 20,0 40,0 60,0 80,0 100,0 12. Τι παρατηρείτε στον παλμό εξόδου; Συγκρίνετέ τον με αυτόν του n-mos τρανζίστορ. ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ 1. Σχεδιάστε και εξομοιώστε κύκλωμα το οποίο λειτουργεί ως διακόπτης και εμφανίζει στην έξοδό του τους παλμούς εισόδου χωρίς αλλοίωση του πλάτους και για τις δύο λογικές στάθμες Το κύκλωμα αυτό ονομάζεται πύλη διέλευσης (transmission gate). Αρχικά χρησιμοποιήστε μοναδιαίο nmos και pmos με τριπλάσιο πλάτος καναλιού. 2. Συμπληρώστε πίνακα ίδιο με αυτόν του εργαστηριακού μέρους της άσκησης για διαφορετικά φορτία εξόδου από 0 έως 100 ff. 3. Τροποποιήστε το κύκλωμά σας ώστε με φορτίο εξόδου 80 ff να παρουσιάζει καθυστέρηση μικρότερη από ή ίση με 15 psec και η διαφορά της καθυστέρησης μεταξύ ανοδικής και καθοδικής παρυφής να είναι το πολύ 10%. 4. Συμπληρώστε πίνακα ίδιο με αυτόν του εργαστηριακού μέρους της άσκησης για διαφορετικά φορτία εξόδου από 0 έως 100 ff. 15

20 ΑΣΚΗΣΗ 3η Ο ΑΝΤΙΣΤΡΟΦΕΑΣ CMOS ΘΕΩΡΙΑ Οι ασκήσεις 3 και 4 αφορούν τον αντιστροφέα CMOS, ο οποίος είναι η απλούστερη αλ α ταυτόχρονα και σημαντικότερη πύλη για την κατανόηση της λειτουργίας των Ολοκληρωμένων Κκλωμάτων (Ο.Κ) CMOS. Το θεωρητικό υπόβαθρο και για τις δύο ασκήσεις περιλαμβάνεται στις Παρ. 5.1, 5.2, 5.3, και 5.4. Το κυκλωματικό διάγραμμα ενός CMOS αντιστροφέα φαίνεται στο σχήμα 3.1. Όταν το σήμα εισόδου είναι το λογικό 0 το nmos τρανζίστορ βρίσκεται στην αποκοπή, ενώ το pmos τρανζίστορ περνάει την τάση τροφοδοσίας (VDD) στην έξοδο του αντιστροφέα. Όταν αντίθετα το σήμα εισόδου είναι το λογικό 1 το pmos τρανζίστορ βρίσκεται στην αποκοπή ενώ το nmos τρανζίστορ άγει και οδηγεί την έξοδο στη γείωση (VSS). Σχήμα 3.1. Κύκλωματικό διάγραμμα του αντιστροφέα CMOS ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ 1. Σχεδιασμός της περιοχής πολυκρυσταλλικού πυριτίου (polysilicon) Σχεδιάστε μία λωρίδα πολυκρυσταλλικού πυριτίου. Το εύρος της λωρίδας αυτής πρέπει να είναι 2λ, που είναι το ελάχιστο επιτρεπτό εύρος του πολυκρυσταλλικού πυριτίου και το μήκος της 42λ. Για να βεβαιωθείτε ότι δεν παραβιάζετε τους κανόνες σχεδιασμού μπορείτε σε όποια φάση της σχεδίασης θέλετε να τρέξετε τον ελεγκτή των κανόνων σχεδιασμού (design rule checker) του εργαλείου. 2. Σχεδιασμός των λωρίδων διάχυσης (diffusion) Το επόμενο βήμα είναι η τοποθέτηση της διάχυσης. Αλλάξτε το επίπεδο σχεδιασμού σε διάχυση τύπου n (N+ diffusion, για την παλέτα του Microwind) και σχεδιάστε μία ορθογώνια περιοχή στο κάτω μέρος του σχεδίου. Η τομή μεταξύ αυτής της περιοχής και της λωρίδας πολυκρυσταλλικού πυριτίου δημιουργεί το κανάλι ενός NMOS στοιχείου. Το πλάτος της λωρίδας πρέπει να είναι το ελάχιστο επιτρεπτό (4λ). Το μήκος της να είναι 12λ και να τοποθετηθεί συμμετρικά ως προς το πολυκρυσταλλικό πυρίτιο. Η επέκταση του πολυκρυσταλλικού πυριτίου να είναι τουλάχιστον 3λ. Στη συνέχεια αλλάξτε το επίπεδο του σχεδιασμού σε διάχυση τύπου p (P+ diffusion, για την παλέτα του Microwind) και σχεδιάστε μια ορθογώνια περιοχή η οποία τέμνει τη λωρίδα του πολυκρυσταλλικού πυριτίου στο πάνω μέρος της. Αυτό έχει ως αποτέλεσμα τη δημιουργία του καναλιού του PMOS στοιχείου, όπως φαίνεται στο παρακάτω σχήμα. Το πλάτος του PMOS τρανζίστορ να είναι τριπλάσιο από αυτό του NMOS, δηλαδή η διάχυση τύπου p πρέπει να είναι 12λx12λ. Η απόσταση μεταξύ των διαχύσεων τύπου n και p να είναι 20λ 16

21 12λ 12λ 42λ 20λ 4λ Σχήμα 3.2. Διάγραμμα τοποθέτησης των transistors του αντιστροφέα. 3. Σχεδιασμός του πηγαδιού τύπου-n (n-well) Για να ολοκληρωθεί ο σχεδιασμός του PMOS στοιχείου, αλλάξτε από την παλέτα εργασίας το επίπεδο σχεδιασμού σε n-well και σχεδιάστε μια ορθογώνια περιοχή (24λ x 32λ) γύρω από τη λωρίδα διάχυσης p-τύπου, που αποτελεί το πηγάδι μέσα στο οποίο κατασκευάζεται το PMOS στοιχείο, όπως φαίνεται στο επόμενο σχήμα 24λ 32λ 6λ 6λ Σχήμα 3.3. Οι διαστάσεις του N-well. 4. Σχεδιασμός λωρίδων μετάλλου για τροφοδοσία και γείωση Επιλέξτε ως επίπεδο σχεδιασμού το μέταλλο 1 και σχεδιάστε δύο λωρίδες από τις οποίες η μία αντιστοιχεί στην τροφοδοσία και η άλλη στη γείωση του αντιστροφέα με πλάτος 8λ. Η απόσταση από το πολυκρυσταλλικό πυρίτιο πρέπει να είναι 3λ. 17

22 35λ 6λ 6λ Σχήμα 3.4. Τοποθέτηση μεταλλικών λωρίδων τροφοδοσίας και γείωσης 5. Τοποθέτηση επαφών και διασυνδέσεις Επιλέξτε τις κατάλληλες επαφές (diffn/metal και diffp/metal) για να δημιουργήσετε τη σύνδεση του κόμβου εξόδου, καθώς και τις συνδέσεις της τροφοδοσίας και της γείωσης, όπως φαίνεται στο επόμενο σχήμα. Μπορείτε να επιλέξετε το είδος της επαφής που θέλετε από την παλέτα. Επίσης αν χρησιμοποιήσετε το κουμπί Complex contacts της παλέτας μπορείτε να βρείτε εντολές δημιουργίας και άλλων ειδών επαφών εκτός από αυτές που βρίσκονται έτοιμες στην πρώτη γραμμή της παλέτας. Η είσοδος του αντιστροφέα έχει τοποθετηθεί σε δεύτερο επίπεδο μετάλλου (metal2) επομένως για να γίνει η σύνδεση πρέπει να τοποθετηθούν δύο επαφές poly/metal1 και metal1/metal2. Σχήμα 3.4. Διασύνδεση τροφοδοσίας, γείωσης, εισόδου και εξόδου. 6. Επαφές πόλωσης πηγαδιού και υποστρώματος Στα CMOS κυκλώματα το πηγάδι τύπου n πρέπει να πολωθεί στην τάση τροφοδοσίας και το υπόστρωμα πρέπει να γειωθεί. Συνδέστε το πηγάδι τύπου n στην τροφοδοσία χρησιμοποιώντας 18

23 την επαφή diffn/metal από τις επαφές που βρίσκονται πάνω στην παλέτα, και το υπόστρωμα στην γείωση χρησιμοποιώντας την επαφή diffp/metal, όπως φαίνεται στο σχήμα 3.5. Σχήμα 3.5. Ο φυσικός σχεδιασμός (layout) του αντιστροφέα. 7. Έλεγχος Σχεδιαστικών λαθών Ενεργοποιήστε τον Design Rule Checker από το σχετικό εικονίδιο και διορθώστε τα σφάλματα του φυσικού σχεδιασμού του αντιστροφέα. 8. Παρατήρηση της εγκάρσιας τομής του κυκλώματος Επιλέγοντας το κατάλληλο εικονίδιο μπορείτε να δείτε εγκάρσια τομή ή 3-D απεικόνιση του αντιστροφέα που έχετε σχεδιάσει. Για παράδειγμα η τομή του PMOS στοιχείου φαίνεται στο παρακάτω σχήμα: 8. Προετοιμασία για εξομοίωση του CMOS Αντιστροφέα Καθορισμός εισόδου, εξόδου και τροφοδοσίας του αντιστροφέα Δώστε στον κόμβο εισόδου του αντιστροφέα το όνομα inp και στην έξοδο το όνομα out και κάντε τα σήματα ορατά στην εξομοίωση. Επίσης να θέσετε την περιοχή της διάχυσης τύπου p στην τάση τροφοδοσίας (VDD = 1.2 Volts) και την περιοχή διάχυσης n-τύπου στην γη (Vss=0 Volts) χρησιμοποιώντας τα αντίστοιχα εικονίδια. 19

24 Σχήμα 3.6. Ο αντιστροφέας με σήματα εισόδου-εξόδου, και τροφοδοσία. Καθορισμός της διέγερσης του κυκλώματος Εφαρμόσετε συνεχόμενους παλμούς στην είσοδο (INP) του αντιστροφέα χρησιμοποιώντας το αντίστοιχο εικονίδιο (Add a clock) από την παλέτας εργασίας. Στο παράθυρο που εμφανίζεται να ορίσετε έναν παλμό με διάρκεια low και high 450 psec και χρόνο ανόδου και καθόδου 50psec. Η περίοδος του παλμού είναι ( ) psec = 1 nsec. 9. Εκτέλεση της εξομοίωσης Βεβαιωθείτε ότι έχετε επιλέξει το μοντέλο BSIM4 για τα transistors (Simulation --> Simulation parameters) και ακολούθως εκτελέστε την εξομοίωση του layout του αντιστροφέα. Οι κυματομορφές της εισόδου και της εξόδου που προκύπτουν από την εξομοίωση φαίνονται στο σχήμα

25 Σχήμα 3.7. Οι κυματομορφές εισόδου-εξόδου του αντιστροφέα. 10. Μέτρηση των ρευμάτων που διαρρέουν τον αντιστροφέα. Στο παράθυρο της εξομοίωσης επιλέξτε την κάρτα Voltages and Currents για να παρατηρήσετε τα ρεύματα που διαρρέουν το κύκλωμα. Στο πάνω τμήμα της οθόνης εμφανίζονται τα ρεύματα του pmos και του nmos transistor ενώ στο κάτω εμαφανίζονται οι κυματομορφές της τάσης της εισόδου και της εξόδου, όπως φαίνεται στο σχήμα 3.8. Παρατηρείστε ότι το κύκλωμα διαρέεται από ρεύμα μόνο στη διάρκεια της μετάβασης της εξόδου ενώ στη σταθερή κατάσταση το ρεύμα είναι μηδενικό. Σχήμα 3.8. Τάσεις και ρεύματα του αντιστροφέα 11. Παραγωγή της χαρακτηριστικής μεταφοράς Επιλέξτε στη συνέχεια την κάρτα Voltage vs.voltage στο παράθυρο της εξομοίωσης, για να παρατηρήσετε τη χαρακτηριστική μεταφοράς του αντιστροφέα, που φαίνεται στο σχήμα 3.9. Το λογικό κατώφλι (logic threshold) του αντιστροφέα είναι η τάση εισόδου όπου V out = Vdd/2, το οποίο στη περίπτωσή μας είναι V (πολύ κοντά στο ιδανικό 0.6 V). 21

26 Σχήμα 3.9. Η χαρακτηριστική μεταφοράς (Vout vs Vin) του αντιστροφέα. 22

27 ΑΣΚΗΣΗ 4η ΠΑΡΑΜΕΤΡΙΚΗ ΕΞΟΜΟΙΩΣΗ ΑΝΤΙΣΤΡΟΦΕΑ CMOS ΜΕ ΦΟΡΤΙΟ ΘΕΩΡΙΑ Ο αντιστροφέας CMOS. (Παρ. 5.1, 5.2, 5.3, 5.4) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ 1. Εξομοίωση CMOS αντιστροφέα με φορτίο Α. Εξομοιώστε τον αντιστροφέα της προηγούμενης άσκησης με φορτίο 0.02 pf για σήμα εισόδου με tlow=thigh=1.9nsec και tr=tf=0.05nsec. Χρησιμοποιήστε το μοντέλο BSIM4. Καταγράψτε την καθυστέρηση ανόδου και καθόδου της εξόδου. Tdrise =., Tdfall = Προσδιορίστε το μέγιστο ρεύμα βραχυκυκλώματος (short-circuit current) στις παρυφές ανόδου και καθόδου. Iscr = Iscf = και το ρεύμα του φορτίου Ir = If = Από τις επιλογές του εξομοιωτή χρησιμοποιήστε τη λογαριθμική κλίμακα για το ρεύμα η οποία προσφέρει μεγαλύτερη ακρίβεια. Β. Τροποποιήστε το φυσικό σχεδιασμό (layout) ώστε να παρουσιάζει καθυστέρηση ανόδου και καθόδου 25 psec ± 10%. Το πλάτος καναλιού του nmos πρέπει να γίνει περίπου 16λ και του pmos περίπου 32λ. Tdrise =., Tdfall = Γ. Προσδιορίστε το μέγιστο ρεύμα βραχυκυκλώματος στις παρυφές ανόδου και καθόδου. Iscr = Iscf = και το ρεύμα του φορτίου Ir = If = Δ. Μελετήστε τη μεταβολή των παραπάνω παραμέτρων (καθυστέρηση ανόδου και καθόδου και μέγιστο ρεύμα βραχυκυκλώματος και μέγιστο ρεύμα φορτίου) ως συνάρτηση του χρόνου ανόδου και καθόδου της εισόδου. Συμπληρώστε τον επόμενο πίνακα με τις αντίστοιχες τιμές για χρόνο ανόδου-καθόδου στην είσοδο 0.05nsec, 0.1nsec, 0.3nsec, 0.8nsec. C=0.02pF Inp rise/fall Tdrise Tdfall Iscr Ir 0,05 nsec 0,1 nsec 0,3 nsec 0,8 nsec Ε. Συμπληρώστε τους επόμενους πίνακες για φορτίο εξόδου 0.03, 0.05, 0.08 και 0.1 pf. Inp rise/fall 0,05 nsec 0,1 nsec 0,3 nsec 0,8 nsec Tdrise C=0.03pF Tdfall 23 Iscr Ir

28 Inp rise/fall 0,05 nsec 0,1 nsec 0,3 nsec 0,8 nsec Inp rise/fall 0,05 nsec 0,1 nsec 0,3 nsec 0,8 nsec Inp rise/fall 0,05 nsec 0,1 nsec 0,3 nsec 0,8 nsec Tdrise C=0.05pF Tdfall Iscr Ir Tdrise C=0.08pF Tdfall Iscr Ir Tdrise C=0.1pF Tdfall Iscr Ir Z. Τοποθετείστε τις μετρήσεις για την ανοδική παρυφή της εξόδου του αντιστροφέα στα παρακάτω διαγράμματα. Διάγραμμα καθυστέρησης ανόδου του αντιστροφέα ως προς το φορτίο εξόδου 24

29 Διάγραμμα ρεύματος βραχυκυκλώματος και φορτίου του αντιστροφέα ως προς το φορτίο εξόδου 2. Παραμετρική Ανάλυση του αντιστροφέα Οι καμπύλες που προέκυψαν από τις μετρήσεις που πραγματοποιήσατε στο πρώτο μέρος της άσκησης μπορεί να παραχθούν από τον εξομοιωτή με τη διαδικασία της παραμετρικής ανάλυσης. Πριν εκτελέσετε την διαδικασία της παραμετρικής ανάλυσης του κυκλώματος, να επιλέξετε το μοντέλο BSIM4 (Simulation --> Simulation parameters) και να κάνετε netlist extraction του κυκλώματος (επιλογή Extract στο ίδιο menu). Επίσης, πρέπει να τρέξετε μία εξομοίωση του κυκλώματος. Επιλέξτε την εντολή Parametric Analysis από το μενού Analysis και πατήστε με το ποντίκι τον κόμβο της εξόδου του αντιστροφέα. Εμφανίζεται το παράθυρο που φαίνεται στο σχήμα

30 Σχήμα 4.1. Επιλογές παραμετρικής ανάλυσης στο Microwind. Στο παράθυρο αυτό μπορείτε να επιλέξετε από το παράθυρο Measurement το μέγεθος για το οποίο θα γίνει η παραμετρική ανάλυση ως προς μία από τις τρεις παραμέτρους χωρητικότητα εξόδου, τάση τροφοδοσίας και θερμοκρασία. Το εύρος μεταβολής των παραμέτρων καθορίζεται από την αντίστοιχη φόρμα range. Τέλος πατώντας το κουμπί Start Analysis ξεκινά μία επαναληπτική διαδικασία, η οποία πραγματοποιεί εξομοιώσεις και εμφανίζει στo διπλανό παράθυρο τα αποτελέσματα. Προσοχή στη ρύθμιση των παραμέτρων των παλμών εισόδου γιατί η απόκριση του κυκλώματος μπορεί να είναι πολύ αργή για κάποιες ακραίες τιμές της παραμέτρου ως προς την οποία γίνεται η ανάλυση, π.χ. μεγάλη χωρητικότητα εξόδου και να παίρνετε λάθος αποτελέσματα. Χρησιμοποιήστε τον παλμό εισόδου με περίοδο τουλάχιστον ίση με αυτή που δίνεται στο βήμα 1Α. Α. Πραγματοποιήστε παραμετρική ανάλυση της καθυστέρησης ανόδου και καθόδου του αντιστροφέα για χωρητικότητα εξόδου 0 έως 0.3pF με βήμα 20 ff. Συγκρίνετε τα αποτελέσματα με αυτά από το πρώτο μέρος της άσκησης. Β. Πραγματοποιήστε παραμετρική ανάλυση της κατανάλωσης ισχύος του αντιστροφέα για χωρητικότητα εξόδου 0 έως 500 ff με βήμα 50 ff. Είναι αποδεκτό το ρολόι που ορίσατε στο πρώτο βήμα του πρώτου μέρους; Γ. Κάντε παραμετρική ανάλυση της κατανάλωσης ισχύος ως προς την τάση τροφοδοσίας από 0.8V έως 1.5V με βήμα 0.1V. ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ Α. Σχεδιάστε και εξομοιώστε τη βέλτιστη ως προς την καθυστέρηση αλυσίδα τριών αντιστροφέων με φορτίο εξόδου 2pF, ξεκινώντας με μοναδιαίο αντιστροφέα (ελάχιστο επιτρεπτό NMOS τρανζίστορ και PMOS τέτοιο ώστε να παρουσιάζει την ίδια καθυστέρηση ανόδου και καθόδου με φορτίο εξόδου ίσο με το φορτίο εισόδου). Τυπώστε όλες τις ενδιάμεσες κυματομορφές και τις αντίστοιχες καθυστερήσεις. Β. Υπολογίστε θεωρητικά πόσα στάδια έχει η βέλτιστη αλυσίδα για την οδήγηση του φορτίου αυτού. Ποια είναι η σχέση της καθυστέρησης της βέλτιστης αλυσίδας με αυτήν που σχεδιάσατε στο πρώτο βήμα; 26

31 ΑΣΚΗΣΗ 5η ΒΑΣΙΚΕΣ ΣΤΑΤΙΚΕΣ ΛΟΓΙΚΕΣ ΠΥΛΕΣ CMOS ΘΕΩΡΙΑ Οι βασικές λογικές πύλες CMOS (Παρ 6.1, 6.2, έως σελ. 298, όχι το παράδειγμα 6.2) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ A. Σχεδιασμός NAND πύλης δύο εισόδων Η στατική CMOS πύλη NAND δύο εισόδων αποτελείται από δύο NMOS τρανζίστορ σε σειρά, τα οποία συνδέονται με δύο PMOS τρανζίστορ που είναι συνδεδεμένα μεταξύ τους παράλληλα. Το σχηματικό διάγραμμα μιας στατικής NAND πύλης φαίνεται παρακάτω, μαζί με τον πίνακα αληθείας της. Σχήμα 4.1. Πύλη NAND δύο εισόδων. Ακολουθώντας τα ίδια βήματα με αυτά της σχεδίασης του αντιστροφέα στην προηγούμενη άσκηση, σχεδιάστε μία πύλη NAND δύο εισόδων σε τεχνολογία CMOS 0.12μm, με ελάχιστα NMOS τρανζίστορ και λόγο WPMOS/WNMOS=3. Ο φυσικός σχεδιασμός (layout) της πύλης φαίνεται στο σχήμα 4.2. Οι βασικές διαστάσεις είναι : μήκος πολυκρυσταλλικού πυριτίου 42λ, πλάτος 2λ, απόσταση μεταξύ των γραμμών 6λ. Μήκος καναλιού nmos τρανζίστορ 4λ και pmos 12λ, μέγεθος διάχυσης n τύπου 4λ x 20λ και p τύπου 12λ x 20λ. Απόσταση μεταξύ των περιοχών διάχυσης 20λ. Πλάτος γραμμών μετάλλου τροφοδοσίας 8λ. N-well 32λ x 32λ. Οι υπόλοιπες διαστάσεις προκύπτουν εύκολα από την ικανοποίηση των κανόνων σχεδιασμού. Καλό είναι να κάνετε συχνά DRC ώστε να διορθώνετε σταδιακά τα λάθη και όχι όλα μαζί στο τέλος. 27

32 OUT INP1 INP2 Σχήμα 4.2. Φυσικός σχεδιασμός (layout) πύλης NAND 2 εισόδων. B. Εξομοίωση της πύλης 1. Εφαρμόστε κατάλληλους παλμούς στις εισόδους της πύλης ώστε να επαληθεύσετε ολόκληρο τον πίνακα αλήθειας χωρίς φορτίο στην έξοδο. Οι χρονισμοί των εισόδων προκύπτουν από τις κυματομορφές του σχήματος 4.3 (Ο χρόνος ανόδου και καθόδου των εισόδων είναι tr=tf=0.025nsec). Σχήμα 4.3 Η απόκριση της πύλης NAND 2 εισόδων. 28

33 2. Στα διαγράμματα διακρίνονται οι καθυστερήσεις ανόδου και καθόδου ως προς την είσοδο inp1. Συμπληρώστε τον παρακάτω πίνακα με τις αρχικές καθυστερήσεις για όλους τους συνδυασμούς αλλαγών των εισόδων που οδηγούν σε αλλαγή στην έξοδο, όπως στο παράδειγμα. Για να εμφανιστεί η καθυστέρηση ως προς την είσοδο inp2, πρέπει να αλλάξετε στο παράθυρο της εξομοίωσης πάνω δεξιά τον ορισμό της καθυστέρησης από τον κόμβο inp1 στον κόμβο inp2. Για να προκύψουν στην εξομοίωση όλοι οι ζητούμενοι συνδυασμοί των εισόδων πρέπει να αλλάξετε τις κυματομορφές τους. Αρχικές τιμές inp1-inp2 Τελικές τιμές inp1-inp2 Μετάβαση εξόδου Καθυστέρηση Αρχική Τελική 3. Αλλάξτε το πλάτος των NMOS transistors ώστε η διαφορά στο χρόνο ανόδου και καθόδου της εξόδου στη χειρότερη περίπτωση να γίνει μικρότερη από 10%. Συμπληρώστε τον παραπάνω πίνακα με τις τελικές καθυστερήσεις για όλους τους συνδυασμούς των εισόδων. 4. Επαναλάβετε τα βήματα 2 και 3 με φορτίο εξόδου 30 ff και αλλάξτε το μέγεθος των transistors ώστε η πύλη να παρουσιάζει στη χειρότερη περίπτωση περίπου ίδια καθυστέρηση ανόδου και καθόδου ίση με 40ps±3%. (Το πλάτος των nmos πρέπει να γίνει περίπου 20λ και των pmos περίπου 25λ.) Αρχικές τιμές inp1-inp2 Τελικές τιμές inp1-inp2 Μετάβαση εξόδου Καθυστέρηση Αρχική 29 Τελική

34 ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ 1. Υλοποιήστε μία πύλη XOR όπως φαίνεται στο παρακάτω σχήμα και επαληθεύστε τον πίνακα αληθείας της χωρίς φορτίο. ΠΡΟΣΟΧΗ: Επειδή δεν υπάρχει γείωση στο κύκλωμα για να γίνει σωστή εξομοίωση τα σήματα εισόδου της πύλης πρέπει να οδηγούνται με αντιστροφέα. B B M2 A A F M1 B M3/M4 B 2. Προσδιορίστε τις καθυστερήσεις εισόδου-εξόδου για όλους τους συνδυασμούς των εισόδων συμπληρώνοντας πίνακα αντίστοιχο με αυτόν του βήματος 2 της άσκησης που εκτελέσατε στο εργαστήριο με φορτίο εξόδου 30 ff. 3. Αλλάξτε τα μεγέθη των transistors της πύλης ώστε να παρουσιάζει περίπου ίδια καθυστέρηση ανόδου και καθόδου στη χειρότερη περίπτωση ίση με 40ps ±3% και καταγράψτε τις καθυστερήσεις στον πίνακα του ερωτήματος 2. 30

35 ΑΣΚΗΣΗ 6η ΠΟΛΥΠΛΟΚΕΣ ΛΟΓΙΚΕΣ ΠΥΛΕΣ CMOS ΘΕΩΡΙΑ Πολύπλοκες λογικές πύλες CMOS (Παρ έως σελίδα 298) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Στο σχήμα 5.1 δίνεται το διάγραμμα σε επίπεδο λογικών πυλών του κυκλώματος που υλοποιεί την λογική συνάρτηση: Out = Not (A + B + C D) D C B A Out Σχήμα 6.1 Υλοποίηση της συνάρτησης με βασικές πύλες 1. Συμπληρώστε τον πίνακα αληθείας της συνάρτησης του σχήματος Σχεδιάστε το κύκλωμα της σύνθετης CMOS πύλης σε επίπεδο τρανζίστορ για την υλοποίηση της παραπάνω λογικής συνάρτησης. 3. Χρησιμοποιώντας την τεχνολογία CMOS 0.12 μm ακολουθείστε τα παρακάτω βήματα για το σχεδιασμό του layout της πύλης. Το πρώτο βήμα του φυσικού σχεδιασμού της πύλης είναι η τοποθέτηση κάθετων λωρίδων πολυκρυσταλλικού πυριτίου. Το μήκος τους είναι 42λ και η απόσταση μεταξύ τους τουλάχιστον 8λ. Στη συνέχεια τοποθετούνται οι δύο παράλληλες περιοχές διάχυσης n και p τύπου οι οποίες τέμνουν κάθετα τις λωρίδες πολυκρυσταλλικού πυριτίου, έτσι ώστε να δημιουργηθούν τα τρανζίστορ της λογικής πύλης. Η περιοχή διάχυσης τύπου n να είναι 44λx4λ και η τύπου p 44λx12λ και η απόσταση μεταξύ τους 20λ. Το επόμενο βήμα είναι ο σχεδιασμός των λωρίδων μετάλλου της τροφοδοσίας και της γείωσης (Πλάτος 8λ). Στη συνέχεια σχεδιάζεται η περιοχή του πηγαδιού τύπου n η οποία περικλείει τα τρανζίστορ τύπου p. Διαστάσεις 56λ x 32λ Με βάση τη συνδεσμολογία των τρανζίστορ που φαίνεται στο κυκλωματικό διάγραμμα σχεδιάζονται οι διασυνδέσεις της πύλης χρησιμοποιώντας λωρίδες μετάλλου πλάτους 4λ. Για να ολοκληρωθεί ο σχεδιασμός της πύλης πρέπει να πολωθεί το πηγάδι τύπου n και το υπόστρωμα τύπου p με τις κατάλληλες επαφές. Το τελικό layout φαίνεται στο σχήμα

36 Α Β C D OUT Σχήμα 6.2 Τελικό layout της σύνθετης CMOS πύλης 3. Εξομοιώστε την πύλη (χρησιμοποιώντας το μοντέλο BSIM4) για όλους τους δυνατούς συνδυασμούς των εισόδων, ώστε να πάρετε τις κυματομορφές που δίνονται στο σχήμα 6.3. Η πρώτη είσοδος έχει περίοδο 1nsec και tr=tf=0.05nsec, ενώ οι υπόλοιπες έχουν τη διπλάσια περίοδο από την προηγούμενη αλλά τον ίδιο χρόνο ανόδου και καθόδου. 32

37 Σχήμα 6.3 Εξομοίωση της σύνθετης CMOS πύλης 4. Υλοποιήστε το layout της πύλης αυτόματα χρησιμοποιώντας το μεταφραστή μίας γραμμής (compiler one line) και εξομοιώστε το κύκλωμα με τα ίδια σήματα εισόδου. Συγκρίνετε το layout και τις καθυστερήσεις του κυκλώματος στις δύο περιπτώσεις. ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ 1. Απλοποιήστε με πίνακα Karnaugh τη λογική συνάρτηση F=a b c + b cd + ab c + a bcd 2. Σχεδιάστε με το χέρι και εξομοιώστε για όλους τους δυνατούς συνδυασμούς των εισόδων της τη σύνθετη CMOS πύλη που υλοποιεί την απλοποιημένη μορφή της F με μοναδιαία transistors (Wnmos=4λ και Wpmos=10λ). Θεωρήστε ότι έχετε διαθέσιμα και τα αντίστροφα των εισόδων. 3. Υλοποιήστε το layout της πύλης αυτόματα χρησιμοποιώντας το μεταφραστή μίας γραμμής (compiler one line), εξομοιώστε το κύκλωμα με τα ίδια σήματα εισόδου και επαληθεύστε τα αποτελέσματα με την υλοποίηση του δεύτερου ερωτήματος. 4. Υπολογίστε το μέγεθος των transistors ώστε η πύλη να παρουσιάζει τον ίδιο χρόνο ανόδουκαθόδου στη χειρότερη περίπτωση αλλαγής των εισόδων της. 33

38 ΑΣΚΗΣΗ 7η ΠΛΗΡΗΣ ΑΘΡΟΙΣΤΗΣ 4-ΨΗΦΙΩΝ ΘΕΩΡΙΑ Ο δυαδικός αθροιστής (Παρ. 11.3, έως σελίδα 667) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ 1. Φτιάξτε τον πίνακα αλήθειας και υπολογίστε τις λογικές συναρτήσεις για το άθροισμα και το κρατούμενο του πλήρους αθροιστή (full adder) ενός ψηφίου. 2. Χρησιμοποιώντας το μεταφραστή μίας γραμμής υλοποιείστε σε τεχνολογία CMOS 0.12μm τις συναρτήσεις που υπολογίσατε στο προηγούμενο βήμα και κάντε τις αναγκαίες διασυνδέσεις των σημάτων εισόδου ώστε να δημιουργήσεται το κύκλωμα του αθροιστή ενός ψηφίου όπως φαίνεται στο σχήμα 7.1. ΠΡΟΣΟΧΗ: Ο μεταφραστής μίας γραμμής δε δέχεται τη συνάρτηση του αθροίσματος (Sum). Πρέπει να φτιάξετε δύο πύλες XOR και να τις συνδέσετε με το χέρι. A B C Sum Carry Σχήμα 7.1. Ο πλήρης αθροιστής ενός ψηφίου 3. Εξομοιώστε το κύκλωμα που σχεδιάσατε ώστε να επαληθεύσετε πλήρως τον πίνακα αληθείας του. ΠΡΟΣΟΧΗ: Για να γίνει σωστή εξομοίωση του κυκλώματος πριν τρέξετε τον εξομοιωτή πρέπει να σβήσετε τα ίδια ονόματα των κόμβων που δεν συνδέονται μεταξύ τους (π.χ. οι είσοδοι των πυλών XOR είναι A και B). Επίσης, επειδή οι καθυστερήσεις του κυκλώματος είναι σχετικά μεγάλες η μικρότερη περίοδος στα σήματα εισόδου να είναι τουλάχιστον 1 ns. Οι κυματομορφές των εισόδων και των εξόδων δίνονται στο σχήμα

39 Σχήμα 7.2. Παλμοί εξομοίωσης του πλήρους αθροιστή ενός ψηφίου 4. Συνδυάζοντας 4 αθροιστές του ενός ψηφίου (Full Adder Cells) σχεδιάστε το λογικό κύκλωμα ενός αθροιστή διάδοσης κρατουμένου τεσσάρων ψηφίων. (4-bit ripple carry adder). 5. Υλοποιείστε το φυσικό σχεδιασμό (layout) του αθροιστή τεσσάρων ψηφίων χρησιμοποιώντας τον πλήρη αθροιστή που σχεδιάσατε στο βήμα 2. Αυτό μπορείτε να το επιτύχετε με την εντολή Duplicate XY. Η εντολή Duplicate XY είναι πολύ χρήσιμη στη δημιουργία μίας σειράς από ίδια βασικά στοιχεία (cells). Επιλέξτε την εντολή Duplicate XY από το μενού Edit, και μετά επιλέξετε με το ποντίκι την περιοχή του layout που θέλετε να αντιγραφεί. Εμφανίζεται τότε παράθυρο που φαίνεται στο σχήμα 7.3. Επιλέξτε στο multiply in X και multiply in Y το πόσες φορές θέλετε να αντιγραφεί σε κάθε άξονα το επιλεγμένο τμήμα του layout. Πατώντας το Generate δημιουργείται το νέο layout. Επειδή τα τμήματα του layout εφάπτονται μεταξύ τους μετά την αντιγραφή, χρειάζεται προσοχή κατά το σχεδιασμό ώστε να μη δημιουργηθούν βραχυκυκλώματα και να ενώνονται όπου απαιτείται αντίστοιχα σήματα (π.χ. Vdd και Vss) ή αντίστοιχα επίπεδα (π.χ. n-well). Για να υλοποιήσετε τον αθροιστή τεσσάρων ψηφίων επιλέξτε για τον άξονα Χ multiply 4 και για τον άξονα Υ multiply 1 35

40 Σχήμα 7.3. Το παράθυρο της εντολής Duplicate. 6. Πραγματοποιήστε τις αναγκαίες διασυνδέσεις, δώστε ονόματα στις εισόδους (Α1-Α4 και Β1-Β4, Cin) και στις εξόδους (Sum1-Sum4, Cout) και εξομοιώστε το κύκλωμα του αθροιστή τεσσάρων ψηφίων. Είναι σκόπιμο για τις διασυνδέσεις να χρησιμοποιείται ένα επίπεδο μετάλλου για τα οριζόντια τμήματα των διασυνδέσεων (metal2) και ένα άλλο για τα κατακόρυφα (metal1). ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ Τα ερωτήματα 4 έως 6. 36

41 ΑΣΚΗΣΗ 8η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ (D-Latch & D-Flip-Flop) ΘΕΩΡΙΑ Μανδαλωτής και καταχωρητής με πολυπλέκτες (Παρ , έως σελίδα 399) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ 1. Σχεδιάστε το λογικό κύκλωμα ενός στατικού D flip-flop που ενεργοποιείται στην κατερχόμενη παρυφή του σήματος χρονισμού (clock). Να χρησιμοποιήσετε πολυπλέκτες (multiplexers) για να υλοποιήσετε D-latches τα οποία θα συνδέσετε στη συνέχεια σε δομή master-slave. Στην ανατροφοδότηση να χρησιμοποιήσετε δύο αντιστροφείς για να εισάγετε την απαιτούμενη καθυστέρηση. 2. Σχεδιάστε και εξομοιώστε το layout ενός D-latch το οποίο ενεργοποιείται όταν το σήμα clock είναι 0 (level sensitive). (tr = tf = 50ps) ΣΗΜΕΙΩΣΗ:Για να σχεδιάσετε με το μεταφραστή μίας γραμμής (compile one line) τον multiplexer χρησιμοποιήστε τη λογική εξίσωση της εξόδου του χωρίς να λάβετε υπόψη την αντιστροφή στο σήμα επιλογής. 3. Υλοποιήστε το D-flip-flop χρησιμοποιώντας δύο D-latches σύμφωνα με το λογικό κύκλωμα που σχεδιάσατε στο πρώτο βήμα. Το τελικό layout φαίνεται στο παρακάτω σχήμα. (Β είναι η έξοδος του πρώτου latch) Q Β D Clk Clk Σχήμα 8.1. Το D flip-flop 37 Q

42 4. Εξομοιώστε το layout του D flip-flop που σχεδιάσατε ώστε να παραχθούν οι κυματομορφές που δίνονται στο επόμενο σχήμα. Προσέξτε ότι η συχνότητα του clock δεν είναι ακέραιο πολλαπλάσιο της συχνότητας της εισόδου D για να είναι σταθεροποιημένη η τιμή της εισόδου τη στιγμή της παρυφής του clock. Σχήμα 8.2. Παλμοί εξομοίωσης του D flip-flop. ΕΡΓΑΣΙΑ ΓΙΑ ΤΟ ΣΠΙΤΙ Χρησιμοποιώντας το D flip-flop που σχεδιάσατε στο εργαστήριο υλοποιείστε και εξομοιώστε έναν ασύγχρονο απαριθμητή που μετράει από το

43 ΑΣΚΗΣΗ 9η-10η ΑΡΙΘΜΗΤΙΚΗ-ΛΟΓΙΚΗ ΜΟΝΑΔΑ ΕΝΟΣ ΨΗΦΙΟΥ (1-BIT ALU) ΘΕΩΡΙΑ Αντικείμενο της άσκησης είναι ο λογικός σχεδιασμός, η εξομοίωση και η παραγωγή του layout μιας αριθμητικής-λογικής μονάδας ενός ψηφίου (1-bit ALU) συνδυάζοντας τη χρήση του shematic editor DSCH, του Microwind και της γλώσσας περιγραφής υλικού (Hardware Description Language, HDL) Verilog. Το λογικό διάγραμμα και ο πίνακας αλήθειας των υπομονάδων που απαρτίζουν την ALU καθώς και της πλήρους ALU δίνονται στα επόμενα σχήματα: MUX Λογική Μονάδα (Logic unit, LU) Full adder Αριθμητική Μονάδα (Arithmetic Unit, AU) 39

44 LU MUX AU Αριθμητική-Λογική Μονάδα (ALU) ΕΡΓΑΣΤΗΡΙΑΚΟ ΜΕΡΟΣ Αρχικά πρέπει να σχεδιαστούν και να εξομοιωθούν με χρήση του DSCH όλες οι υπομονάδες που απαιτούνται για την υλοποίηση της ALU, δηλαδή ένας πολυπλέκτης 4 σε 1, ένας πλήρης αθροιστής ενός ψηφίου, η λογική μονάδα LU και η αριθμητική μονάδα AU. Μετά θα σχεδιαστεί η ALU όπως φαίνεται στο προηγούμενο σχήμα. Ακολούθως πρέπει να παραχθεί ο κώδικας Verilog ο οποίος θα χρησιμοποιηθεί στο Microwind για την αυτόματη παραγωγή του layout. Το layout πρέπει τέλος να εξομοιωθεί ώστε να επιβεβαιωθεί η ορθή λειτουργία σύμφωνα με τα αποτελέσματα που παίρνουμε από την εξομοίωση του σχηματικού. Στο επόμενο σχήμα φαίνεται το περιβάλλον του schematic editor. Από την Symbol Library επιλέγονται τα λογικά στοιχεία που αποτελούν το κύκλωμα. Στα advanced στοιχεία περιλαμβάνονται και τα pads εισόδου-εξόδου τα οποία είναι απαραίτητα για τη δημιουργία συμβόλου από το σχηματικό. Τα προεπιλεγμένα ονόματα που δίνονται σε διάφορα στοιχεία (π.χ. clk1) μπορούν να αλλαχθούν με διπλό κλικ πάνω στο στοιχείο. Επίσης στο Schematic editor μπορείτε να φτιάξετε σύμβολο για το σχηματικό ώστε να είναι δυνατός ο ιεραρχικός σχεδιασμός του κυκλώματος. 40

45 Για να γίνει λογική εξομοίωση του κυκλώματος πρέπει στις εισόδους να τοποθετηθούν γεννήτριες παλμών (clocks) ή άλλη πηγή και στις εξόδους LEDs ή άλλου τύπου display. Η εξομοίωση ξεκινάει από το menu Simulate ή το αντίστοιχο εικονίδιο της γραμμής εργαλείων και εμφανίζεται στην οθόνη ένα παράθυρο ελέγχου. Πατώντας το εικονίδιο του διαγράμματος χρονισμού (timing diagram) από τη γραμμή εργαλείων η εξομοίωση παγώνει και εμφανίζονται οι κυματομορφές των εισόδων και εξόδων του κυκλώματος μέχρι εκείνη τη στιγμή. Στο επόμενο σχήμα φαίνεται το περιβάλλον εξομοίωσης για τον αθροιστή ενός ψηφίου. Κλείνοντας το παράθυρο του διαγράμματος χρονισμού η εξομοίωση συνεχίζεται μέχρι να κλείσετε και το παράθυρο ελέγχου της εξομοίωσης. Επίσης, κατά τη διάρκεια της εξομοίωσης 41

46 δίνεται η δυνατότητα να εμφανίζονται πάνω στο σχηματικό οι λογικές τιμές των κόμβων ή/και να αλλάζουν χρώμα τα καλώδια και να ρυθμίζεται η ταχύτητά της. Από το menu Simulatesimulation options καθορίζονται διάφορες παράμετροι της εξομοίωσης, όπως η καθυστερήσεις των πυλών και των διασυνδέσεων. 1. Σχεδιάστε και εξομοιώστε στον schematic editor ένα πολυπλέκτη (multiplexer) τεσσάρων εισόδων σε μία έξοδο, χρησιμοποιώντας πολυπλέκτες των δύο εισόδων. Το λογικό διάγραμμα δίνεται στο επόμενο σχήμα. Σώστε το σχέδιο με όνομα mmux4. ΠΡΟΣΟΧΗ: Μη δώσετε όνομα που αρχίζει από mux π.χ. mux4 γιατί το mux είναι δεσμευμένη λέξη και θα σας δημιουργήσει πρόβλημα κατά την παραγωγή του layout από Verilog. 2. Για τον πολυπλέκτη που σχεδιάσατε δημιουργήστε ένα σύμβολο. Πριν ξεκινήσετε τη διαδικασία δημιουργίας συμβόλου πρέπει να σβήσετε τα clocks που έχετε βάλει για την εξομοίωση. Επιλέξτε από το menu FILE Schema to new symbol ή το αντίστοιχο εικονίδιο από το toolbar. Στο menu που θα εμφανιστεί επιλέξτε Sort by increasing order για να αλλάξετε τη διάταξη των ακροδεκτών στο σύμβολο. Επιλέγοντας τη Verilog βλέπετε πώς περιγράφεται το κύκλωμά σας με τη γλώσσα περιγραφής υλικού. 3. Σχεδιάστε, εξομοιώστε και δημιουργήστε σύμβολο για τον πλήρη αθροιστή του ενός ψηφίου (1-bit full-adder) το λογικό διάγραμμα του οποίου δίνεται στο παρακάτω σχήμα. 42

47 4. Χρησιμοποιώντας τον πολυπλέκτη 4:1 που σχεδιάσατε στο βήμα 1 σχεδιάστε, εξομοιώστε και δημιουργήστε σύμβολο για τη λογική μονάδα του ενός ψηφίου, όπως φαίνεται στο αντίστοιχο σχήμα του θεωρητικού μέρους. 5. Σχεδιάστε, εξομοιώστε και δημιουργήστε σύμβολο για την αριθμητική μονάδα του ενός ψηφίου, όπως φαίνεται στο αντίστοιχο σχήμα του θεωρητικού μέρους. 6. Σχεδιάστε και εξομοιώστε την αριθμητική-λογική μονάδα του ενός ψηφίου (1-bit ALU). Το λογικό διάγραμμά της καθώς και τα σήματα εισόδου και εξόδου που πρέπει να λάβετε υπόψη σας δίνονται στο παρακάτω σχήμα. Το διάγραμμα χρονισμού της ALU φαίνεται στο παρακάτω σχήμα. Για να είναι πιο εύκολη η σύγκρισή του με τον αντίστοιχο πίνακα αλήθειας, που δίνεται στο θεωρητικό μέρος και για να διευκολυνθείτε στην εξομοίωση του layout χρησιμοποιήστε στην εξομοίωση παλμούς ρολογιού όπως αυτοί που φαίνονται στο παρακάτω σχήμα. Η περίοδος του σήματος εισόδου Α είναι 40nsec, του Β 80nsec κλπ. 43

48 7. Από το menu File Make Verilog File παράγετε το αρχείο Verilog για την τελική μορφή της ALU χωρίς να σβήσετε τα σήματα χρονισμού. Ο αρχείο Verilog Verilog έχει την παρακάτω μορφή: // DSCH 2.6e // 4/6/ :34:57 ðì // C:\users\mpitz\tei\lab\aluhier.sch module aluhier( C_in,C_in,S1,S0,A,B,S1,S0,B,A,S2, S2,C_out,alu,alu,au,lu); input C_in,C_in,S1,S0,A,B,S1,S0; input B,A,S2,S2; output C_out,alu,alu,au,lu; wire w11,w12,w13,w14,w15,w16,w17,w18; wire w19,w20,w21,w22,w23; mux #(17) mux(alu,au,lu,s2); not #(12) inv_lu1(w11,a); and #(15) and2_lu2(w12,b,a); or #(15) or2_lu3(w13,a,b); xor #(15) xor2_lu4(w14,a,b); mux #(13) mux_mm1_lu5(w15,w14,w11,s0); mux #(20) mux_mm2_lu6(lu,w16,w15,s1); mux #(13) mux_mm3_lu7(w16,w12,w13,s0); and #(15) and2_au8(w18,w17,s1); and #(15) and2_au9(w19,b,s0); or #(26) or2_au10(w20,w19,w18); not #(12) inv_au11(w17,b); xor #(27) xor2_fa1_au12(w21,a,w20); or #(15) or2_fa2_au13(c_out,w22,w23); and #(15) and2_fa3_au14(w22,c_in,w21); xor #(22) xor2_fa4_au15(au,w21,c_in); and #(15) and2_fa5_au16(w23,w20,a); endmodule // Simulation parameters in Verilog Format always #64000 C_in=~C_in; #16000 S1=~S1; #8000 S0=~S0; #2000 A=~A; #4000 B=~B; #32000 S2=~S2; 44

49 // // // // // // // Simulation parameters C_in CLK S1 CLK S0 CLK A CLK B CLK S2 CLK Οι γραμμές που αρχίζουν με // είναι σχόλια. Το πρώτο τμήμα του κώδικα που ξεκινάει με τη λέξη module και τελειώνει με endmodule περιγράφει τη δομή του κυκλώματος της ALU. Το δεύτερο τμήμα του κώδικα περιγράφει στην ίδια γλώσσα τους παλμούς που χρησιμοποιήθηκαν για την εξομοίωση του κυκλώματος. 8. Παράγετε αυτόματα με το Μicrowind το layout της ALU (από το menu Compile Compile Verilog File) χρησιμοποιώντας τεχνολογία CMOS 0.12μm, και εξομοιώστε το. Σημαντική βοήθεια προσφέρει η μετάφραση των παλμών που περιλαμβάνονται στον κώδικα Verilog και η αντιστοίχησή τους στα σήματα του layout. Παρατηρείστε την αναλογική μορφή των σημάτων και τα πιθανά spikes σε αντίθεση με τους ψηφιακούς παλμούς του λογικού εξομοιωτή του DSCH. 45