Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design"

Γῆ Κρεστενίτης
7 χρόνια πριν
Προβολές:

Microelectronic Design TEI Πελοποννήσου Σχολή

1 Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής Τ.Ε. 1

2 Οι κυριότερες απαιτήσεις που αφορούν ένα λογικό κύκλωμα επιβάλλουν την απόρριψη του θορύβου στην είσοδό του και την άμβλυνση των χρονικών καθυστερήσεων μεταξύ εισόδου και εξόδου. Εξετάζουμε τη συμπεριφορά ενός αναστροφέα ως προς το θόρυβο και ως προς μη ιδανικά σήματα τα οποία εφαρμόζονται στην είσοδό του 2

3 Ανοχή στις διακυμάνσεις των εισόδων Συμπεριφορά ενός αναστροφέα ο οποίος εξασφαλίζει ανοχή στον θόρυβο και στις καθυστερήσεις μετάβασης της εισόδου του μεταξύ των λογικών σταθμών. 1) ο θόρυβος στην κυματομορφή εισόδου (IN) δεν εμφανίζεται στην κυματομορφή εξόδου (OUT) και δεν οδηγεί στην εμφάνιση ψηφιακών σφαλμάτων 2) η μετάβαση από τη μία λογική στάθμη στην άλλη δεν είναι ακαριαία, αλλά μεσολαβεί ένα χρονικό διάστημα (ανόδου ή καθόδου). Στην περίπτωση ιδανικού αναστροφέα, οι καθυστερήσεις μετάβασης της κυματομορφής εισόδου δεν επηρεάζουν την αντίστοιχη κυματομορφή στην έξοδο, η οποία παραμένει ιδανική (με μηδενικούςχρόνους μετάβασης) 3

4 Ανοχή στις διακυμάνσεις των εισόδων Χαρακτηριστική μεταφοράς ιδανικού αναστροφέα Η τιμή της τάσης εισόδου (V IN ) στην οποία η έξοδος μεταπίπτει από τη μία λογική στάθμη στην άλλη επιλέγεται ίση με V DD /2 ώστε να εξασφαλισθεί η ανοσία της εξόδου στον θόρυβο, ενώ η κλίση της χαρακτηριστικής μεταφοράς στο σημείο που αντιστοιχεί στην πιο πάνω τιμή είναι άπειρη (η χαρακτηριστική είναι κατακόρυφη) ώστε να εξασφαλίζονται οι επιθυμητοί μηδενικοί χρόνοι μετάβασης της κυματομορφής εξόδου. 4

5 Ανοχή στις διακυμάνσεις των εισόδων Έξοδος ιδανικού αναστροφέα με ενθόρυβη είσοδο Τιμές τάσης θορύβου μικρότερες κατ απόλυτη τιμή από V DD /2 είναι αδύνατο να επηρεάσουν την έξοδο του ιδανικού αναστροφέα. Με κατάλληλη επιλογή της τάσης V DD ο θόρυβος μπορεί να εξαλειφθεί απόλυτα. Στην περίπτωση ιδανικού αναστροφέα, οι χρονικές καθυστερήσεις μετάβασης στο σήμα εισόδου δεν επηρεάζουν αντίστοιχα το σήμα εξόδου. 5

6 Ανοχή στις διακυμάνσεις των εισόδων Έξοδος ιδανικού αναστροφέα με μη ιδανική κυματομορφή εισόδου Στην περίπτωση ιδανικού αναστροφέα, οι χρονικές καθυστερήσεις μετάβασης στο σήμα εισόδου δεν επηρεάζουν αντίστοιχα το σήμα εξόδου. 6

7 Ταχύτητα Η ευκινησία των ηλεκτρικών φορέων σε κάθε ηλεκτρονική διάταξη είναι πεπερασμένη. Το γεγονός αυτό σε συνδυασμό με την παρουσία των παρασιτικών χωρητικοτήτων τόσο της ίδιας της διάταξης όσο και του κυκλώματος φόρτου θέτουν περιορισμούς στην ταχύτητα μιας λογικής πύλης και, κατ επέκταση, ενός ψηφιακού κυκλώματος. 7

8 Ταχύτητα Έστω αναστροφέας στην είσοδο του οποίου εφαρμόζεται ένας ιδανικός ορθογώνιος παλμός. Η απόκριση της εξόδου του αναστροφέα δεν θα είναι ακαριαία αλλά θα εμφανίζει μια καθυστέρηση κατά τη μετάβασή της μεταξύ των δύο λογικών σταθμών (L και H) 8

9 Ταχύτητα Επιπλέον, εκτός της καθυστέρησης μετάβασης (transition delay), θα εμφανίζεται και μια χρονική υστέρηση μεταξύ της αλλαγής λογικής κατάστασης στην είσοδο ενός ψηφιακού κυκλώματος και της αντίστοιχης αλλαγής κατάστασης στην έξοδο. Ονομάζεται καθυστέρηση διάδοσης (propagation delay) της λογικής πύλης ή του ψηφιακού κυκλώματος 9

10 Ταχύτητα Χρόνος μετάβασης εξόδου από τη λογική μονάδα (H) στο λογικό μηδέν (L) [ή χρόνος καθόδου] - t HL Ορίζεται ως το χρονικό διάστημα που απαιτείται προκειμένου η έξοδος ενός ψηφιακού κυκλώματος να μεταβεί από την τιμή που αντιστοιχεί στο 90% της διαφοράς δυναμικού μεταξύ της λογικής μονάδας και του λογικού μηδενός στην τιμή που αντιστοιχεί στο 10% της ίδιας διαφοράς δυναμικού Χρόνος μετάβασης εξόδου από το λογικό μηδέν (L) στη λογική μονάδα (H) [ή χρόνος ανόδου]- t LH Ορίζεται ως το χρονικό διάστημα που απαιτείται προκειμένου η έξοδος ενός ψηφιακού κυκλώματος να μεταβεί από την τιμή που αντιστοιχεί στο 10% της διαφοράς δυναμικού μεταξύ της λογικής μονάδας και του λογικού μηδενός στην τιμή που αντιστοιχεί στο 90% της ίδιας διαφοράς δυναμικού 10

11 Ταχύτητα Χρόνος καθυστέρησης κατά τη μετάβαση της εξόδου από τη λογική μονάδα (H) στο λογικό μηδέν (L) [ή χρόνος καθυστέρησης καθόδου] t PHL. Στην ιδανική περίπτωση όπου οι χρόνοι ανόδου και καθόδου των κυματομορφών εισόδου και εξόδου ενός ψηφιακού κυκλώματος είναι μηδενικοί, τότε ο χρόνος καθυστέρησης καθόδου ορίζεται ως το χρονικό διάστημα που μεσολαβεί μεταξύ της χρονικής στιγμής κατά την οποία πραγματοποιείται η μετάβαση της εισόδου του κυκλώματος από μια λογική κατάσταση στην άλλη, και της χρονικής στιγμής κατά την οποία παρατηρείται μετάβαση στην έξοδο από το λογικό μηδέν στη λογική μονάδα, προκαλούμενη από τη μετάβαση της εισόδου (α). Στην περίπτωση μη ιδανικών μεταβάσεων οι χρονικές στιγμές που ορίζουν την καθυστέρηση καθόδου αντιστοιχούν στο 50% της διαφοράς δυναμικού μεταξύ των δύο λογικών σταθμών του κυκλώματος (β) 11

12 Ταχύτητα Οι χρόνοι t HL και t LH δεν ταυτίζονται απαραίτητα. Το ίδιο ισχύει και για τους t PHL και t PLH. Είναι, επίσης, φανερό πως όσο μικρότεροι είναι όλοι οι πιο πάνω χρόνοι τόσο «ταχύτερο» είναι ένα ψηφιακό κύκλωμα 12

συμμετρίας του κυκλώματος του αναστροφέα, για το συνολικό χρόνο ανόδου ισχύει: Καθυστέρηση διάδοσης (t d ) Κατά

13 Ταχύτητα Χρόνος καθόδου (t HL = t f ) Για τη μετάβαση από V o = 0.9V DD (t 1 ) έως V o = V DD V Th (t 2 ) Ισχύει (προσεγγιστικά) : Χρόνος ανόδου (t LH = t r ) Λόγω της συμμετρίας του κυκλώματος του αναστροφέα, για το συνολικό χρόνο ανόδου ισχύει: Καθυστέρηση διάδοσης (t d ) Κατά προσέγγιση, ο χρόνος καθυστέρησης ο οποίος οφείλεται στον χρόνο ανόδου/καθόδου είναι ίσος με το ήμισυ του χρόνου αυτού Επομένως, η μέση καθυστέρηση διάδοσης είναι: 13

14 Κατανάλωση Ισχύος Στατική ισχύς αναστροφέα Η στατική ισχύς αφορά τις περιπτώσεις όπου η χωρητικότητα φόρτου του αναστροφέα είναι πλήρως φορτισμένη ή πλήρως εκφορτισμένη. Το μόνο ρεύμα που εμφανίζεται στο κύκλωμα είναι το μικρό ρεύμα διαρροής (της τάξης του pa για τάσεις τροφοδοσίας 5V) των ανάστροφα πολωμένων επαφών που απαρτίζουν τα MOSFETs. Εάν i η τιμή του ρεύματος διαρροής ανά MOSFET και V DD η τάση τροφοδοσίας, η στατική ισχύς ενός αναστροφέα θα δίνεται από τη σχέση: P s = 2 i V DD 14

15 Κατανάλωση Ισχύος Στατική ισχύς κυκλώματος CMOS Στη γενική περίπτωση κυκλώματος CMOS με N τρανζίστορ, η προηγούμενη σχέση γενικεύεται ως εξής: P s = Ν i V DD 15

16 Κατανάλωση Ισχύος Δυναμική ισχύς αναστροφέα Σύμφωνα με τις προηγούμενες συνθήκες, κατά τη μισή περίοδο t p άγει το nmos (εκφόρτιση), ενώ για το υπόλοιπο μισό της περιόδου έχουμε φόρτιση μέσω του pmos. όπου V o η τάση εξόδου και i p, i n τα ρεύματα που διαρρέουν τα nmos και pmos, αντίστοιχα. Λαμβάνοντας υπόψη τη σχέση Η έκφραση της Δυναμικής ισχύος του αναστροφέα δίνεται από τη προσεγγιστική μαθηματική σχέση 16

Σχετικά έγγραφα

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο Γιάννης Λιαπέρδος TEI Πελοποννήσου Σχολή Τεχνολογικών Εφαρμογών Τμήμα Μηχανικών Πληροφορικής ΤΕ Εισαγωγή