ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΙΑ 4 ΕΠΙΘΕΤΟ : ΓΡΕΑΣΙΔΗΣ. ΟΝΟΜΑ : ΔΗΜΗΤΡΗΣ ΑΕΜ : 1624 ΕΤΟΣ : 2 ο

Transcript

1 ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΗΛΕΚΤΡΟΝΙΚΗ ΕΡΓΑΣΙΑ 4 ΕΠΙΘΕΤΟ : ΓΡΕΑΣΙΔΗΣ ΟΝΟΜΑ : ΔΗΜΗΤΡΗΣ ΑΕΜ : 1624 ΕΤΟΣ : 2 ο

2 ΕΝΟΤΗΤΑ 6 ΑΣΚΗΣΗ 1 Οι καθυστερήσεις για κάθε simulation βγαίνουν με τον εξής τρόπο: αρχικά πηγαίνουμε σε ύψος Vdd/2 όπου και φέρνουμε μία παράλληλη ως προς τον άξονα χ'χ, την πρώτη φορά που η ευθεία τέμνει τις δύο γραφικές παραστάσεις, η διαφορά των χ2-χ1 ισούται με το tphl, ενώ όμοια όταν ξανατέμνει η ευθεία μας τις γραφικές η διαφορά χ2-χ1 μας δίνει το tplh. Στην πρώτη περίπτωση όπου Α=1 και Β=1 δεν υπολογίζουμε καθυστερήσεις. Για είσοδο Α=1, Β=1: *NAND2 propagation delay a=1 b=1 M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u CLx p Vdd 5 0 DC 2.5 VinA 1 0 DC 2.5 VinB 2 0 DC 2.5.MODEL NMOS NMOS (LEVEL=2 VTO=0.85 KP=104.25U CJ=0.3E-3 MJ=0.45 +CJSW=0.25E-9 MJSW=0.33 PB=0.85 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15.5E-9 LD=0 WD=0.6E-6 GAMMA=0.64 PHI=0.79).MODEL PMOS PMOS (LEVEL=2 VTO= KP=37.5U CJ=0.5E-3 MJ=0.47 +CJSW=0.21E-9 MJSW=0.29 PB=0.8 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15E-9 LD=0.075E-6 WD=0.35E-6 GAMMA=0.44 PHI=0.76).TRAN 0.001n 5n.PROBE V(1) V(2) V(4) Για είσοδο Α=0, Β=0:Η καθυστέρηση είναι tphl=0,15ns και tplh=1,6. *NAND2 propagation delay a=0 b=0 M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u CLx p Vdd 5 0 DC 2.5 VinA 1 0 PULSE ( n 1.5n 1.5n 2.5n 10n) VinB 2 0 PULSE ( n 1.5n 1.5n 2.5n 10n).MODEL NMOS NMOS (LEVEL=2 VTO=0.85 KP=104.25U CJ=0.3E-3 MJ=0.45 +CJSW=0.25E-9 MJSW=0.33 PB=0.85 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15.5E-9 LD=0 WD=0.6E-6 GAMMA=0.64 PHI=0.79).MODEL PMOS PMOS (LEVEL=2 VTO= KP=37.5U CJ=0.5E-3 MJ=0.47

3 +CJSW=0.21E-9 MJSW=0.29 PB=0.8 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15E-9 LD=0.075E-6 WD=0.35E-6 GAMMA=0.44 PHI=0.76).TRAN 0.001n 5n.PROBE V(1) V(2) V(4) Για είσοδο Α=0, Β=1: Η καθυστέρηση είναι tphl=0,45ns και tplh=1,6. *NAND2 propagation delay a=0 b=1 M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u CLx p Vdd 5 0 DC 2.5 VinA 1 0 PULSE ( n 1.5n 1.5n 2.5n 10n) VinB 2 0 DC 2.5.MODEL NMOS NMOS (LEVEL=2 VTO=0.85 KP=104.25U CJ=0.3E-3 MJ=0.45 +CJSW=0.25E-9 MJSW=0.33 PB=0.85 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15.5E-9 LD=0 WD=0.6E-6 GAMMA=0.64 PHI=0.79).MODEL PMOS PMOS (LEVEL=2 VTO= KP=37.5U CJ=0.5E-3 MJ=0.47 +CJSW=0.21E-9 MJSW=0.29 PB=0.8 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15E-9 LD=0.075E-6 WD=0.35E-6 GAMMA=0.44 PHI=0.76).TRAN 0.001n 5n.PROBE V(1) V(2) V(4)

4 Για είσοδο Α=1, Β=0: Η καθυστέρηση είναι tphl=0,5ns και tplh=1,6. *NAND2 propagation delay a=1 b=0 M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u M PMOS W=5u L=0.25u AD=25p AS=25p PD=15u PS=15u CLx p Vdd 5 0 DC 2.5 VinA 1 0 DC 2.5 VinB 2 0 PULSE ( n 1.5n 1.5n 2.5n 10n).MODEL NMOS NMOS (LEVEL=2 VTO=0.85 KP=104.25U CJ=0.3E-3 MJ=0.45 +CJSW=0.25E-9 MJSW=0.33 PB=0.85 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15.5E-9 LD=0 WD=0.6E-6 GAMMA=0.64 PHI=0.79).MODEL PMOS PMOS (LEVEL=2 VTO= KP=37.5U CJ=0.5E-3 MJ=0.47 +CJSW=0.21E-9 MJSW=0.29 PB=0.8 CGSO=0.35E-9 CGDO=0.35E-9 CGBO=0.15E-9 +TOX=15E-9 LD=0.075E-6 WD=0.35E-6 GAMMA=0.44 PHI=0.76).TRAN 0.001n 5n.PROBE V(1) V(2) V(4)

5 ΑΣΚΗΣΗ 2 Παρατηρώντας το σχήμα βλέπουμε πως για το κομμάτι αριστερά του Χ ισχύει ότι: στα nmos έχουμε Α κ Β παράλληλα αρα = Α+Β, Α κ Β σε σειρα και το αποτελεσμα τους παράλληλο με το Ci => ΑΒ+ΑCi+BCi = AB+ Ci (A+B). Στην συνέχεια στο κάτω μισό του αριστερού τμήματος με όμοια τεχνική παίρνουμε ένα pmos που ισούται με: AB+ Ci (A+B) = D. Το σήμα που πηγαίνει στο Χ είναι το D'. Αυτό το σήμα πηγαίνει στον inverter και στο δεξιό κομματί του σχήματος. Για το πάνω μέρος του δεξιού κομματιού έχουμε: 3 nmos παρραληλα = Ci+A+B, 3 nmos σε σειρά: Ci*A*B, 3 pmos παρραληλα = Ci+A+B, 3 pmos σε σειρά: Ci*A*B, το αποτέλεσμα των nmos μας δίνει 2 nmos σε σειρά, άρα: D1 = (Ci+A+B)* Ci*A*B το οποίο είναι παράλληλο με το Χ, άρα: Τ1 = D1+X, για τα δύο pmos, έχουμε πως το (Ci+A+B) σε σειρα Χ => D2 = (Ci+A+B)*Χ. ΕΝΟΤΗΤΑ 7 ΑΣΚΗΣΗ 1 Δεδομένα άσκησης : Vdd = 2.5V, L = 0.25μm, Wn = 2μm, Wp = 10μm, Τ = 30ns CLx = 0.1pF, Cwire=0 Μέση κατανάλωση ισχύος: Pav == (1/T)Vdd *=

6 = (Vdd/T) = (Vdd/T) CL = = Όπου CL = Cgext + Cwire + Cj = CLx + Cj = [ Cjar(n) + Cjsw(n) ] + [ Cjar(p) + Cjsw(p) ] = [ (Cjar`(n) * Wn*Ld) + ( Cjsw`(n)* (Wn+2Ld) ) ] + [ ( Cjar`(p)*Wp*Ld ) + ( Cjsw`(p)*(Wp+2Ld) ] Παροχή Ενέργειας: Ε = Pav * T = 6.25V *CL K ώδικας : *Inverter power dissipation M NMOS W=2u L=0.25u AD=10p AS=10p PD=12u PS=12u M PMOS W=10u L=0.25u AD=50p AS=50p PD=20u PS=20u CLx p Vdd 3 0 DC 2.5 Vin 1 0 PULSE ( n 7.5n 10n 30n).INC "tsmc025.sp".tran 0.001n 30n.PROBE V(1) V(2) I(Vdd) Τελική Π ροσομοίωση:

7 2. 0 p p p 0 s 5 n s 1 0 n s 1 5 n s 2 0 n s 2 5 n s 3 0 n s S ( I ( V d d ) ) T i me 4. 0 V 2. 0 V 0 V V 0 s 5 n s 1 0 n s 1 5 n s 2 0 n s 2 5 n s 3 0 n s V ( 1 ) V ( 2 ) T i me ΑΣΚΗΣΗ 2 Από την άσκηση 5.2 βγάζω τα έξης αποτελέσματα: Λογική συνάρτηση της πρώτης σύνθετης πύλης:

8 (A + B ) * (Cj + A *B ) Λογική συνάρτηση της δεύτερης σύνθετης πύλης: (A + B + Cj ) * (X + A *B *Cj ) Θα κρατήσω μονο τα άποτελεσματα της πρώτης σύνθετης πύλης. Θα δοκίμασω και τις 8 συνολικά περιπτώσεις για το διαφορετικό συνδιασμό εισόδων Α,Β,Cj. 1 η περίπτωση: (ABCj)=000 2 η περίπτωση: (ABCj)=001 3 η περίπτωση: (ABCj)=010 4 η περίπτωση: (ABCj)=011 5 η περίπτωση: (ABCj)=100 6 η περίπτωση: (ABCj)=101 7 η περίπτωση: (ABCj)=110 8 η περίπτωση: (ABCj)=111

9 Η χρονική απόσταση μεταξύ διαδοχικών μεταβολών των εισόδων πρέπει να είναι η ελάχιστη δυνατή στην οποία η πύλη εξακολουθεί να είναι λειτουργική.απαιτέιται λοιπόν να βρεθεί ελάχιστο Τ (τότε θα είναι max η f=(1/t) ) για το οποίο οι έξοδοι της πύλης στους 8 κύκλους ρολογιού να είναι σωστές. Για την ελάχιστη Τ που βρέθηκε παραπάνω βρίσκω την μέση κατανάλωση ισχύος Pav εκτελώντας πειραματικές μετρήσεις. Για την ελάχιστη Τ που βρέθηκε παραπάνω η μέση κατανάλωση ισχύος Pav,σύμφωνα με τον τύπο(θεωρητικός υπολογισμός), θα είναι : Pav = = (1/T)Vdd *= = (Vdd/T) = (Vdd/T) CL = = (2,5 2 * CL)/T=(2,5 2 *( CLx + Cj ) )/T = (2,5 2 *( 0,1 + Cj) )/T Το πειραματικό αποτέλεσμα διαφέρει από το θεωρητικό.