Σρανηίςτορ Επίδραςθσ Πεδίου Field Effect Transistor MOS-FET, J-FET

Σρανηίςτορ Επίδραςθσ Πεδίου Field Effect Transistor MOS-FET, J-FET

Metal Oxide Semiconductor Field- Effect Transistor (MOS-FET)

Φυςικι λειτουργία MOS-FET V G =0V V DS >0 I D 0, ζηελ πξαγκαηηθόηεηα R DS ~10 12 Ohm

Φυςικι λειτουργία MOS-FET Η ηάζε V G απωζεί ηηο νπέο από ηελ πεξηνρή p-, κε απνηέιεζκα λα δεκηνπξγεί κηα πεξηνρή απνγύκλωζεο. Αθόκα θαη γηα V DS >0, ην I D =0 0<V G <V T (ηάζε θαηωθιίνπ) V DS >0 I D =0

Φυςικι λειτουργία MOS-FET Καζώο απμάλεη ε ηάζε V G πεξηζζόηεξν από ηελ ηάζε θαηωθιίνπ V T, αξρίδεη λα έιθεη ειεθηξόληα θαη λα δεκηνπξγεί έλα ζηξώκα αληηζηξνθήο (inversion layer) ή αιιηώο έλα θαλάιη n-type (NMOS). Μεηά ηελ ηάζε θαηωθιίνπ V T, αξρίδεη λα άγεη ην NMOS V G >V T (ηάζε θαηωθιίνπ) 0<V DS < V GS -V T I D >0, Γηα κηθξά V DS, απμάλεη γξακκηθά ην ξεύκα (ηξίνδνο ή νκηθή πεξηνρή)

Φυςικι λειτουργία MOS-FET Καζώο απμάλεη ε ηάζε V DS γηα V DS > V GS -V T ην βάζνο ηνπ θαλαιηνύ κεδελίδεηαη: Σεκείν ζηξαγγαιηζκνύ (pinch-off) V G >V T (ηάζε θαηωθιίνπ) V DS > V GS -V T I D ~Σηαζεξό, Η δηαθνξά δπλακηθνύ ζην θαλάιη από S D είλαη 0V V DS πλεπώο ε δηαθνξά δπλακηθνύ ηεο πύιεο ζε ζρέζε κε ην θαλάιη είλαη: V GS V GS -V DS. όηαλ V GS -V DS = V T ή V DS = V GS -V T ην θαλάιη ζηξαγγαιίδεηε.

Λειτουργία Λυχνιών Δίνδνο Λπρλία Τξίνδνο Λπρλία

Φυςικά χαρακτθρίςτθκα MOS-FET Γηα V G >V T (+(1-3)V γηα NMOS, -(1-3)V γηα PMOS) άγεη Γηα 0<V DS < V GS -V T νκηθή ή ηξίνδνο πεξηνρή Γηα V DS > V GS -V T ζηξαγγαιηζκόο, πεξηνρή θόξνπ. MOS-FET, κεηαβαιιόκελε αληίζηαζε ειεγρόκελε από ηάζε ή πεγή ξεύκαηνο ειεγρόκελε από ηάζε Τα FET είλαη ηξαλδίζηνξ κνλνθπνύο αγωγήο (unipolar), ελώ ηα BJT δηθπνύο (bipolar) To ξεύκα εηζόδνπ (ζηελ πύιε) ιόγω ηεο ύπαξμεο ηνπ νμεηδίνπ (πνιύ θαιόο κνλωηήο) είλαη κεδεληθό ζην DC. Τα MOS-FET πινπνηήζεθαλ αξγόηεξα (1959) από ηα BJT (1947) ιόγω ηερλνινγηθήο δπζθνιίαο, αλ θαη είρε πξνηαζεί από ην 1926.

υμβολιςμόσ MOS-FET πφκνωςθσ (enhancement)

Περιοχζσ Λειτουργίασ MOS-FET πφκνωςθσ (enhancement)

Input characteristics (n-channel) + VDS - ID = K(VGS-VT) 2

Output characteristics (n-channel) (linear) + VDS - An n-channel MOSFET with V GS and V DS applied and with the normal directions of current flow indicated.

φγκριςθ BJT & FET BJT Ειεγρόκελν από ξεύκα VBE 0.7 V γηα λα ιεηηνπξγεί Γηα ιεηηνπξγία ζηελ γξακκηθή πεξηνρή (εληζρπηήο); Η επαθή BE νξζά πνιωκέλε, Η επαθή BC αλάζηξνθα πνιωκέλε FET vειεγρόκελν από ηάζε VGS > VT Σάζε Καηωθιίνπ γηα λα ιεηηνπξγεί Γηα ιεηηνπξγία ζηελ πεξηνρή θόξνπ (εληζρπηήο) VDS > VGS - VT IC = bib ID = K(VGS-VT) 2

MOS-FET αραίωςθσ (depletion)

MOS-FET αραίωςθσ (depletion) Χαρακτθριςτικι εξόδου

MOS-FET αραίωςθσ (depletion) Χαρακτθριςτικι ειςόδου

φγκριςθ MOS-FET αραίωςθσ & πφκνωςθσ NMOS Αραίωςθσ V GS =0 Άγει το τρανζίςτορ (I DSS ) V GS >0 Άγει περιςςότερο (I D ) Περιοχθ πύκνωςησ V GS <0 Άγει λιγότερο ((I D ) V GS V T (αρνητικθ) I D =0 Περιοχθ αραίωςησ PMOS Αραίωςθσ V GS =0 Άγει το τρανζίςτορ (I DSS ) V GS <0 Άγει περιςςότερο (I D ) Περιοχθ πύκνωςησ V GS >0 Άγει λιγότερο ((I D ) V GS V T (Θετικθ) I D =0 Περιοχθ αραίωςησ NMOS Πφκνωςθσ V GS V T (ιετικθ) I D =0 V GS V T (ιετικθ) I D >0 Περιοχθ πύκνωςησ (μόνο) PMOS Πφκνωςθσ V GS V T (ιετικθ) I D =0 V GS V T (ιετικθ) I D >0 Περιοχθ πύκνωςησ (μόνο)

J-FET (junction gate field-effect transistor) To JFET είλαη ζηνηρείν απνγύκλωζεο (Vp<0 γηα n-type), Σν νπνίν όκωο δελ κπνξεί λα ιεηηνπξγήζεη κε πύθλωζε. Γηα V P <V GS <0 & V DS =V GS -V P ζηξαγγαιηζκόο (pinch off)

J-FET (junction gate field-effect transistor)

Ρεφμα MOS-FET περιοχι κόρου ID = K(VGS-VT) 2 K = Παξάκεηξνο δηαγωγηκόηεηαο (transconductance) K = 1/2 K' (W/L) K' = mncox, όπνπ mn είλαη ε θηλεηηθόηεηα ηωλ ειεθηξνλίωλ θαη Cox iείλαη ε ρωξεηηθόηεηα ηνπ ζηξώκαηνο νμεηδίνπ W/L ηα γεωκεηξηθά ραξαθηεξηζηηθά ηνπ ηξαλδίζηνξ ην ραξαθηεξίδνπλ!! W είλαη ην πιάηνο ηεο πύιεο θαη L είλαη ην κήθνο ηεο Όπωο θαίλεηαη από ηελ ην ID W/L Δηαγωγηκόηεηα g m =ΔI out/ ΔV in

Ρεφμα MOS-FET περιοχι κόρου Μνληέιν Ιζνδύλακνπ θπθιώκαηνο κεγάιωλ ζεκάηωλ Large-signal equivalent-circuit model ελόο n-channel MOSFET ην νπνίν ιεηηνπξγεί ζηελ πεξηνρή θόξνπ. (Αλάιπζε DC)

Τπολογιςμόσ θμείου Λειτουργίασ Δίλεηαη: VT = 2V, K = (1/2).5 ma/v 2 IG = 0 + VGS - n channel ID V1 (a) Να επξεζεί ε V1 Υξεζηκνπνηνύκε, ID = K(VGS-VT) 2 10uA = (1/2).5 (VGS - 2) 2 Λύλνπκε ωο πξνο VGS VGS = 2.2V V1 = - 2.2V

Τπολογιςμόσ θμείου Λειτουργίασ Δίλεηαη: VT = 2V, K = (1/2).5 ma/v 2 (b) Να επξεζεί ε V2 IG = 0 + VGS - n channel ID V2 Υξεζηκνπνηνύκε, ID = K(VGS-VT) 2 10uA = (1/2).5 (VGS - 2) 2 Λύλνληαο ωο πξνο VGS VGS = 2.2V V2 = VGS = 2.2V

Τπολογιςμόσ θμείου Λειτουργίασ Δίλεηαη: VT = 2V, K = (1/2).5 ma/v 2 (f) Να επξεζεί ε VGS Σν ξεύκα ζην ηξαλδίζηνξ θαη ζηελ IG = 0 + VGS - ID n channel αληίζηαζε είλαη ίδηα ιόγω ηνπ όηη IG=0 Σν ξεύκα ζην ηξαλδίζηνξ ID = K(VGS-VT) 2 Σν ξεύκα ζηελ αληίζηαζε: I = (5 - VGS) /100K Εμηζώλνληαο. (5 - VGS) /100K = (1/2).5 (VGS - 2) 2 Λύλνπκε ωο πξνο VGS VGS = 2.33V

Τπολογιςμόσ θμείου Λειτουργίασ DC αλάιπζε Να επξεζνύλ ηα ID, VGS θαη VDS ID VGS = 5V VGS > VT, άξα ην ηξαλδίζηνξ άγεη Τπνζέηνπκε πωο ιεηηνπξγεί ζηνλ θόξν-saturation ID = K(VGS-VT) 2 ID = (0.05 ma/v 2 )(5-1) 2 ID = 0.8 ma IG = 0 + VGS - + VDS - ID VDS = VDD - ID RD VDS = 10 - (0.8)6 VDS = 5.2V VT = 1V K = 0.05 ma/v 2 (ηππηθέο ηηκέο)

Τπολογιςμόσ θμείου Λειτουργίασ DC αλάιπζε Να επξεζνύλ ηα ID, VGS θαη VDS Τπνζέηνπκε πωο ιεηηνπξγεί ζηνλ θόξν-saturation ID = K(VGS-VT) 2 ID = K(5 - ID RS -VT) 2 18ID 2-25 ID + 8 = 0 Λύλνπκε ωο πξνο ID, ΣΡΙΩΝΤΜΟ ID = 0.89mA, 0.5mA, ΠΟΙΑ ΑΠΌ ΣΙ ΔΤΟ ΛΤΕΙ ΕΊΝΑΙ Η ΩΣΗ: Γηα ID = 0.89mA, VGS = 5 - (0.89)6 = - 0.34V Γηα ID = 0.5mA, VGS = 5 - (0.5)6 = 2V Μόλν γηα ID = 0.5mA, ην transistor άγεη! IG = 0 + VGS - + VDS - ID VT = 1V, K = 0.5 ma/v 2

To MOS-FET ςαν ενιςχυτισ Σν ζήκα εηζόδνπ πνπ ζα εληζρπζεί επεξεάδεη ηελ Vgs

To MOS-FET ςαν ενιςχυτισ Ελίζρπζε ηάζεο voltage gain

To MOS-FET ςαν ενιςχυτισ (a) Εληζρπηήο θνηλήο πεγήο common-source amplifier. (b) Επζεία θόξηνπ θαη γξαθηθή αλαπαξάζηαζε κε ηηο ραξαθηεξηζηηθέο θακπύιεο ηνπ ηξαλδίζηνξ.