Λογικά Κυκλώματα CMOS. Διάλεξη 5

Λογικά Κυκλώματα CMOS Διάλεξη 5

Δομή της διάλεξης Εισαγωγή Η τεχνολογία αντιστροφέων CMOS Λειτουργία του κυκλώματος Χαρακτηριστική μεταφοράς τάσης Περιθώρια θορύβου Κατανάλωση ισχύος Οι πύλες CMOS NOR και NAND Ασκήσεις 2

Λογικά Κυκλώματα CMOS Εισαγωγή 3

Εισαγωγή Η πρότυπη τεχνολογία στη βιομηχανία NMOS και PMOS τρανζίστορ στο ίδιο υπόστρωμα Έλυσε το πρόβλημα της στατικής κατανάλωσης ισχύος της NMOS τεχνολογίας Η σχεδίαση των πυλών CMOS καθορίζεται κατά κύριο λόγο από την καθυστέρηση 4

Λογικά Κυκλώματα CMOS Η τεχνολογία αντιστροφέων CMOS 5

Η τεχνολογία αντιστροφέων CMOS Απαιτεί τεχνολογία κατασκευής που να επιτρέπει NMOS και PMOS τρανζίστορ να συνυπάρχουν. Γίνεται χρήση δύο ταιριασμένων MOSFET πύκνωσης, ενός καναλιού n και ενός καναλιού p Η βασική δομή IC φαίνεται στην εικόνα Ηδίοδοςpn ανάμεσα στο φρέαρ-n και στο υπόστρωμα τύπου-p πρέπει να διατηρείται πάντοτε ανάστροφα πολωμένη Στην εικόνα φαίνονται οι συνδέσεις για το σχηματισμό του βασικού αντιστροφέα CMOS Το τρανζίστορ NMOS λειτουργεί όπως και στις πύλες NMOS Το τρανζίστορ PMOS μετάγεται επίσης ανάμεσα στις καταστάσεις on (αγωγή) και off (αποκοπή) απότοσήμαεισόδουu I 6

Η τεχνολογία αντιστροφέων CMOS Το βασικό κύκλωμα του αντιστροφέα CMOS (a) Μοντέλο του κυκλώματος (b) Δεν υπάρχει ποτέ αγώγιμη διαδρομή ανάμεσα στη θετική και την αρνητική τάση τροφοδοσίας κάτω από στατικές συνθήκες Όταν το NMOS είναι on το PMOS είναι off και το αντίστροφο Οι ακροδέκτες απαγωγού (D) των δύο MOSFETs συνδέονται μεταξύ τους για να σχηματίσουν τον κόμβο εξόδου Οι ακροδέκτες υποστρώματος (B) και των δύο MOSFETs συνδέονται με τις αντίστοιχες πηγές (S) Το φαινόμενο σώματος απαλείφεται και στα δύο MOSFETs 7

Η τεχνολογία αντιστροφέων CMOS Οι παράμετροι των εξαρτημάτων CMOS που θα χρησιμοποιηθούν σε αυτή τη διάλεξη φαίνονται στον πίνακα Παρατηρούμε ότι η τιμή του K' του NMOS είναι 2.5 φορές μεγαλύτερη από αυτή για το PMOS Οι τάσεις κατωφλίου για τα NMOS και PMOS είναι αντίστοιχα 8 ( 2 2 ) V = V + γ u + ϕ ϕ TN TON N SBN FN FN ( 2 2 ) V = V γ u + ϕ ϕ TP TOP P SBP FP FP

Λογικά Κυκλώματα CMOS Λειτουργία του κυκλώματος 9

Λειτουργία του κυκλώματος Εξετάζουμε τις δύο ακραίες περιπτώσεις: u I να είναι στο λογικό 1 (περίπου V DD Volts) u I να είναι στο λογικό 0 (περίπου 0Volts) Το κύκλωμα είναι τελείως συμμετρικό, αυθαίρετα θεωρούμε το NMOS ως στοιχείο μεταγωγής και το PMOS ως φορτίο 10

Λειτουργία του κυκλώματος Περίπτωση u I =V DD Ηκαμπύληφορτίου(ουσιαστικά η i D -u SD καμπύλη του PMOS για u SGP =0< V T ) είναι μια οριζόντια ευθεία γραμμή με σχεδόν μηδενική τιμή ρεύματος Ητάσηεξόδου(στην τομή των δύο καμπυλών) είναι σχεδόν μηδέν (λιγότερο από 10mV) και το ρεύμα που διαρρέει τα δύο στοιχεία επίσης σχεδόν μηδέν Άρα η κατανάλωση είναι σχεδόν μηδέν (μικρότερη από μw) 11

Λειτουργία του κυκλώματος Περίπτωση u I =0 Η καμπύλη φορτίου είναι η i D -u SD καμπύλη του PMOS για u SGP =V DD Για το NMOS u GSN =0<V T, η χαρακτηριστική είναι οριζόντια ευθεία γραμμή με σχεδόν μηδενική τιμή ρεύματος Ητάσηεξόδου(στην τομή των δύο καμπυλών) είναι σχεδόν V DD και το ρεύμα που διαρρέει τα δύο στοιχεία επίσης σχεδόν μηδέν Άρα η κατανάλωση είναι σχεδόν μηδέν (μικρότερη από μw) και σε αυτή την περίπτωση 12

Λειτουργία του κυκλώματος Το βασικό κύκλωμα αντιστροφέα CMOS συμπεριφέρεται ως ιδανικό λογικό στοιχείο: Τάση εξόδου ίση με 0 ή V DD Σχεδόν μηδενική κατανάλωση ισχύος Παρόλο που το ρεύμα ηρεμίας είναι μηδέν, η δυνατότητα οδήγησης φορτίου του αντιστροφέα είναι μεγάλη, οπότε μπορεί να φορτίσει ή να εκφορτίσει τον πυκνωτή φορτίου πολύ γρήγορα Το NMOS είναι γνωστό ως στοιχείο pull-down εκφόρτιση του πυκνωτή, έξοδος προς τη γη Το PMOS είναι γνωστό ως στοιχείο pull-up φόρτιση του πυκνωτή, έξοδος προς τη V DD 13

Λογικά Κυκλώματα CMOS Χαρακτηριστική μεταφοράς τάσης 14

Χαρακτηριστική μεταφοράς τάσης CMOS Χαρακτηριστική μεταφοράς τάσης του συμμετρικού αντιστροφέα CMOS Χρήση ταιριασμένων MOSFETs: V TN = V TP =V T K n =K p =K με χρήση κατάλληλων λόγων W/L στα δύο MOSFETs Διακρίνουμε 5 περιοχές λειτουργίας 15

Χαρακτηριστική μεταφοράς τάσης CMOS Έχει θεωρηθεί V T =1V Επειδή αγνοούμε την πεπερασμένη αντίσταση εξόδου στον κορεσμό, το κέρδος του αντιστροφέα στην περιοχή 3 είναι άπειρο 16

Χαρακτηριστική μεταφοράς τάσης CMOS Το όριο ανάμεσα στις περιοχές 2 και 3 είναιτοόριοανάμεσαστις περιοχές κόρου και γραμμικής λειτουργίας για το τρανζίστορ PMOS u SD u SG +V TP (V DD -u o ) (V DD -u I )-1 u o u I +1 Το όριο ανάμεσα στις περιοχές 3 και 4 καθορίζεται από τον κόρο του NMOS u DS u GS +V TN u o u I -1 17

Χαρακτηριστική μεταφοράς τάσης CMOS Χαρακτηριστικές μεταφοράς τάσης για έναν συμμετρικό αντιστροφέα CMOS για διάφορες τιμές V DD Τα V OH, V OL καθορίζονται πάντα από τις δύο τάσεις τροφοδοσίας Για συμμετρική σχεδίαση η μετάβαση ανάμεσα σε V OH, V OL επικεντρώνεται στην u I =V DD /2 H u o =u I τέμνει την κάθε χαρακτηριστική στο μέσου του κατακόρυφου τμήματός της 18

Χαρακτηριστική μεταφοράς τάσης CMOS Περίπτωση μη συμμετρικής σχεδίασης: Η μετάβαση απομακρύνεται από V DD /2 Ορισμός: K R =K n /K p K R αναπαριστά τη σχετική ικανότητα αγωγής ρεύματος των NMOS και PMOS K R >1 η ικανότητααγωγήςρεύματος του NMOS > από του PMOS η μετάβαση μετακινείται σε u I <V DD /2 K R <1 η ικανότητααγωγήςρεύματος του NMOS < από του PMOS η μετάβαση μετακινείται σε u I >V DD /2 19

Λογικά Κυκλώματα CMOS Περιθώρια θορύβου 20

Περιθώρια θορύβου Για τον συμμετρικό αντιστροφέα: 1 V = 5 V 2 V 8 ( ) IH DD T 1 V = 3 V + 2 V 8 ( ) IL DD T 1 NM = V V = 3 V + 2 V 8 ( ) H OH IH DD T 1 NM = V V = 3 V + 2 V 8 ( ) L IL OL DD T 21

Περιθώρια θορύβου Μη συμμετρικός αντιστροφέας: Τα περιθώρια θορύβου συναρτήσει της K R V DD =5V, V TN =1V, V TP =-1V Για K R =1 (συμμετρική περίπτωση), τα περιθώρια θορύβου είναι και τα δύο περίπου ίσα με 2.1V, σχεδόν ίσα με V DD /2 22

Λογικά Κυκλώματα CMOS Κατανάλωση ισχύος 23

Κατανάλωση ισχύος CMOS Η κατανάλωση ισχύος χωρίζεται σε στατική και δυναμική κατανάλωση Η στατική κατανάλωση της CMOS θεωρείται μηδενική, αφού σε οποιαδήποτε σταθερή κατάσταση δεν υπάρχει άμεση διαδρομή συνεχούς ρεύματος ανάμεσα στις τάσεις τροφοδοσίας VDD και γείωση Σε εφαρμογές πολύ μικρής ισχύος ή σε σχεδιάσεις IC με εξαιρετικά μεγάλο αριθμό πυλών, η στατική κατανάλωση μπορεί να είναι σημαντική Η πραγματική στατική κατανάλωση ισχύος είναι μη μηδενική λόγω ρευμάτων διαρροής στις ανάστροφα πολωμένες επαφές απαγωγούυποστρώματος των NMOS και PMOS και στις μεγάλες επιφάνειες τωνανάστροφαπολωμένωνπεριοχώντωνφρεάτων-n (ή φρεάτων-p) 24

Κατανάλωση ισχύος CMOS Η δυναμική κατανάλωση ισχύος έχει δύο συνιστώσες: 1 ος Μηχανισμός: Καθώς η πύλη φορτίζει και εκφορτίζει τη χωρητικότητα φόρτου C με μια συχνότητα f, η κατανάλωση δίνεται ως: P = CV f D 2 DD την οποία έχουμε δει και στην περίπτωση της λογικής NMOS στην προηγούμενη διάλεξη 25

Κατανάλωση ισχύος CMOS Η δυναμική κατανάλωση ισχύος έχει δύο συνιστώσες: 2 ος Μηχανισμός: Κατά τη διάρκεια της μεταγωγής της λογικής πύλης διέρχεται ένα ρεύμα διαμέσου του αντιστροφέα και ας είναι η χωρητικότητα φόρτου μηδενική Για u I <V TN και u I >V DD - V TP, ρεύμα=0 αφού είτε το NMOS είτε το PMOS είναι off Peak τιμή του ρεύματος για u I =u o =V DD /2 26

Κατανάλωση ισχύος CMOS Ο παλμός ρεύματος στο πεδίο του χρόνου Σε κυκλώματα CMOS μεγάλης ταχύτητας η δεύτερη συνιστώσα δυναμικής κατανάλωσης ισχύος μπορεί να προσεγγίσει το 20 μέχρι 30% τηςπρώτηςσυνιστώσας 27

Λογικά Κυκλώματα CMOS Οι πύλες CMOS NOR και NAND 28

Οι πύλες CMOS NOR και NAND Δομή μιας γενικής στατικής λογικής πύλης Για κάθε είσοδο υπάρχει ένα τρανζίστορ στο δικτύωμα NMOS και ένα στο δικτύωμα PMOS Όταν υπάρχει αγώγιμη διαδρομή μέσω του δικτυώματος NMOS δεν πρέπει να υπάρχει μέσω του PMOS και το αντίστροφο Οι αγώγιμες διαδρομές είναι η μία το λογικό συμπλήρωμα της άλλης 29

Οι πύλες CMOS NOR και NAND Πύλη NOR CMOS δύο εισόδων και αντιστροφέας αναφοράς Το NMOS δικτύωμα είναι πανομοιότυπο με εκείνο της πύλης NOR NMOS (προηγούμενη διάλεξη) Στο PMOS τοποθετούμε δύο τρανζίστορ σε σειρά για να μην υπάρχει στατική διαδρομή ρεύματος διαμέσου της πύλης όταν τουλάχιστον μία είσοδος είναι high 30

Οι πύλες CMOS NOR και NAND Συμπληρωματική φύση των αγώγιμων διαδρομών Υπάρχει μόνο μια αγώγιμη διαδρομή μέσω του PMOS δικτυώματος, για A=B=0 Γενικά μια παράλληλη διαδρομή στο NMOS αντιστοιχεί σε σειριακή διαδρομή στο PMOS και αντίστροφα Υπάρχει συγκεκριμένη μέθοδος για την υλοποίηση των δύο δικτυωμάτων, θα παρουσιαστεί σε επόμενη διάλεξη 31

Οι πύλες CMOS NOR και NAND Παράδειγμα διαστασιολόγησης των στοιχείων: Θέλουμε να εξασφαλίσουμε την ίδια ικανότητα οδήγησης ρεύματος και στις δύο κατευθύνσεις, pull-up και pull-down κάτω από τις χειρότερες συνθήκες όσον αφορά τα σήματα εισόδου Τα NMOS πρέπει να έχουν το ίδιο μέγεθος με του αντιστροφέα αναφοράς (στην καλύτερη περίπτωση θα έχουν, λοιπόν, διπλάσια ικανότητα οδήγησης ρεύματος) Τα PMOS πρέπει να είναι διπλάσια σε μέγεθος επειδή είναι συνδεδεμένα σε σειρά αντιστροφέας αναφοράς 32

Οι πύλες CMOS NOR και NAND Φαινόμενο σώματος Στο εσωτερικό PMOS το υπόστρωμά του δεν συνδέεται με την πηγή του Κατά τη διάρκεια της μεταγωγής, η τάση κατωφλίου του V TP μεταβάλλεται καθώς μεταβάλλεται η V SB Στη σταθερή κατάσταση με u o =V OH, όλοι οι κόμβοι πηγής και απαγωγού των PMOS είναι σε τάση V DD Επομένως, η ολική αντίσταση-on PMOS δεν επηρεάζεται από το φαινόμενο σώματος Στη μεταβατική απόκριση είναι V TP > V TOP επιβραδύνεται λίγο ο χρόνος ανόδου της εξόδου της πύλης αντιστροφέας αναφοράς 33

Οι πύλες CMOS NOR και NAND Πύλη NOR CMOS τριών εισόδων Στο PMOS υπάρχουν τρία τρανζίστορ σε σειρά Παράδειγμα διαστασιολόγησης των στοιχείων: Το κάθε PMOS πρέπει να είναι τριπλάσιου μεγέθους από εκείνο του αντιστροφέα αναφοράς για να παρέχει την ίδια ικανότητα οδήγησης ρεύματος, εφόσον τα PMOS είναι σε σειρά Το κάθε NMOS έχει ίδιο μέγεθος με εκείνο του αντιστροφέα αναφοράς 34

Οι πύλες CMOS NOR και NAND Πύλη NAND CMOS δύο εισόδων Στο ΝMOS υπάρχουν δύο τρανζίστορ σε σειρά Παράδειγμα διαστασιολόγησης των στοιχείων: Το κάθε ΝMOS πρέπει να είναι διπλάσιου μεγέθους από εκείνο του αντιστροφέα αναφοράς για να παρέχει την ίδια ικανότητα οδήγησης ρεύματος, εφόσον τα ΝMOS είναι σε σειρά Το κάθε PMOS έχει ίδιο μέγεθος με εκείνο του αντιστροφέα αναφοράς 35

Οι πύλες CMOS NOR και NAND Υπάρχει μόνο μια αγώγιμη διαδρομή μέσω του NMOS δικτυώματος, για A=B=1 36

Οι πύλες CMOS NOR και NAND Πύλη NAND CMOS πέντε εισόδων Στο ΝMOS υπάρχουν πέντε τρανζίστορ σε σειρά Παράδειγμα διαστασιολόγησης των στοιχείων: Το κάθε ΝMOS πρέπει να είναι πενταπλάσιου μεγέθους από εκείνο του αντιστροφέα αναφοράς για να παρέχει την ίδια ικανότητα οδήγησης ρεύματος, εφόσον τα ΝMOS είναι σε σειρά Το κάθε PMOS έχει ίδιο μέγεθος με εκείνο του αντιστροφέα αναφοράς 37

Οι πύλες CMOS NOR και NAND Αν υποθέσουμε ότι η κινητικότητα των ηλεκτρονίων είναι περίπου δύο φορές μεγαλύτερη από αυτή των οπών τότε NOR: (W/L) p 4(W/L) n NAND: (W/L) p (W/L) n ΗπύληNAND δύο εισόδων καταλαμβάνει μικρότερο εμβαδόν στο πυρίτιο από μια πύλη NOR δύο εισόδων NOR N εισόδων:(w/l) p 2N(W/L) n NAND N εισόδων :(W/L) p (Ν/2)(W/L) n 38

Τάση κατωφλίου πύλης πολλών εισόδων Ακόμα και αν η διαστασιολόγηση γίνει όπως παρουσιάστηκε (με κριτήριο την ικανότητα οδήγησης ρεύματος), η τάση κατωφλίου πύλης διαφέρει από την ιδανική τιμή V DD /2 Μη ταίριασμα των στοιχείων Για τα στοιχεία που είναι συνδεδεμένα στη σειρά (εκτός από ένα) υπάρχει το φαινόμενο σώματος Η τάση κατωφλίου πύλης εξαρτάται από τις τιμές σήματος στις άλλες εισόδους της πύλης 39

Οι πύλες CMOS NOR και NAND Σύγκριση της CMOS με την NMOS λογική: Πλεονεκτήματα Σχεδόν μηδενική στατική κατανάλωση ισχύος Στάθμες εξόδου ίσες με τις δύο τροφοδοσίες, βελτιωμένα περιθώρια θορύβου Μεγαλύτερη δυνατότητα οδήγησης στην έξοδο Μειονεκτήματα Μεγαλύτερη επιφάνεια (μικρότερη πυκνότητα ολοκλήρωσης), γιατί για κάθε λογική είσοδο χρειάζεται δύο MOSFETs 40

Λογικά Κυκλώματα CMOS Ασκήσεις 41

Άσκηση 1 Εκφώνηση (προς λύση) Ποια είναι τα περιθώρια θορύβου ενός αντιστροφέα ελαχίστου μεγέθους, στον οποίο και οι δύο λόγοι W/L είναι 2/1, και είναι V DD =5v και V TN = -V TP =1V. 42

Άσκηση 2 Εκφώνηση (προς λύση) (α) Ένας αντιστροφέας CMOS έχει (W/L) N =20/1, (W/L) P =20/1 και V DD =5V. Ποιο είναι το ρεύμα κορυφής στην λογική πύλη, και σε ποια τάση εισόδου προκύπτει; (β) Επαναλάβατε για VDD=3.3V. 43

Άσκηση 3 Εκφώνηση (προς λύση) (α) Να σχεδιάσετε το κυκλωματικό διάγραμμα για μία πύλη NOR τεσσάρων εισόδων. Ποιοι είναι οι λόγοι W/L των MOSFET, με βάση τη σχεδίαση του αντιστροφέα αναφοράς στη διαφάνεια 32; (β) Ποιοι είναι οι λόγοι W/L αν η πύλη NOR πρέπει να οδηγήσει διπλάσια χωρητικότητα εξόδου με την ίδια καθυστέρηση με αυτή του αντιστροφέα αναφοράς; 44

Άσκηση 4 Εκφώνηση (προς λύση) (α) Να σχεδιάσετε το κυκλωματικό διάγραμμα για μία πύλη NAND τεσσάρων εισόδων. Ποιοι είναι οι λόγοι W/L των MOSFET, με βάση τη σχεδίαση του αντιστροφέα αναφοράς στη διαφάνεια 32; (β) Ποιοι είναι οι λόγοι W/L αν η πύλη NAND πρέπει να οδηγήσει διπλάσια χωρητικότητα εξόδου με την ίδια καθυστέρηση με αυτή του αντιστροφέα αναφοράς; 45

Άσκηση 5 Εκφώνηση (προς λύση) Για την πύλη NOR του σχήματος θεωρούμε ότι K 2 =K 4 =2K 1 =2K 3 και ότι όλα τα στοιχεία έχουν V T =1V. Υπολογίσατε την τιμή της τάσης κατωφλίου πύλης V TH (για ποια είσοδο γίνεται το switching) αν: (α) ο ακροδέκτης εισόδου B συνδέεται με την γη. (β) οι ακροδέκτες εισόδου Α και Β συνδέονται μεταξύ τους. Η τάση τροφοδοσίας είναι V DD = 5V και το φαινόμενο σώματος στο Q2 αγνοείται. 46

Άσκηση 6 Εκφώνηση (προς λύση) ΗπύληCMOS του σχήματος αποκαλείται ψευδο-nmos. Να βρείτε την V OH και την V OL για την πύλη αυτή. 47

Άσκηση 7 Εκφώνηση (α) Να υπολογίσετε την τάση στην οποία είναι u o =u i για έναν αντιστροφέα CMOS με K n =K p (Βοήθημα: Πάντοτε να θυμάστε ότι I DSN =I DSP ). Να χρησιμοποιήσετε V DD =5V, V TN =1V, V TP =-1V. (β) Να επαναλάβετε τους υπολογισμούς στο (α) για έναν αντιστροφέα CMOS με K n =2.5K p. 48

Άσκηση 7 Λύση Τα δύο MOSFETs βρίσκονται στην περιοχή κορεσμού και ισχύει: IDSN Kn = Θέτουμε K R =K n /K p και έχουμε: K u i R K 2 ( V ) = Kp( V V ) 2 2 ( u V ) = Kp( u V V ) i IDSP TN Kn V i VDD + VTP + VTN KR ui = ( 1+ KR ) Συνεπώς: για την πρώτη περίπτωση έχουμε u i = u o =2.5V για την δεύτερη περίπτωση έχουμε u i = u o =2.16V GSn DD TN 2 2 ( ui VTN ) = ( ui VDD VTP ) ( u V ) = ( V + V u ) R i TN DD TP TP ( 1+ KR ) = ( VDD + VTP + VTN KR ) ( ) i GSp TP 2 49

Άσκηση 8 Εκφώνηση Ποιο είναι το μέγιστο ρεύμα που μπορεί να απορροφήσει στην έξοδό του ο αντιστροφέας CMOS όταν η τάση εξόδου δεν ξεπερνά τα 0.5V. Επίσης υπολογίστε το μέγιστο ρεύμα που μπορεί να δώσει στην έξοδό του ο αντιστροφέας, όταν η τάση εξόδου είναι κοντά στα V DD -0.5V. Δεδομένα του προβλήματος είναι: μ n C OX = 2μ p C OX = 20μΑ/V 2, (W/L) P = 2(W/L) N = 20/5, V TN = -V TP = 1V και V DD = 5V. 50

Άσκηση 8 Λύση (α). Όταν η τάση εξόδου είναι περίπου 0.5V το Q n είναι στην ωμική περιοχή και είναι αυτό που απορροφά ρεύμα από την έξοδο. Επιπλέον θεωρούμε ότι η τάση εισόδου στον αντιστροφέα είναι V DD. Το μέγιστο ρεύμα που μπορεί να απορροφήσει το Q n είναι: (β). Όταν η τάση εξόδου είναι περίπου V DD -0.5V το Q p είναι στην ωμική περιοχή και είναι αυτό που δίνει ρεύμα από την έξοδο. Επιπλέον θεωρούμε ότι η τάση εισόδου στον αντιστροφέα είναι 0V. Το μέγιστο ρεύμα που μπορεί να δώσει το Q p είναι: 51 I I I I I I DSN DSN DSN DSP DSN DSN = 1 μnc 2 OX 1 10 = 20 2 5 = 75μΑ 1 = μpc 2 1 = 10 2 = 75μΑ OX 20 5 W L N 2 ( 2V ( V V ) V ) DS GS 2 ( 2 0.5( 5 1) 0.5 ) W L P T DS 2 ( 2V ( V V ) V ) DS GS 2 ( 2 0.5( 5 + 1) 0.5 ) T DS

Άσκηση 9 Εκφώνηση Ένας αντιστροφέας CMOS χρησιμοποιεί τρανζίστορ καναλιού n και p ίδιων διαστάσεων. Αν μ n =2μ p, V T =1V και V DD = 5V, βρείτε τις V IL και V IH και κατά συνέπεια τα περιθώρια θορύβου. 52

Άσκηση 9 Λύση Ο λόγος K R για τον αντιστροφέα είναι 2. Συνεπώς έχουμε: V V IH IL 2K = 2 = R ( VDD VTN + VTP ) ( KR 1) 1+ 3KR KR ( VDD VTN + VTP ) ( K 1) 1+ 3K R R ( VDD KRVTN + VTP ) ( K 1) R ( VDD KRVTN + VTP ) ( K 1) R = 2.54V = 1.21V Τα Noise Margins είναι: N N MH ML = V = V OH IL V V OL IH = 2.46V = 1.21V 53

Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα ΨηφιακάΟλοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου 2008 54