Καταστάσεων. Καταστάσεων

Σχετικά έγγραφα
6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Κυκλώµατα. Εισαγωγή. Συνδυαστικό Κύκλωµα

Ελίνα Μακρή

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

8.1 Θεωρητική εισαγωγή

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Σχεδίαση Ψηφιακών Συστηµάτων

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Αρχιτεκτονικές Υπολογιστών

Ψηφιακή Λογική Σχεδίαση

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

Ψηφιακή Λογική Σχεδίαση

Ψηφιακή Λογική Σχεδίαση

f(x, y, z) = y z + xz

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Παράδειγµα: Καταχωρητής 2-bit. Καταχωρητής 4-bit. Μνήµη Καταχωρητών

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ. Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 15: Καταχωρητές (Registers)

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

βαθµίδων µε D FLIP-FLOP. Μονάδες 5

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Εισαγωγή στην πληροφορική

7 η Θεµατική Ενότητα : Καταχωρητές, Μετρητές και Μονάδες Μνήµης

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

2 η Θεµατική Ενότητα : Σύνθετα Συνδυαστικά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

PLD. Εισαγωγή. 5 η Θεµατική Ενότητα : Συνδυαστικά. PLAs. PLDs FPGAs

ε. Ένα κύκλωμα το οποίο παράγει τετραγωνικούς παλμούς και απαιτείται εξωτερική διέγερση ονομάζεται ασταθής πολυδονητής Λ

Εργαστήριο Ψηφιακής Σχεδίασης

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΚΑΤΑΧΩΡΗΤΕΣ ΟΛΙΣΘΗΤΕΣ

Ακολουθιακό κύκλωμα Η έξοδος του κυκλώματος εξαρτάται από τις τιμές εισόδου ΚΑΙ από την προηγούμενη κατάσταση του κυκλώματος

Ελίνα Μακρή

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

Ψηφιακή Λογική Σχεδίαση

Περιεχόµενα. Πρόλογος Εισαγωγή 21

Σχεδιασμός Ψηφιακών Συστημάτων

Εισαγωγή στην Πληροφορική

Ακολουθιακά Κυκλώµατα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο Ακολουθιακά Κυκλώµατα (συν.) Ακολουθιακή Λογική: Έννοια

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Καθιερωµένα Γραφικά Σύµβολα. ΗΜΥ 210: Λογικός Σχεδιασµός, Εαρινό Εξάµηνο 2005

Φόρμα Σχεδιασμού Διάλεξης (ημ/α:15/10/07, έκδοση:0.1 ) 1. Κωδικός Μαθήματος : 2. Α/Α Διάλεξης : 1 1. Τίτλος : 1. Εισαγωγή στην Αρχιτεκτονική Η/Υ

Καταχωρητές,Σύγχρονοι Μετρητές και ΑκολουθιακάΚυκλώματα

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

Περίληψη. ΗΜΥ-210: Λογικός Σχεδιασµός Εαρινό Εξάµηνο Μετρητής Ριπής (Ripple Counter) Μετρητές (Counters) Μετρητής Ριπής (συν.

ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΟΙ ΚΑΤΑΧΩΡΗΤΕΣ ΚΑΙ Η ΥΛΟΠΟΙΗΣΗ ΤΟΥΣ ΜΕ FLIP-FLOP ΚΑΙ ΠΥΛΕΣ

Οργάνωση της φυσικής δομής του ολοκληρωμένου κυκλώματος

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΑΣΚΗΣΗ 7 FLIP - FLOP

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ ΠΡΩΤΟΤΥΠΟ ΕΡΓΑΛΕΙΟ ΑΥΤΟΜΑΤΗΣ ΕΞΑΓΩΓΗΣ ΚΩΔΙΚΑ VHDL

Ολοκληρωμένα Κυκλώματα

ΚΑΤΑΧΩΡΗΤΕΣ ΣΕΙΡΙΑΚΟΙ ΚΑΙ ΠΑΡΑΛΛΗΛΟΙ ΚΑΤΑΧΩΡΗΤΕΣ. Τύποι καταχωρητών: (α) σειριακής-εισόδου-σειριακής-εξόδου, (β) σειριακήςεισόδου-παράλληλης-εξόδου,

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Καταχωρητές 1

Κεφάλαιο 4 ο. Ο Προσωπικός Υπολογιστής

13. ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Γ ΕΠΑΛ 14 / 04 / 2019

3 η Θεµατική Ενότητα : Σύγχρονα Ακολουθιακά Κυκλώµατα. Επιµέλεια διαφανειών: Χρ. Καβουσιανός

ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΡΑΓΚΙΑΟΥΡΗΣ ΝΙΚΟΛΑΟΣ

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

Ψηφιακή Λογική Σχεδίαση

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

Καταχωρητές, Μετρητές και Ακολουθιακά Κυκλώματα

26-Nov-09. ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο Καταχωρητές 1. Διδάσκουσα: Μαρία Κ. Μιχαήλ

ΠΕΡΙΕΧΟΜΕΝΑ Υλικό και Λογισμικό Αρχιτεκτονική Υπολογιστών Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΕΙΣΑΓΩΓΙΚΕΣ ΠΑΡΑΤΗΡΗΣΕΙΣ...3 ENOTHTA 5.1. ΙΑΓΡΑΜΜΑΤΑ ΑΛΓΟΡΙΘΜΙΚΩΝ ΜΗΧΑΝΩΝ ΚΑΤΑΣΤΑΣΕΩΝ 5

ΘΕΜΑΤΑ & ΑΠΑΝΤΗΣΕΙΣ Α. ΨΗΦΙΑΚΗ ΣΧΕ ΙΑΣΗ

ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΣΧΟΛΗ ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΑΠΑΝΤΗΣΕΙΣ ΘΕΜΑΤΩΝ ΕΞΕΤΑΣΕΩΝ

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Σχεδίαση Ψηφιακών Συστημάτων

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

Πρόγραμμα Επικαιροποίησης Γνώσεων Αποφοίτων. Διδάσκοντες

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

7.1 Θεωρητική εισαγωγή

ΑΠΟ ΤΑ ΘΕΜΑΤΑ ΤΩΝ ΠΑΝΕΛΛΗΝΙΩΝ ΕΞΕΤΑΣΕΩΝ ΚΕΦΑΛΑΙΟ 7-8 (ΚΑΤΑΧΩΡΗΤΕΣ & ΑΠΑΡΙΘΜΗΤΕΣ)

Σχεδίαση σε επίπεδο RTL βασισμένη στα διαγράμματα ASMD

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Σχεδίαση Βασικών Κυκλωµάτων. Χρ. Καβουσιανός. Επίκουρος Καθηγητής

Ψηφιακή Λογική Σχεδίαση

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

Περιεχόμενα. Πρώτο Κεφάλαιο. Εισαγωγή στα Ψηφιακά Συστήματα. Δεύτερο Κεφάλαιο. Αριθμητικά Συστήματα Κώδικες

Transcript:

8 η Θεµατική Ενότητα : Εισαγωγή Ησχεδίαση ενός ψηφιακού συστήµατος µπορεί να διαιρεθεί σε δύο µέρη: τα κυκλώµατα επεξεργασίας δεδοµένων και τα κυκλώµατα ελέγχου. Το κύκλωµα ελέγχου δηµιουργεί σήµατα για τον έλεγχο της λειτουργίας του επεξεργαστή. Είναι ένα ακολουθιακό κύκλωµα του οποίου οι εσωτερικές καταστάσεις καθορίζουν τις εντολές ελέγχου. Κυκλωµατικός Αλγόριθµος: είναι η λύση ενός προβλήµατος µέσω κυκλώµατος. ιάγραµµα Αλγοριθµικής Μηχανής : ένα ειδικό διάγραµµα ροής που έχει αναπτυχθεί για την περιγραφή κυκλωµατικών αλγορίθµων. Περιγράφει την σειρά των γεγονότων και την χρονική σχέση µεταξύ των καταστάσεων ενός ακολουθιακού ελεγκτή, καθώς και τα γεγονότα που συµβαίνουν κατά την εναλλαγή καταστάσεων 2

ιαγράµµατα ASM Κουτί Κατάστασης: Συµβολίζει µία κατάσταση (πράξεις καταχ.-σήµατα εξόδου) Κουτί Απόφασης: Περιγράφει το αποτέλεσµα µίας εισόδου στο υποσύστηµα ελέγχου. Κουτί Υπό Συνθήκη: Τοποθετείται πάντα σε µία από τις εξόδους ενός κουτιού απόφασης και υποδεικνύει πράξεις καταχωρητών και εξόδους 3 Μπλοκ ASM Μπλοκ ASM: To δίκτυο που αποτελείται από ένα κουτί κατάστασης και όλα τα κουτιά απόφασης και υπό-συνθήκη που συνδέονται στην έξοδό του. Έχει µία είσοδο και οσεσδήποτε εξόδους. Ένα διάγραµµα ASM αποτελείται από ένα ή περισσότερα αλληλοσυνδεόµενα µπλοκ. Κάθε µπλοκ περιγράφει τις λειτουργίες του συστήµατος σε ένα παλµό ρολογιού. Τα διαγράµµατα ASM µοιάζουν πολύ µε τα διαγράµµατα καταστάσεων: Κουτί Απόφασης = δυαδικές τιµές κατά µήκος βελών, Μπλοκ ASM = κατάσταση ακολουθιακού κυκλώµατος 4

Πράξεις Καταχωρητών Ένα ψηφιακό κύκλωµα µπορεί να οριστεί από τους καταχωρητές που περιέχει και τις πράξεις που εκτελούνται πάνω στα δεδοµένα. Οόρος καταχωρητής µε την ευρύτερη του έννοια περιλαµβάνει καταχωρητές αποθήκευσης, καταχωρητές ολίσθησης, µετρητές και τα µεµονωµένα flip flops. 5 Θέµατα Χρονισµού Ηκύρια διαφορά ανάµεσα στα συµβατικά διαγράµµατα ροής και τα διαγράµµατα ASM είναι στην ερµηνεία των χρονικών σχέσεων των διαφόρων πράξεων. Ένα µπλοκ ASM θεωρείται ότι εκτελείται σε µία µονάδα χρόνου (περίοδο ρολογιού). Πράξεις στα Κουτιά Κατάστασης = Υποσύστηµα επεξερ. δεδοµένων Μετάβαση Κατάστασης = Υποσύστηµα ελέγχου 6

Θέµατα Χρονισµού ιαφορά ιαγράµµατος ροής - ιαγράµµατος ASM: Οι πράξεις πάνω στο Ε είναι καθυστερηµένες κατά µία περίοδο ρολογιού. 7 Θέµατα Χρονισµού 8

Υλοποίηση Ελέγχου Το τµήµα ελέγχου είναι ακολουθιακό κύκλωµα και µπορεί να σχεδιαστεί µε τις γνωστές µεθόδους. Για µεγάλα κυκλώµατα (πολλές καταστάσεις) οι µέθοδοι αυτές δεν είναι πρακτικές. Πίνακας : Ένα διάγραµµα καταστάσεων µπορεί να µετατραπεί σε πίνακα καταστάσεων µε κωδικοποίηση των καταστάσεων. Τ 0 =00 Τ 1 =01 Τ 2 =11 ιαφορές Έχει πολλούς αδιάφορους όρους στις στήλες εισόδου Το πλήθος των γραµµών ισούνται µε το πλήθος των διαφορετικών δρόµων στο διάγραµµα ASM από κατάσταση σε κατάσταση 9 Υλοποίηση µε JK JG 1 =G 2 A 3 A 4 JG 2 =S KG 1 =1 KG 2 =G 1 Τ 0 =G 2 Τ 1 =G 1 G 2 Τ 2 =G 1 10

Υλοποίηση µε D και Αποκωδικοποιητή Όταν ο αριθµός των flip flop είναι µεγαλύτερος του 5, τότε οι συναρτήσεις εισόδου τους απλοποιούνται πολύ δύσκολα. Μία εναλλακτική είναι να χρησιµοποιήσουµε D ffs και να βρούµε τις συναρτήσεις εισόδου τους από τον πίνακα καταστάσεων χωρίς την χρήση πίνακα διεγέρσεων. DG 1 =G 1 G 2 A 3 A 4 DG 2 =G 1 G 2 S+G 1 G 2 DG 1 =A 3 A 4 Τ 1 DG 2 =SΤ 0 +Τ 1 11 Υλοποίηση µε 1 ff/κατάσταση Χρησιµοποιούνται τόσα ffs όσες οι καταστάσεις. Ένα µόνο ff είναι 1 κάθε χρονική στιγµή. Κωδικοποίηση κατάστασης : (00 010 00) - One Hot. Έχει µεγάλο κόστος σε χρήση ffs αλλά πολύ απλό τρόπο σχεδίασης του κυκλώµατος. DΤ 0 =Τ 2 +S Τ 0 DΤ 1 = SΤ 0 +Α 3 Τ 1 +Α 3 Α 4 Τ 1 = SΤ 0 +(Α 3 Α 4 ) T 1 DΤ 2 =A 3 A 4 Τ 1 Η κωδικοποίηση αυτή χρησιµοποιείται σε αρκετούς µικροεπεξεργαστές όπου η πολυπλοκότητα των µονάδων ελέγχου απαιτεί απλή υλοποίηση. 12

Υλοποίηση µε 1 ff/κατάσταση 13 Υλοποίηση µε Πολυπλέκτες Με χρήση πολυπλεκτών µπορούµε να δηµιουργούµε κύκλωµα το οποίο θα δείχνει την ακολουθία καταστάσεων. Τα flip flops τα αντικαθιστούµε µε καταχωρητή και οι πύλες που καθορίζουν την επόµενη κατάσταση αντικαθιστούνται µε πολυπλέκτες 14

Υλοποίηση µε Πολυπλέκτες 15 Υλοποίηση µε Πολυπλέκτες 16

Παράδειγµα Σχεδίασης Χρ. Καβουσιανός 17 Παράδειγµα Σχεδίασης 18

Παράδειγµα Σχεδίασης 19 Υλοποίηση Ελέγχου µε PLA Τα κυκλώµατα ελέγχου είναι ακολουθιακά κυκλώµατα οπότε µπορούν να κατασκευαστούν µε τις µεθόδους ακολουθιακής λογικής (πχ καταχωρητής συνδεδεµένος σε PLA) 20

Υλοποίηση Ελέγχου µε PLA 21 Υλοποίηση Ελέγχου µε PLA 22

Υλοποίηση Ελέγχου µε PLA 23