HY422 Ειςαγωγό ςτα Συςτόματα VLSI Διδϊςκων: Χ. Σωτηρύου, Βοηθόσ: Π. Ματτθαιϊκησ http://www.csd.uoc.gr/~hy422 1 Περιεχόμενα υςκευζσ ςτο Πυρίτιο Πυρίτιο n και p Δίοδοσ Θετικι, αρνθτικι πόλωςθ Εξίςωςθ IV Χωρθτικότθτα Χϊρου Αραίωςθσ Μοντζλο/παράμετροι SPICE Σρανηίςτορ Δομι Σάςθ Κατωφλίου Φαινόμενο ϊματοσ Λειτουργία Πφλθσ Καμπφλεσ Vds, Ids, Vgs Βαςικζσ Εξιςϊςεισ Μοντζλο MOSFET DSM τρανηίςτορ Κόροσ ταχφτθτασ Κακολικό μοντζλο DSM Παράμετροι SPICE PMOS τρανηίςτορ Σο τρανηίςτορ ωσ αντίςταςθ/διακόπτθσ Παραςιτικζσ Χωρθτικότθτεσ Χωρθτικότθτεσ Πφλθσ Χωρθτικότθτεσ Διάχυςθσ Αντιςτάςεισ S, D Άλλα DSM φαινόμενα 2 1

Συςκευϋσ ςτο Πυρύτιο υςκευζσ MOS τρανηίςτορ Παραςιτικζσ ςυςκευζσ Δίοδοι Παραςιτικζσ χωρθτικότθτεσ, αντιςτάςεισ διαςυνδζςεων Παραςιτικά τρανηίςτορ (διπολικά) υςκευι - υμπεριφορά - Μοντζλο Απλό μοντζλο για πρωτογενι ανάλυςθ Διαιςκθτικι ανάλυςθ Ελάχιςτθ ακρίβεια Μοντζλα SPICE Προςομοίωςθ του κυκλϊματοσ βάςθ μοντζλου καταςκευισ 3 Ενεργειακϋσ Ζώνεσ Στερεών άδεηα γεκάηε Αγώγηκε δώλε Οκνηνπνιη θή δώλε E g =~ 8eV Άδεηα αγώγηκε δώλε E g = ~1.1eV Γεκάηε νκνηνπνιηθή δώλε Άδεηα αγώγηκε δώλε Γεκάηε νκνηνπνιηθή δώλε (α) Αγωγοί (Al) (β) Μονωτές (Si0 2 ) (γ) Ημιαγωγοί (Si) 4 2

Οριςμόσ: Επύπεδο Fermi Σο Ενεργειακό επίπεδο που ζχει πικανότθτα κατάλθψθσ 50% p = 0% Αγώγηκε δώλε E g = ~1.1eV E f p = 100% Οκνηνπνιη θή δώλε 5 Κρυςταλλικό Δομό Si Σο πυρίτιο ζχει κρυςταλλικι δομι και ςκζνοσ 4. +4 +4 +4 Οπή + +4 +4 +4 - Δλεύθερο Ηλεκτρόνιο 6 3

Πυρύτιο τύπου n και p Πυρίτιο n Κρυςταλλικι δομι ποφ εμπεριζχει (α) 5-ςθενέσ άτομο +4 +4 +4 Πσρήτιο n +4 +5 P, Φώσυορος +4 +4 +4 +4 Ειεύζεξν Ηιεθηξόλην, -e 7 Πυρύτιο τύπου n και p Πυρίτιο p Κρυςταλλικι δομι ποφ εμπεριζχει (β) 3-ςθενέσ άτομο +4 +4 +4 Πσρήτιο p +4 +3 B, Βόρον +4 Ειεύζεξε Οπή, +e +4 +4 +4 8 4

Επύπεδα Fermi ςε n και p πυρύτιο Αγώγηκε δώλε Αγώγηκε δώλε E f P-type Si N-type Si E f Οκνηνπνιη θή δώλε Οκνηνπνιη θή δώλε 9 Δύοδοσ pn B Al A SiO 2 p n Διαηομή διόδοσ pn ζε διεργαζία καηαζκεσής A p n B Μονοδιάζηαηη απεικόνηζη Al A B Σύμβολο διόδοσ 10 5

Δύοδοσ pn και Χώροσ Αραύωςησ το όριο μεταξφ p και n οι πλειοδότεσ φορείσ αλλθλοεξουδετερϊνονται, με αποτζλεςμα τθν δθμιουργία θλεκτροςτατικοφ δυναμικοφ 11 Χώροσ Αραύωςησ pn - Ανϊλυςη hole diffusion electron diffusion p n (a) Current flow. Charge Density hole drift electron drift - + x Distance (b) Charge density. Electrical Field x (c) Electric field. Potential -W 1 V W 2 x (d) Electrostatic potential. 12 6

Λειτουργύα Διόδου ςε Κύκλωμα Η δίοδοσ επιτρζπει τθν ροι ρεφματοσ ςε μία μόνο κατεφκυνςθ 13 Επύπεδα Fermi ςτη Δύοδο P-type Si -e ΔV E c N-type Si E v 14 7

Λειτουργύα Διόδου 15 Θετικό Πόλωςη p n (W 2 ) p n0 L p n p0 p-region -W 1 0 W 2 n-region x 16 diffusion Απουεύγοσμε σε ψηυιακά κσκλώματα 8

Αρνητικό Πόλωςη p n0 n p0 p-region -W 1 0 W 2 n-region x diffusion 17 Σσνήθης Λειτοσργία Εξϊρτηςη V-I ςτην Δύοδο 18 9

Αναλυτικϊ Μοντϋλα V D + I D = I S (e V D/ T 1) V D + + I D V Don V Don = 0.7V (α) Ιδαληθό Μνληέιν Δηόδνπ (β) Απινϊθό Πξωηνγελέο Μνληέιν 19 Χωρητικότητα Ένωςησ pn 20 10

Χωρητικότητα Ένωςησ pn Για μεγάλεσ διαφοροποιιςεισ τθσ τάςθσ, ΔVD, ζχουμε: C eq Q V j D Qj( V V high ) high Q( V Vlow low ) K eq C j 0 Όπου το K eq υπολογίηεται ωσ: K eq ( V high m 0 V )(1 low m) ( 0 V high ) 1 m ( 0 V low ) 1 m 21 Χωρητικότητα Διϊχυςησ 22 11

I D (A) 28/2/2011 Δευτερογενό Φαινόμενα 0.1 0 0.1 25.0 15.0 5.0 0 5.0 V D (V) Avalanche Breakdown 23 Μοντϋλο Διόδου ςτο SPICE R S + V D - I D C D I D υπολογίηεται από τθν εξίςωςθ ρεφματοσ C D υπολογίηεται από εξίςωςθ χωρθτικότθτασ R S αντιςτοιχεί ςτθν αντίςταςθ ςε ςειρά τθσ διόδου 24 12

Παρϊμετροι SPICE Διόδου 25 Τι εύναι το τρανζύςτορ; Δηαθόπηεο! Έλα MOS Τξαλδίζηνξ V GS V T R on V GS S D 26 13

Τριςδιϊςτατη όψη Τρανζύςτορ MOSFET 27 MOS Τρανζύςτορ Τύποι, Σύμβολα D D G G S S D D G G B S S 28 14

Δομό NMOS Τρανζύςτορ 29 Δομό NMOS Τρανζύςτορ Τπόςτρωμα ελαφριάσ πυκνϊτθτασ p 2 ςθμεία υψθλισ πυκνότθτασ n Η περιοχι μεταξφ τουσ ονομάηεται «κανάλι» Σο κανάλι καλφπτεται απο λεπτό μονωτικό ςτρϊμα SiO 2 Ακριβϊσ απο πάνω βρίςκεται ζνα θλεκτρόδιο πολυ-si καί ονομάηεται πφλθ Σο SiO 2 δζν επιτρζπει ροι ρεφματοσ μεταξφ πφλθσ καί καναλιοφ 30 15

V T (V) 28/2/2011 Τϊςη Κατωφλύου Threshold Voltage S + V GS - G D n+ n+ n-channel p-substrate Depletion Region B 31 Φαινόμενο Σώματοσ - The Body Effect 0.9 0.85 0.8 0.75 0.7 0.65 0.6 0.55 0.5 0.45 0.4-2.5-2 -1.5-1 -0.5 0 V (V) BS 32 16

Τϊςη Κατωφλύου Εξϊρτηςη ςτο V SB 33 Λειτουργύα Πύλησ NMOS υςςϊρευςθ όταν V gs << V T 34 17

Λειτουργύα Πύλησ NMOS Αραίωςθ όταν V gs =~V T 35 Λειτουργύα Πύλησ NMOS Αντιςτροφι όταν V gs > V T 36 18

Λειτουργύα NMOS Τρανζύςτορ Άν V gs > V T, αλλά V ds =0 37 Λειτουργύα NMOS Τρανζύςτορ Άν V ds < V gs V T Μείωζε πάρνπο θαλαιηνύ θαηά ην κήθνο ηνπ 38 19

Λειτουργύα NMOS Τρανζύςτορ Άν V ds V gs V T Τν θαλάιη δηαθόπηεηαη 39 Λειτουργύα NMOS Τρανζύςτορ Βαςίηεται ςτιν επιρροι του θλεκτρικοφ πεδίου που δθμιουργεί θ πφλθ (FET) Μια ςυςκευι MOS είναι ενασ διακόπτθσ ελεγχόμενοσ απο το V gs Άν V gs = 0, τότε I ds = ~0 Άν V gs V T, καί V ds > 0, τότε υπάρχει ροι θλεκτρονίων Η αφξθςθ του δυναμικοφ Vds επθρρεάηει τθν μορφι του καναλιοφ: το άκρο ειςροισ (πθγι) θ διαφορά είναι Vgs το άκρο εκροισ (καταβόκρα) θ διαφορά είναι Vgd Άν V gd < V T, τότε το κανάλι διακόπτεται 40 20

I D (A) 28/2/2011 Καμπύλη IV ενόσ τρανζύςτορ -4 x 10 6 VGS= 2.5 V 5 4 3 2 Resistive Saturation VGS= 2.0 V V DS = V GS - V T VGS= 1.5 V Quadratic Relationship 1 VGS= 1.0 V 0 0 0.5 1 1.5 2 2.5 V DS (V) 41 Τρανζύςτορ ςτην γραμμικό περιοχό S V GS G V DS D I D n + V(x) + n + L x p-substrate B Τάζεηο MOS ζηελ γξακκηθή πεξηνρή 42 21

Τρανζύςτορ ςε κόρο V GS G V DS > V GS - V T S D n+ - V GS - V T + n+ Αποκοπή 43 Βαςικϋσ Σχϋςεισ IV Τρανζύςτορ 44 22

Τρανζύςτορ ςε λειτουργύα Καλάιη Πύιε SiO 2 45 Μοντϋλο MOSFET Τρανζύςτορ 46 23

I D (A) n (m/s) 28/2/2011 Καμπύλεσ IV ςε DSM Τρανζύςτορ -4 2.5 x 10 2 Early Saturation VGS= 2.5 V 1.5 1 VGS= 2.0 V VGS= 1.5 V Linear Relationship 0.5 VGS= 1.0 V 0 0 0.5 1 1.5 2 2.5 V DS (V) 47 Κόροσ Ταχύτητασ sat = 105 Constant velocity Constant mobility (slope = µ) c = 1.5 (V/µm) 48 24

I D (A) I D (A) 28/2/2011 Σύγκριςη I D Long-channel device V GS = V DD Short-channel device V DSAT V GS - V T V DS 49 I D καύ V GS 6 x 10-4 2.5 x 10-4 5 4 quadratic 2 1.5 γραμμική 3 2 1 1 0 0 0.5 1 1.5 2 2.5 V GS (V) Long Channel 0.5 quadratic 0 0 0.5 1 1.5 2 2.5 V GS (V) Short Channel 50 25

I D (A) I D (A) 28/2/2011 I D καύ V DS 6 x 10-4 5 VGS= 2.5 V -4 2.5 x 10 2 VGS= 2.5 V 4 3 2 1 Resistive Saturation VGS= 2.0 V 0 0 0.5 1 1.5 2 2.5 V DS (V) Long Channel V DS = V GS - V T VGS= 1.5 V VGS= 1.0 V 1.5 1 0.5 VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V 0 0 0.5 1 1.5 2 2.5 V DS (V) Short Channel 51 Καθολικό Μοντϋλο MOSFET G S D B 52 26

I D (A) I D (A) 28/2/2011 Απλό μοντϋλο καύ SPICE -4 x 10 2.5 2 1.5 1 Linear V DS =V DSAT Velocity Saturated 0.5 V DSAT =V GT V DS =V GT Saturated 0 0 0.5 1 1.5 2 2.5 V DS (V) 53 Τρανζύςτορ PMOS 0 x 10-4 VGS = -1.0V -0.2 VGS = -1.5V -0.4-0.6-0.8 VGS = -2.0V VGS = -2.5V Όλες οι μεταβλητές είναι ανάλογες αλλά αρνητικές -1-2.5-2 -1.5-1 -0.5 0 V DS (V) 54 27

Παρϊμετροι ενόσ μοντϋλου 0,25μm 55 Τρανζύςτορ ώσ Διακόπτησ V GS V T R on S I D D R mid V GS = V DD R 0 V DD /2 V DD V DS 56 28

R eq (Ohm) 28/2/2011 Τρανζύςτορ ώσ Διακόπτησ 7 x 105 6 5 4 3 2 1 0 0.5 1 1.5 2 2.5 V (V) DD 57 Τρανζύςτορ ώσ Διακόπτησ 58 29

Δυναμικό Συμπεριφορϊ MOS Τρανζύςτορ G C GS C GD S D C SB C GB C DB B 59 Χωρητικότητα τησ Πύλησ Πύιε P-Si Πεγή n + x d x d W Καηαβόζξα n + t ox L d Πάνω Όψη n + L n + Γιατομή Σύκπηωζε Πύιεο/Υπνζηξώκαηνο Ομείδην Πύιεο 60 30

Χωρητικότητα τησ Πύλησ G G G S C GC C GC C GC D S D S D Cut-off Resistive Saturation Σεκαληηθέο Πεξηνρέο ιεηηνπξγίαο γηα Ψεθηαθά Κπθιώκαηα: Κόρος και Αποκοπή 61 Χωρητικότητα Πύλησ WLC ox C GC WLC ox C GC 2WLC ox WLC ox 2 C GC B C GCS = C GCD WLC ox 2 C GCS C GCD 3 V GS 0 V DS /(V GS -V T ) 1 Χωρητικότητα συναρτήσει του VGS (με VDS = 0) Χωρητικότητα συναρτήσει του επιπέδου κορεσμού 62 31

Gate Capacitance (F) 28/2/2011 Μϋτρηςη τησ Χωρητικότητασ Πύλησ με SPICE I V GS 3 10 2 16 10 9 8 7 6 5 4 3 2 2 2 2 1.52 1 2 0.5 0 0.5 1 1.5 2 V GS (V) 63 Χωρητικότητα Διϊχυςησ Channel-stop implant N A 1 W Πεγή N D Side wall Bottom x j L S Side wall Καλάιη ΥπόζηξωκαN A 64 32

Χωρητικότητα Ένωςησ pn 65 Χωρητικότητα Ένωςησ pn Για μεγάλεσ διαφοροποιιςεισ τθσ τάςθσ, ΔVD, ζχουμε: C eq Q V j D Qj( V V high ) high Q( V Vlow low ) K eq C j0 Όπου το K eq υπολογίηεται ωσ: K eq ( V high m 0 V )(1 low m) ( 0 V high ) 1 m ( 0 V low ) 1 m 66 33

Χωρητικότητεσ Διεργαςύα 0.25μm Ζτςι, ςυνολικά οι χωρθτικότθτεσ ζχουν ωσ εξισ: CGS = CGCS + CGSO CGD = CGCD + CGDO CGB = CGCB (όταν είναι το τρανηίςτορ ςβθςτό) CSB = CSdiff CDB = Cddiff Παρακάτω παρακζτονται χαρακτθριςτικζσ τιμζσ για τισ ςχετικζσ παραμζτρουσ ςε διεργαςία 0.25μm. 67 Παραςιτικϋσ Αντιςτϊςεισ S, D G Polysilicon gate L D Drain contact V GS,eff S D W R S R D Drain 68 34

Το υπό-του-1μm Τρανζύςτορ Διαφοροποιήςεισ Δυναμικοφ Κατωφλίου Αγωγιμότητα κάτω από το Vt Σημαντικέσ Παραςιτικέσ Αντιςτάςεισ 69 Διαφοροποιόςεισ V T V T V T Long-channel threshold Low V DS threshold Threshold as a function of the length (for low V DS ) L V DS Drain-induced barrier lowering (for low L) 70 35

I D (A) 28/2/2011 Αγωγιμότητα για V g < V T 10-2 The Slope Factor 10-4 Γραμμική I D ~ I 0 e qvgs nkt, n 1 C C D ox 10-6 10-8 Τετράγωνο S is V GS for I D2 /I D1 =10 10-10 Εκθετική 10-12 V T 0 0.5 1 1.5 2 2.5 V GS (V) Typical values for S: 60.. 100 mv/decade 71 I D καύ V GS ενώ V g < V T D qvgs nkt 0 I I e 1 e qvds kt V DS from 0 to 0.5V 72 36

I D καύ V DS ενώ V g < V T I D I e 0 qvgs nkt 1 e qvds kt 1 V DS V GS from 0 to 0.3V 73 Περύληψη περιοχών λειτουργύασ Τρανζύςτορ MOSFET Ιςχυρι Αντιςτροφι V GS >V T Γραμμικι (ωσ Αντίςταςθ) V DS <V DSAT Κόροσ (τακερό Ρεφμα) V DS V DSAT Αςκενισ Αντιςτροφι (υπό-κατωφλίου) V GS V T Εκκετικι εξάρτθςθ ωσ πρόσ το V GS, γραμμικι ωσ πρόσ το V DS 74 37

Latch-up, Παραςιτικό Βραχυκύκλωμα 75 Μελλοντικϋσ Προοπτικϋσ 25 nm FINFET MOS transistor 76 38