Κεφάλαιο 4 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Λογικός Φόρτος 2

Σχετικά έγγραφα
Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε αναστροφείς CMOS VLSI

Εργαστηριακή άσκηση. Θεωρητικός και πρακτικός υπολογισμός καθυστερήσεων σε λογικά δίκτυα πολλών σταδίων

Κεφάλαιο 9 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Λογικές ομές 2

Καθυστέρηση στατικών πυλών CMOS

Πολυσύνθετες πύλες. Διάλεξη 11

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. CMOS Κυκλώματα 2

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Ψηφιακή Λογική και Σχεδίαση

Κεφάλαιο 2 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab

Κεφάλαιο 4 o και 6 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Καθυστέρηση ιάδοσης Σήματος 2

ΚΥΚΛΩΜΑΤ ΚΥΚΛΩΜΑ Α Τ VLSI

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων 6: Ταχύτητα Κατανάλωση Ανοχή στον Θόρυβο


«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Κεφάλαιο 3. Λογικές Πύλες

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 23/06/2016 ΜΟΝΟ ΓΙΑ ΤΟΥΣ ΕΠΙ ΠΤΥΧΙΩ ΦΟΙΤΗΤΕΣ

Μικροηλεκτρονική - VLSI

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (9 η σειρά διαφανειών)

ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΕΧΝΟΛΟΓΙΑΣ MOS KAI CMOS

Βασικές CMOS Λογικές οικογένειες (CMOS και Domino)

7 η διάλεξη Ακολουθιακά Κυκλώματα

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΘΕΜΑ 1 ο (3.5 μονάδες) V CC R C1 R C2. R s. v o v s R L. v i I 1 I 2 ΛΥΣΗ R 10 10

Εκτέλεση πράξεων. Ψηφιακά Ηλεκτρονικά και Δυαδική Λογική. Πράξεις με δυαδικούς αριθμούς. Πράξεις με δυαδικούς αριθμούς

ΤΙ ΕΙΝΑΙ Η ΗΛΕΚΤΡΟΝΙΚΗ;

Τρανζίστορ διπολικής επαφής (BJT)

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΠΕΛΟΠΟΝΝΗΣΟΥ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ Τ.Ε. ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ.

Υ52 Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων και Συστημάτων. Δεληγιαννίδης Σταύρος Φυσικός, MsC in Microelectronic Design

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

ΤΟΠΟΛΟΓΙΕΣ ΣΥΣΤΟΙΧΙΑΣ ΔΙΑΛΕΞΗ 5

3. Μέθοδος κομβικών τάσεων 4. Μέθοδος ρευμάτων απλών βρόχων

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής

V CB V BE. Ορθό ρεύμα έγχυσης οπών. Συλλέκτης Collector. Εκπομπός Emitter. Ορθό ρεύμα έγχυσης ηλεκτρονίων. Ανάστροφο ρεύμα κόρου.

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα

Πράξεις με δυαδικούς αριθμούς

Πανεπιστήµιο Αιγαίου Τµήµα Μηχανικών Πληροφοριακών και Επικοινωνιακών Συστηµάτων. 3η Άσκηση Logical Effort - Ένα ολοκληρωµένο παράδειγµα σχεδίασης

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

ΑΣΚΗΣΗ 7. ΘΕΜΑ 1ο MINORITY A B C. C out

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 05/02/2013

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

Φυσική για Μηχανικούς

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. 4. Ο CMOS διαφορικός ενισχυτής

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I 4 η Εργαστηριακή Άσκηση

Κεφάλαια 4 ο και 6 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Τρανζίστορ Επίδρασης Πεδίου ΙΙ 2

10o ΕΡΓΑΣΤΗΡΙΟ Στοιχεία Χωροθεσίας (Layout) CMOS

ΛΥΣΕΙΣ ΕΞΕΤΑΣΗΣ ΣΤΟ ΜΑΘΗΜΑ «ΗΛΕΚΤΡΟΝΙΚΑ ΙΙ» ΗΜΕΡΟΜΗΝΙΑ: 12/09/2013

Κεφάλαιο 1 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ενισχυτές 2

Λογικά Κυκλώματα CMOS. Διάλεξη 5

K15 Ψηφιακή Λογική Σχεδίαση 6: Λογικές πύλες και λογικά κυκλώματα

Γ. Τσιατούχας. 1. Διαγράμματα Bode. VLSI systems and Computer Architecture Lab. Φροντιστήρια ΙV

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

Άδεια Χρήσης Το παρόν εκπαιδευτικό υλικό υπόκειται σε άδειες χρήσης Creative Commons. Για εκπαιδευτικό υλικό, όπως εικόνες, που υπόκειται σε άδεια

1. Φάσμα συχνοτήτων 2. Πεδίο μιγαδ

του διπολικού τρανζίστορ

Κεφάλαιο 12 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Μνήμες 2

«Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA» Εαρινό εξάμηνο

Ηλεκτρονική. Ενότητα 5: DC λειτουργία Πόλωση του διπολικού τρανζίστορ. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών

Εργαστηριακή άσκηση. Κανόνες σχεδίασης και κατασκευαστικές λεπτομέρειες στη σχεδίασης μασκών (layout) και προσομοίωσης κυκλώματος VLSI

Ανάλυση Ηλεκτρικών Κυκλωμάτων

ΑΣΚΗΣΗ 2 η N-MOS ΚΑΙ P-MOS TRANSISTOR ΩΣ ΔΙΑΚΟΠΤΗΣ

Ηλεκτροτεχνία Ηλ. Μηχανές & Εγκαταστάσεις πλοίου Βασικές αρχές ηλεκτροτεχνίας

Αναλογικά & Ψηφιακά Κυκλώματα ιαφάνειες Μαθήματος ρ. Μηχ. Μαραβελάκης Εμ.

4.2 Αναπαράσταση δυαδικών τιμών στα ψηφιακά κυκλώματα

Προγραμματισμός Ηλεκτρονικών Υπολογιστών 1

Εισαγωγή στη Σχεδίαση Κυκλωμάτων RF

6. Σχεδίαση Κυκλωμάτων Λογικής Κόμβων (ΚΑΙ), (Η)

ΤΕΧΝΟΛΟΓΙΑ ΜΕΤΡΗΣΕΩΝ. 3 η ενότητα ΡΥΘΜΙΣΗ ΣΗΜΑΤΩΝ ΚΑΙ ΠΡΟΣΑΡΜΟΓΗ ΜΕ ΤΕΧΝΙΚΕΣ ΠΑΘΗΤΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. ρ. Λάμπρος Μπισδούνης.

Γενικά Στοιχεία Ηλεκτρονικού Υπολογιστή

Φυσική για Μηχανικούς

Μικροηλεκτρονική - VLSI

ΕΧΕΙ ΤΑΞΙΝΟΜΗΘΕΙ ΑΝΑ ΕΝΟΤΗΤΑ ΚΑΙ ΑΝΑ ΤΥΠΟ ΓΙΑ ΔΙΕΥΚΟΛΥΝΣΗ ΤΗΣ ΜΕΛΕΤΗΣ ΣΑΣ ΚΑΛΗ ΕΠΙΤΥΧΙΑ ΣΤΗ ΠΡΟΣΠΑΘΕΙΑ ΣΑΣ ΚΙ 2014

Φυσική Γ' Θετικής και Τεχνολογικής Κατ/σης

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI I

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Κεφάλαιο 11. Κυκλώματα Χρονισμού

3. Δίθυρα Δικτυώματα

Το χρονικό διάστημα μέσα σε μια περίοδο που η ενέργεια του μαγνητικού πεδίου αυξάνεται ισούται με:

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (8 η σειρά διαφανειών)

3. Μετασχηματισμοί Πηγών 4. Μεταφορά Μέγιστης Ισχύος 5. Μη Γραμμικά Κυκλωματικά Στοιχεία 6. Ανάλυση Μικρού Σήματος

ΘΕΜΑ 1 ο (3 μονάδες):

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ ΠΑΤΡΑΣ 21/01/2011 ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΙΑΣ

Ανάλυση Ηλεκτρικών Κυκλωμάτων

Λυμένη άσκηση Φυσική γ γυμνασίου. Ηλεκτρικό φορτίο. Λύση

ΤΕΧΝΟΛΟΓΙΑ ΜΕΤΡΗΣΕΩΝ. 3 η ενότητα ΡΥΘΜΙΣΗ ΣΗΜΑΤΩΝ ΚΑΙ ΠΡΟΣΑΡΜΟΓΗ ΜΕ ΤΕΧΝΙΚΕΣ ΠΑΘΗΤΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. ρ. Λάμπρος Μπισδούνης.

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ ΠΑΤΡΑΣ 06/02/2009 ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΙΑΣ

ΚΕΦΑΛΑΙΟ 6 Διαφορικός ενισχυτής

Εργαστήριο Κυκλωμάτων και Συστημάτων Ενότητα 2: Γραμμικά δικτυώματα.

Υλοποίηση λογικών πυλών µε τρανζίστορ MOS. Εισαγωγή στην Ηλεκτρονική

3. Απλοποίηση Συναρτήσεων Boole

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

α) = β) Α 1 = γ) δ) Μονάδες 5

Απαντήσεις στο 1 0 Homework στην Προχωρημένη Ηλεκτρονική Εαρινό Εξάμηνο

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Άλγεβρα Boole και Λογικές Πύλες 2. Επιμέλεια Διαφανειών: Δ.

ΒΑΣΙΚΑ ΗΛΕΚΤΡΟΝΙΚΑ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ

4 η ενότητα ΕΝΙΣΧΥΤΕΣ ΠΟΛΛΩΝ ΒΑΘΜΙΔΩΝ

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (11 η σειρά διαφανειών)

Transcript:

ΚΥΚΛΩΜΑΤΑ VLSI Πανεπιστήμιο Ιωαννίνων Λογικός Φόρτος Κεφάλαιο 4 ο Τμήμα Μηχανικών Η/Υ και Πληροφορικής Γ. Τσιατούχας ΚΥΚΛΩΜΑΤΑ VLSI Διάρθρωση. Μοντέλο γραμμικής καθυστέρησης. Λογικός και ηλεκτρικός φόρτος πύλης 3. Δικτυώματα πολλαπλών επιπέδων 4. Λογικός & ηλεκτρικός φόρτος διαδρομής 5. Φόρτος διακλάδωσης 6. Καθυστέρηση διαδρομής VLSI Systems and omputer rchtecture Lab 7. Μετασχηματισμός χωρητικοτήτων 8. Βέλτιστος αριθμός λογικών επιπέδων Λογικός Φόρτος

Λογικός Φόρτος? Με τη φράση λογικός φόρτος αποδίδουμε την αγγλική έκφραση logcal effort. Παρότι μια ορθότερη μετάφραση είναι λογική προσπάθεια, αποφεύγουμε να την υιοθετήσουμε σε αυτή τη σειρά των διαλέξεων πιστεύοντας ότι η επιλεγμένη φράση ταιριάζει καλύτερα στην απόδοση των φαινομένων και είναι περισσότερο εύηχη! Λογικός Φόρτος 3 Εξαρτήσεις Καθυστέρησης Λογικών Πυλών Η καθυστέρηση μιας MOS λογικής πύλης: εξαρτάται από τα μεγέθη των τρανζίστορ που την απαρτίζουν, εξαρτάται από τον τύπο της πύλης (τοπολογία), εξαρτάται από το φόρτο που οδηγεί στην έξοδό της, εξαρτάται τέλος από την τεχνολογία κατασκευής. Λογικός Φόρτος 4

Μοντέλο Καθυστέρησης Διακοπτών Έστω ότι η ευκινησία των ηλεκτρονίων είναι διπλάσια εκείνης των οπών (γ=). R eq Μοντέλο MOS R p B R p R p R p B R n R n L ΝΟΤ L B R n NND nt R n R p R n B nt L NOR Λογικός Φόρτος 5 Μοντέλο Λογικής Πύλης Το μοντέλο μιας λογικής πύλης μπορεί να ιδωθεί ως η τοπολογία ενός κυκλώματος Πύλης αναφοράς (template), η οποία κλιμακώνεται κατά ένα παράγοντα α. Γενικό Μοντέλο Πύλης n R u out n α t n R d p out p α pt R R u R d Rt α (συνήθως επιδιώκουμε R u =R d ) Λογικός Φόρτος 6 3

Η Περίπτωση του Αναστροφέα Κύκλωμα αναφοράς (template crcut) ενός MOS αναστροφέα n W p /L p out W n /L n R t t κ κ μ W L n L n n W n n κ W L κ μ p p L p p W (υπόθεση ίσων αντιστάσεων φόρτισης (R u ) και εκφόρτισης (R d )) p όπου κ και κ σταθερές που εξαρτώνται από την κατασκευαστική διαδικασία Λογικός Φόρτος 7 Καθυστέρηση Λογικής Πύλης (Ι) Η καθυστέρηση διάδοσης σήματος μέσα από μία λογική πύλη σχετίζεται με την R καθυστέρηση φόρτισης και εκφόρτισης της συνολικής χωρητικότητας στον κόμβο εξόδου της πύλης. d abs κr ( out p ) R =R t /α Rt κ α n out n Rt κ α α pt κrtt n =α t out n κr t pt όπου κ σταθερά που συσχετίζει τις σταθερές κ και κ Λογικός Φόρτος 8 4

Καθυστέρηση Λογικής Πύλης (ΙΙ) d abs κr κr t t tnv out n tnv κrt Rt Rtnv pt t tnv out n Πολλαπλασιάζουμε και διαιρούμε με το R t nv. t nv του αναστροφέα αναφοράς. R R t tnv pt tnv g R τ R tnv gh p τ f p τ d t t tnv τ κr t nv tnv h out n f p R g h R t tnv pt tnv Λογικός Φόρτος 9 Καθυστέρηση Φόρτου και Παρασιτική d abs d τ () d abs = απόλυτη καθυστέρηση d= σχετική καθυστέρηση (μη εκφρασμένη σε μονάδες χρόνου) τ = μονάδα καθυστέρησης (καθορίζεται από την τεχνολογία κατασκευής) d f p () f= καθυστέρηση φόρτου ή φόρτος επιπέδου, καθυστέρηση ανάλογη του φόρτου στην έξοδο της λογικής πύλης καθώς και των ιδιοτήτων της πύλης. p= παρασιτική καθυστέρηση, ενδογενής και αμετάβλητη καθυστέρηση της λογικής πύλης που οφείλεται στην εσωτερική της χωρητικότητα. Λογικός Φόρτος 0 5

Λογικός και Ηλεκτρικός Φόρτος f g h (3) g = λογικός φόρτος, αντιπροσωπεύει την επίδραση της τοπολογίας της πύλης στην ικανότητά της να δίνει στην έξοδό της ρεύμα. Είναι ανεξάρτητος από το μέγεθος των τρανζίστορ της πύλης. h= ηλεκτρικός φόρτος, περιγράφει πως το ηλεκτρικό περιβάλλον (φόρτος) της πύλης επηρεάζει την ταχύτητα και πως το μέγεθος των τρανζίστορ της πύλης καθορίζει την ικανότητά της να οδηγήσει αυτό το φόρτο. out h (4) όπου out ο χωρητικός φόρτος στην έξοδο της πύλης και n ηφαινόμενη χωρητικότητα στον ακροδέκτη εισόδου της λογικής πύλης. n Λογικός Φόρτος Εξίσωση Καθυστέρησης Λογικών Πυλών d g h p (5) Ολογικός και ο ηλεκτρικός ςφόρτος συμβάλουν κατά τον ίδιο τρόπο στην καθυστέρηση μιας λογικής πύλης. Ο λογικός φόρτος εξαρτάται αποκλειστικά από την τοπολογία της πύλης και όχι από το φόρτο που οδηγεί ή το μέγεθος των τρανζίστορ της. Η παρασιτική καθυστέρηση είναι ενδογενής και σε μεγάλο βαθμό ανεξάρτητη του μεγέθους των τρανζίστορ της λογικής πύλης. Τύπος Πύλης NOT Αριθμός Εισόδων 3 4 5 n NND 4/3 5/3 6/3 7/3 (n+)/3 NOR 5/3 7/3 9/3 /3 (n+)/3 MUX XOR 4 3 Πίνακας : Λογικός φόρτος στατικών MOS πυλών με γ= (δηλ. W p =W n ). Λογικός Φόρτος 6

Προσδιορισμός Λογικού Φόρτου Ο λογικός φόρτος ενός αναστροφέα είναι μονάδα εξ ορισμού! Ο λογικός φόρτος μιας λογικής πύλης είναι ο λόγος της χωρητικότητας εισόδου της πύλης προς τη χωρητικότητα εισόδου ενός αναστροφέα, όταν η πύλη παρέχει το ίδιο ρεύμα οδήγησης στην έξοδό της με αυτό του αναστροφέα. Ο λογικός φόρτος αυξάνει με την πολυπλοκότητα της τοπολογίας της πύλης. (Η χωρητικότητα εισόδου μπορεί να εκφραστεί ως άθροισμα των μεγεθών των τρανζίστορ!) R g R gate ngate nv nnv R R ngate nnv Στο σχήμα, τα σχετικά μεγέθη των πλατών W των τρανζίστορ έχουν επιλεγεί έτσι ώστε τα δικτυώματα να δίδουν ίσα ρεύματα (γ=). Ο αναστροφέας έχει 3 μονάδες χωρητικότητας εισόδου, ενώ η NND πύλη 4 μονάδες και η NOR πύλη 5 μονάδες. ΣυνεπώςολογικόςφόρτοςτηςNND είναι 4/3 και της NOR 5/3. κwgatelmn κw L nv mn W W gate Λογικός Φόρτος 3 nv Υπολογισμός Λογικού Φόρτου (Ι) Έστω ότι η ευκινησία των ηλεκτρονίων είναι διπλάσια εκείνης των οπών (γ=). R p g= L R n L B R nna ΝΟΤ NND R 4 pna R R pno pna R nna pna B pna nt g=4/3 B 4 R pno nt g=5/3 R nno R nno B L NOR R R R p pna pno Καθώς η NOR έχει pmos εν σειρά R R R n nno nna Καθώς η NND έχει nmos εν σειρά Λογικός Φόρτος 4 7

Υπολογισμός Λογικού Φόρτου (ΙΙ) Έστω ότι η ευκινησία των ηλεκτρονίων είναι τριπλάσια εκείνης των οπών (γ=3). 3 R p g= L R n L B R nna ΝΟΤ NND 3 R 3 6 pna R R pno pna R nna pna B pna nt g=5/4 B 6 R pno nt g=7/4 R nno R nno B L NOR R R R p pna pno Καθώς η NOR έχει pmos εν σειρά R R R n nno nna Καθώς η NND έχει nmos εν σειρά Λογικός Φόρτος 5 Ηλεκτρικός Φόρτος Ο ηλεκτρικός φόρτος είναι ο λόγος δύο χωρητικοτήτων, εξόδου / εισόδου. Ο οδηγούμενος φόρτος μιας λογικής πύλης είναι η χωρητικότητα που συνδέεται στην έξοδό της. Η χωρητικότητα εξόδου είναι στον αριθμητή καθώς εισάγει καθυστερήσεις στην λειτουργία της πύλης. Η χωρητικότητα εισόδου είναι το μέτρο του μεγέθους των τρανζίστορ μιας πύλης. Η χωρητικότητα αυτή εμφανίζεται στον παρονομαστή καθώς μεγαλύτερα τρανζίστορ οδηγούν ένα δεδομένο φόρτο ταχύτερα. Ο ηλεκτρικός φόρτος εμφανίζεται ως λόγος πλατών W των τρανζίστορ, παρά χωρητικοτήτων. Αυτό συμβαίνει γιατί η χωρητικότητα είναι ανάλογη του μεγέθους των τρανζίστορ και θεωρώντας ότι όλα τα τρανζίστορ έχουν το ίδιο ελάχιστο μήκος L, το μέγεθος χαρακτηρίζεται από το πλάτος τους. Λογικός Φόρτος 6 8

Παρασιτική Καθυστέρηση Η παρασιτική καθυστέρηση είναι ενδογενής και αμετάβλητη, ανεξάρτητη του μεγέθους της πύλης και του φόρτου που οδηγεί. Αυτό οφείλεται στο ότι μεγαλύτερα τρανζίστορ που παρέχουν μεγαλύτερα ρεύματα παρουσιάζουν μεγαλύτερες χωρητικότητες διάχυσης στις περιοχές της πηγής και υποδοχής (φαινόμενο αυτοφόρτωσης). Η παρασιτική καθυστέρηση οφείλεται στην χωρητικότητα των περιοχών πηγής και υποδοχής των τρανζίστορ. Η τυπική τιμή παρασιτικής καθυστέρησης ενός αναστροφέα είναι μία μονάδα καθυστέρησης (.0). Τύπος Πύλης NOT n εισόδων NND n εισόδων NOR n επιλογών MUX XOR, XNOR Παρασιτική Καθυστέρηση p nv n p nv n p nv n p nv 4 p nv Πίνακας : Παρασιτική καθυστέρηση λογικών πυλών. p nv = Λογικός Φόρτος 7 Η Εξίσωση Καθυστέρησης Σχηματικά d d g h p f p Σχετική Καθυστέρηση: d Καθυστέρηση Φόρτου f Η καθυστέρηση αυξάνει με τον ηλεκτρικό φόρτο. Η καθυστέρηση αυξάνει με την πολυπλοκότητα των πυλών καθώς αυξάνει ο λογικός φόρτος και η παρασιτική καθυστέρηση. 0 0 Ηλεκτρικός Φόρτος: h Παρασιτική Καθυστέρηση p h Λογικός Φόρτος 8 9

Παράδειγμα Υπολογίστε την καθυστέρηση d ενός αναστροφέα ο οποίος οδηγεί τέσσερις παρόμοιους αναστροφείς (fanout 4 FO4). Λογικός Φόρτος 9 Απάντηση Επειδή όλοι οι αναστροφείς είναι ίδιοι μεταξύ τους ισχύει ότι: out = 4 n συνεπώς h = 4 Ο λογικός φόρτος του αναστροφέα είναι: g = και η παρασιτική καθυστέρηση είναι επίσης: p nv = Με βάση την εξίσωση (5) η καθυστέρηση θα είναι: d g h pnv 4 5 (μονάδες καθυστέρησης) end Λογικός Φόρτος 0 0

Παράδειγμα Υπολογίστε την καθυστέρηση d μιας πύλης NOR τεσσάρων εισόδων η οποίαοδηγεί ί δέκα παρόμοιες πύλες. Λογικός Φόρτος Απάντηση Αν η χωρητικότητα εισόδου κάθε NOR πύλης είναι x, τότε η υπό εξέταση πύλη έχει: n = x και out = 0x συνεπώς h = 0 Ο λογικός φόρτος πύλης NOR 4 εισόδων με βάση τον Πίνακα είναι: g = 9/3 =3 και η παρασιτική καθυστέρηση θα είναι με βάση τον Πίνακα : p = 4 Με βάση την εξίσωση (5) η καθυστέρηση θα είναι: d g h p 03 4 34 (μονάδες καθυστέρησης) Για μεγάλο φόρτο στην έξοδο η παρασιτική καθυστέρηση είναι σχετικά ασήμαντη! end Λογικός Φόρτος

Λογικά Δικτυώματα Πολλαπλών Επιπέδων Λογικό Δικτύωμα ο Λογικό Επίπεδο ο Λογικό Επίπεδο 3 ο Λογικό Επίπεδο 4 ο Λογικό Επίπεδο Επεκτείνοντας τη συζήτηση, εκτός από την καθυστέρηση μιας πύλης μας ενδιαφέρει και η καθυστέρηση ενός σήματος κατά τη διαδρομή του μέσα σε ένα λογικό δικτύωμα (καθυστέρηση διαδρομής σήματος). Με στόχο την ελαχιστοποίηση της καθυστέρησης, θα πρέπει να απαντήσουμε τα ακόλουθα ερωτήματα: ποιος είναι ο βέλτιστος τρόπος κατανομής της καθυστέρησης στα επίπεδα; ποιος είναι ο βέλτιστος αριθμός λογικών επιπέδων; Επέκταση της μεθόδου του λογικού φόρτου στα λογικά δικτυώματα Λογικός Φόρτος 3 Η Περίπτωση των Δύο Επιπέδων (Ι) Πύλη Πύλη 3 Χωρητικότητα εισόδου: Λογικός Φόρτος: g g Παρασιτική καθυστέρηση: p p Η συνολική καθυστέρηση σε τ μονάδες θα είναι: D d d (gh p) (gh p) Οι παράγοντες g και p της εξίσωσης είναι σταθεροί. Απομένουν μόνο οι παράμετροι h οι οποίες είναι μεταβλητές και μπορούν να προσαρμοστούν ώστε να ελαχιστοποιηθεί η καθυστέρηση. Λογικός Φόρτος 4

Η Περίπτωση των Δύο Επιπέδων (ΙΙ) Οι χωρητικότητες και 3 αποτελούν σταθερές του συστήματος, καθώς είναι πάντα γνωστές από τις προδιαγραφές. Επιπλέον, οι τιμές των μεταβλητών h καθορίζονται από την χωρητικότητα εισόδου και την χωρητικότητα εξόδου 3 της διαδρομής ως ακολούθως: Ισχύει: Συνεπώς: h και h 3 h h H gh D (gh p) ( p) h 3 (σταθερά) Λογικός Φόρτος 5 Η Περίπτωση των Δύο Επιπέδων (ΙΙΙ) Για την ελαχιστοποίηση του D θα πάρουμε την μερική παράγωγο ως προς τη μόνη μεταβλητή h τηςεξίσωσηςκαιθαζητήσουμετηντιμήτουh όταν η παράγωγος είναι ίση με μηδέν: D h g g H 0 g h h g h Από την προηγούμενη σχέση προκύπτει ότι η καθυστέρηση ελαχιστοποιείται όταν κάθε επίπεδο φέρει τον ίδιο φόρτο επιπέδου f=gh, fgh,δηλαδή f =f. Το αποτέλεσμα αυτό δεν συνεπάγεται ότιοικαθυστερήσειςσταδύοεπίπεδα πρέπει να είναι ίσες. Αν οι παρασιτικές καθυστερήσεις είναι διαφορετικές τότε και η καθυστέρηση του ενός επιπέδου θα διαφέρει από το άλλο. Λογικός Φόρτος 6 3

Λογικός και Ηλεκτρικός Φόρτος Διαδρομής Επεκτείνοντας την προηγούμενη ανάλυση σε περισσότερα επίπεδα ορίζουμε τα ακόλουθα: G g G = λογικός φόρτος διαδρομής, ορίζεται ως το γινόμενο των λογικών φόρτωντωνλογικώνπυλώνπουσυνθέτουνταλογικάεπίπεδα της διαδρομής. (6) out n H (7) H= ηλεκτρικός φόρτος διαδρομής, ορίζεται ως ο λόγος της χωρητικότητας του φόρτου στην έξοδο της τελευταίας πύλης της διαδρομής προς τη χωρητικότητα εισόδου της πρώτης πύλης στη διαδρομή. Λογικός Φόρτος 7 Φόρτος Διακλάδωσης Σημεία fanout Εκτός διαδρομής φόρτος Ο φόρτος διακλάδωσης b σε ένα λογικό επίπεδο ορίζεται ως: on path b onpath off path totalt useful (8) Στην περίπτωση που σε μια διαδρομή δεν υπάρχει διακλάδωση, ο φόρτος διακλάδωσης είναι μονάδα. Λογικός Φόρτος 8 4

Φόρτος Διακλάδωσης Διαδρομής b b B b (9) Β = φόρτος διακλάδωσης διαδρομής, ορίζεται ως το γινόμενο των φόρτων διακλάδωσης των λογικών επιπέδων () κατά μήκος της διαδρομής. Λογικός Φόρτος 9 Φόρτος Διαδρομής Ο φόρτος διαδρομής F ορίζεται ως: F GBH (0) Παρατηρούμε ότι ο φόρτος διακλάδωσης διαδρομής και ο ηλεκτρικός φόρτος διαδρομής συνδέονται με τον ηλεκτρικό φόρτο κάθε λογικού επιπέδου σύμφωνα με την ακόλουθη σχέση: out b BH h () n Ο σχεδιαστής γνωρίζοντας τα n και out και τους φόρτους διακλάδωσης b από τις προδιαγραφές της διαδρομής, μπορεί να καθορίσει τα μεγέθη των πυλών επιλέγοντας κατάλληλους ηλεκτρικούς φόρτους h για κάθε λογικό επίπεδο ώστε να πετύχει το επιθυμητό γινόμενο BH. Λογικός Φόρτος 30 5

Καθυστέρηση Διαδρομής Η καθυστέρηση διαδρομής D δίδεται από τη σχέση: D d D F P () όπου d η καθυστέρηση κάθε πύλης στη διαδρομή, ενώ ως D F και P ορίζουμε την καθυστέρηση φόρτου διαδρομής και την παρασιτική καθυστέρηση διαδρομής αντίστοιχα: g h D f P p (3 & 4) F Υπενθύμιση: d g h p Λογικός Φόρτος 3 Ελάχιστη Καθυστέρηση Διαδρομής (Ι) Όπως είδαμε η καθυστέρηση διαδρομής είναι η ελάχιστη όταν όλα τα λογικά επίπεδα () σε μια διαδρομή εμφανίζουν τον ίδιο φόρτο επιπέδου f. Αποδεικνύεται ότι η ελάχιστη καθυστέρηση διαδρομής, σε μια διαδρομή Ν λογικών επιπέδων, επιτυγχάνεται όταν ο φόρτος επιπέδου ισούται με την τιμή: f g h F /N N F (5) Απόδειξη: f N N f N N g h g h GBH F N (6) () Λογικός Φόρτος 3 6

Ελάχιστη Καθυστέρηση Διαδρομής (ΙΙ) Συνδυάζοντας τις προηγούμενες εξισώσεις, βρίσκουμε ότι η ελάχιστη καθυστέρηση διαδρομής που μπορεί να επιτευχθεί κατά μήκος μιας διαδρομής θα είναι: D N g h N p N f N ^ p D N f P ^ /N (6) D NF P Για Ν= η εξίσωση (6) ταυτίζεται με την εξίσωση () d=f+p! Λογικός Φόρτος 33 Βέλτιστος Ηλεκτρικός Φόρτος Με στόχο να εξισώσουμε το φόρτο επιπέδου όλων των λογικών επιπέδων μιας διαδρομής, ώστε να πετύχουμε την ελάχιστη καθυστέρηση, θα πρέπει να επιλέξουμε κατάλληλα μεγέθη τρανζίστορ στις πύλες κάθε επιπέδου. Με δεδομένο ότι ο λογικός φόρτος g εξαρτάται μόνο από την τοπολογία της κάθε πύλης, από την εξίσωση (5) (f=g. h) καταλήγουμε ότι ο βέλτιστος ηλεκτρικός φόρτος κάθε επιπέδου () θα δίδεται από τη σχέση: h f g /N F g (7) Λογικός Φόρτος 34 7

Μετασχηματισμός Χωρητικοτήτων Από την εξίσωση (7) είναι δυνατό να υπολογίσουμε τα μεγέθη των τρανζίστορ κάθε πύλης σε μια διαδρομή αρχίζοντας από το τέλος της διαδρομής προς την αρχή, εφαρμόζοντας τον ακόλουθο μετασχηματισμό χωρητικοτήτων: h out n f g n g out f (8) Υπενθύμιση: h out n Λογικός Φόρτος 35 Παράδειγμα 3 Στο κύκλωμα του σχήματος η χωρητικότητα εισόδου της πρώτης πύλης είναι, όση και το φορτίο στην έξοδο της τελευταίας πύλης. Ποια η ελάχιστη δυνατή καθυστέρηση στη διαδρομή ΑΒ και πως θα πρέπει να επιλεγούν τα μεγέθη των τρανζίστορ των πυλών ώστε να επιτύχουμε αυτή την ελάχιστη καθυστέρηση; y z B Δίδεται ότι η ευκινησία των ηλεκτρονίων είναι διπλάσια εκείνης των οπών (γ=). Λογικός Φόρτος 36 8

Απάντηση (I) Όλες οι πύλες είναι NND δύο εισόδων. Με βάση τον Πίνακα ο λογικός φόρτος κάθε πύλης είναι g =4/3. Συνεπώς από τη σχέση (6) ο λογικός φόρτος της διαδρομής ΑΒ θα είναι: G = g g g 3 =4/3 4/3 4/3 =.37 Ο φόρτος διακλάδωσης διαδρομής Β = καθώς δεν υπάρχουν διακλαδώσεις. Ο ηλεκτρικός φόρτος διαδρομής είναι Η = / = Συνεπώς ο φόρτος διαδρομής είναι F = GBH =.37 Επιπλέον, η παρασιτική καθυστέρηση διαδρομής είναι P = 3( p nv ) = 6 Ο αριθμός των λογικών επιπέδων Ν = 3 Λογικός Φόρτος 37 Απάντηση (II) Από την εξίσωση (6) η ελάχιστη δυνατή καθυστέρηση θα είναι: D NF /N P 3(.37) /3 6 0.0 (μονάδες καθυστέρησης) Η ελάχιστη καθυστέρηση επιτυγχάνεται επιλέγοντας κατάλληλα τα μεγέθη των τρανζίστορ στις πύλες. Αρχικά υπολογίζουμε το βέλτιστο φόρτο επιπέδου: f F /N.37 /3 4 /3 Λογικός Φόρτος 38 9

Απάντηση (III) Αρχίζοντας από το τελευταίο λογικό επίπεδο η χωρητικότητα εισόδου z της πύλης NND θα πρέπει να είναι με βάση το μετασχηματισμό χωρητικοτήτων (8): g f n (8) out z = [ 4/3] / (4/3) = Παρόμοια, η χωρητικότητα εισόδου του δεύτερου λογικού επιπέδου θα είναι: y = [z 4/3] / (4/3) = z = Συνεπώς όλες οι πύλες θα πρέπει να έχουν την ίδια χωρητικότητα εισόδου, που μεταφράζεται ότι θα πρέπει να έχουν το ίδιο μέγεθος τρανζίστορ /. end Λογικός Φόρτος 39 Παράδειγμα 4 Βελτιστοποιήστε το κύκλωμα του σχήματος για να επιτύχετε την ελάχιστη καθυστέρηση κατά μήκος της διαδρομής ΑΒ, όταν ο ηλεκτρικός φόρτος της διαδρομής είναι Η=4 4.5. Δίδεται ότι η ευκινησία των ηλεκτρονίων είναι διπλάσια εκείνης των οπών (γ=). y z z 4.5 4.5 y z B 4.5 Λογικός Φόρτος 40 0

Απάντηση (I) Όλες οι πύλες είναι NND δύο εισόδων. Με βάση τον Πίνακα ο λογικός φόρτος κάθε πύλης είναι g =4/3. Συνεπώς από τη σχέση (6) ο λογικός φόρτος της διαδρομής ΑΒ θα είναι: G = g g g 3 =4/3 4/3 4/3 =.37 Ο φόρτος διακλάδωσης του πρώτου λογικού επιπέδου είναι: b = (y+y)/y = Και ο φόρτος διακλάδωσης του δεύτερου επιπέδου είναι: b = (z+z+z)/z =3 Συνεπώς ο φόρτος διακλάδωσης διαδρομής είναι Β = 3 = 6 Οφό φόρτος διαδρομής δ θα είναι: F = GBH =.37 6 4.5 = 64 Επιπλέον, η παρασιτική καθυστέρηση διαδρομής είναι P = 3( p nv ) = 6 Ο αριθμός των λογικών επιπέδων Ν = 3 Λογικός Φόρτος 4 Απάντηση (II) Από την εξίσωση (6) η ελάχιστη δυνατή καθυστέρηση θα είναι: D NF /N P 3(64) /3 6 8.0 (μονάδες καθυστέρησης) Η ελάχιστη καθυστέρηση επιτυγχάνεται εξισώνοντας το φόρτο επιπέδου όλων των λογικών επιπέδων με την επιλογή κατάλληλων μεγεθών στα τρανζίστορ των πυλών. Αρχικά υπολογίζουμε το βέλτιστο φόρτο επιπέδου: f F /N 64 /3 4 Λογικός Φόρτος 4

Απάντηση (III) Αρχίζοντας από το τελευταίο λογικό επίπεδο η χωρητικότητα εισόδου z της πύλης NND θα πρέπει να είναι με βάση το μετασχηματισμό χωρητικοτήτων (8): z = [4.5 4/3] / 4 = 5.5 Παρόμοια, η χωρητικότητα εισόδου του δεύτερου λογικού επιπέδου θα είναι: y = [3z 4/3] / 4 = z =.5 Συνεπώς οιπύλες του δύ δεύτερουκαιτουτρίτου λογικού επιπέδου στη διαδρομήδ σήματος, θα πρέπει να έχουν χωρητικότητα εισόδου.5 φορές μεγαλύτερη αυτής του πρώτου επιπέδου, που μεταφράζεται ότι τα τρανζίστορ των πυλών NND που ακολουθούν θα πρέπει να έχουν κατά την ίδια ποσότητα μεγαλύτερο μέγεθος από εκείνα της πρώτης πύλης NND. end Λογικός Φόρτος 43 Παράδειγμα 5 Υπολογίστε τα μεγέθη των τρανζίστορ της σχεδίασης με στόχο την ελάχιστη καθυστέρηση (γ=). 0μm gate cap x y z B 0μm gate cap Λογικός Φόρτος 44

Απάντηση (I) Από τη σχέση (6) και τον Πίνακα, ο λογικός φόρτος διαδρομής θα είναι: G = g g g 3 g 4 = 5/3 4/3 = 0/9 Ο ηλεκτρικός φόρτος διαδρομής δ είναι: Η = 0/0 = Ο φόρτος διακλάδωσης διαδρομής είναι: Β = Συνεπώς ο φόρτος διαδρομής θα είναι: F = GBH = 0/9 = 40/9 Ο αριθμός των λογικών επιπέδων Ν = 4 Λογικός Φόρτος 45 Απάντηση (II) Η ελάχιστη καθυστέρηση επιτυγχάνεται εξισώνοντας το φόρτο επιπέδου όλων των λογικών επιπέδων με την επιλογή κατάλληλων μεγεθών στα τρανζίστορ των πυλών. Αρχικά υπολογίζουμε το βέλτιστο φόρτο επιπέδου: f F /N (40/9) /4.45 Αρχίζοντας από το τελευταίο λογικό επίπεδο, η χωρητικότητα εισόδου z της πύλης ΝΟΤ θα πρέπει να είναι με βάση το μετασχηματισμό χωρητικοτήτων (8): z = 0μm /.45= 4μm Παρόμοια, η χωρητικότητα εισόδου του τρίτου λογικού επιπέδου θα είναι: y = 4μm (4/3) /.45 = 3μm Λογικός Φόρτος 46 3

Απάντηση (IΙI) I) Τέλος, η χωρητικότητα εισόδου του δεύτερου λογικού επιπέδου θα είναι: x = 3μmμ (5/3) )/.45 = 5μmμ Τα μεγέθη χωρητικότητας που υπολογίσαμε νωρίτερα εκφράζονται σε μονάδες πλάτους πύλης τρανζίστορ. Οι τιμές αυτές θα πρέπει να διαμοιραστούν ανάμεσα στα pmos και nmos τρανζίστορ της πύλης κάθε λογικού επιπέδου. Λογικός Φόρτος 47 Απάντηση (IV) Με δεδομένο ότι στην χρησιμοποιούμενη τεχνολογία η κινητικότητα των ηλεκτρονίων είναι διπλάσια εκείνης των οπών, τα σχετικά μεγέθη των pmos και nmos τρανζίστορ των διαφόρων πυλών δίδονται στο σχήμα που ακολουθεί. Στην πύλη NOT το pmos θα πρέπει να είναι διπλάσιο του nmos, δηλ.: W pmos +W nmos = 3W nmos = z = 4μm W nmos = 4μm/3 = 4,7μm W pmos = 9,3μm NOT NND NOR Στην πύλη NND που προηγείται της NOT, το pmos και το nmos πρέπει να έχουν ίσα μεγέθη, δηλ.: W pmos +W nmos = W nmos = y= 3μm W nmos = 3μm/ = 6,5μm W pmos = 6,5μm Λογικός Φόρτος 48 4

Απάντηση (V) Στην πύλη NOR το pmos θα πρέπει να είναι τετραπλάσιο του nmos, δηλ.: W pmos +W nmos = 5W nmos = x= 5μm W nmos = 5μm/5= 3μm W pmos = μm pmos Τέλος, στην αρχική πύλη NOT το pmos θα πρέπει να είναι διπλάσιο του nmos, δηλ.: W pmos +W nmos = 3W nmos = 0μm W nmos =0μm/3 = 3,33μm W pmos = 6,66μm NND NOR NOT end Λογικός Φόρτος 49 Περίληψη Όρων και Εξισώσεων Όρος Έκφραση Επιπέδου Έκφραση Διαδρομής Λογικός Φόρτος g (βλ. Πίνακα ) G g Ηλεκτρικός Φόρτος h= out / n H= out path / n path Φόρτος Διακλάδωσης Φόρτος f=gh B F b GBH Καθυστέρηση Φόρτου f D F f ελάχιστη: Αριθμός Επιπέδων Ν f f F /N Παρασιτική Καθυστέρηση p (βλ. Πίνακα ) P p Καθυστέρηση d=f+p D=D F +P Λογικός Φόρτος 50 5

Βέλτιστος Αριθμός Λογικών Επιπέδων (Ι) Μέχρι τώρα είδαμε ότι κρατώντας των αριθμό των λογικών επιπέδων Ν σε ένα σχεδιασμό σταθερό, η ελάχιστη καθυστέρηση επιτυγχάνεται όταν όλα τα επίπεδα έχουν τον ίδιο φόρτο επιπέδου. Τίθεται το ερώτημα. Αν αλλάξουμε τον αριθμό των λογικών επιπέδων μπορούμε να μειώσουμε την καθυστέρηση; (π.χ. προσθέτοντας αναστροφείς στην έξοδο μιας διαδρομής!!) Παράδειγμα: Ποιο από τα κυκλώματα που ακολουθούν και υλοποιούν την ίδια συνάρτηση είναι ταχύτερο και ποια η ελάχιστη καθυστέρηση; Λογικός Φόρτος 5 Βέλτιστος Αριθμός Λογικών Επιπέδων (ΙΙ) N= N=3 Σε όλες τις περιπτώσεις ο λογικός φόρτος διαδρομής είναι G =, ο φόρτος διακλάδωσης διαδρομής είναι Β = και ο ηλεκτρικός φόρτος Η = 5. N=5 H ελάχιστη δυνατή καθυστέρηση θα είναι: Για Για Για Ν D 6 Ν 3 D.8 Ν 5 D 4.5 Συνεπώς ο φόρτος διαδρομής είναι F = 5. D NF /N P N(5) /N Η βέλτιστη λύση είναι Ν = 3. Np Σε αυτή την περίπτωση για να πετύχουμε την ελάχιστη καθυστέρηση θα πρέπει ο φόρτος κάθε επιπέδου να είναι f F /N 5 /3.9 Λογικός Φόρτος 5 nv 6

Παράδειγμα 6 Ποια από τις τρεις υλοποιήσεις της ND πύλης οκτώ εισόδων είναι η καλύτερη από πλευράς ταχύτητας;. Δίδεται ότι η ευκινησία των ηλεκτρονίων είναι διπλάσια εκείνης των οπών (γ=). Λογικός Φόρτος 53 Απάντηση (I) α) Ο λογικός φόρτος διαδρομής είναι: G a = 0/3 = 3.33 β) Ολ λογικός φόρτος διαδρομής δ είναι: G b = 5/3 = 3.33 γ) Ο λογικός φόρτος διαδρομής είναι: G c = 4/3 5/3 4/3 =.96 B a,b,c = Da Db Dc D N(GBH) (3.33H) (3.33H) 4(.96H) /N / / /4 P 9.0 6.0 7.0 Λογικός Φόρτος 54 7

Απάντηση (II) Στον πίνακα που ακολουθεί δίδονται οι εκτιμούμενες τιμές καθυστέρησης των τριών υλοποιήσεων για τιμές του Η =και Η =. Περίπτωση H = H = NF /N P D NF /N P D a 3.65 9.0.65.64 9.0.64 b 3.65 6.0 9.65.64 6.0 8.64 c 5.5 7.0.5 9.77 7.0 6.77 end Λογικός Φόρτος 55 Διαδικασία Εφαρμογής Μεθόδου (Ι). Υπολογίστε το φόρτο διαδρομής F=GBH κατά μήκος εκείνης της διαδρομής του δικτυώματος για την οποία πραγματοποιείται η ανάλυση.. Εκτιμήστε την τιμή N log F για να υπολογίσετε τον αριθμό των 4 λογικών επιπέδων N με τα οποία επιτυγχάνεται η ελάχιστη καθυστέρηση. 3. Εκτιμήστε την ελάχιστη καθυστέρηση, D NF /N P 4. Προσθέστε ή αφαιρέστε λογικά επίπεδα μέχρι το Ν, οαριθμόςτων λογικών επιπέδων στο κύκλωμα, να προσεγγίσει την τιμή N. Λογικός Φόρτος 56 8

Διαδικασία Εφαρμογής Μεθόδου (ΙΙ) 5. Υπολογίστε το φόρτο επιπέδου που πρέπει να παρουσιάζει κάθε / N λογικό επίπεδο: f F 6. Αρχίζοντας από το τελευταίο λογικό επίπεδο στη διαδρομή, εργαστείτε προς το πρώτο λογικό επίπεδο και υπολογίστε τα μεγέθη των τρανζίστορ κάθε λογικής πύλης εφαρμόζοντας σε κάθε επίπεδο την εξίσωση μετασχηματισμού χωρητικοτήτων: n g f out Λογικός Φόρτος 57 9