Σχεδίαση για Δοκιμαστικότητα (Design for Testability DFT) Δημήτρης Νικολός Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Σχετικά έγγραφα
Τεχνικές σχεδιασμού μονοπατιών ολίσθησης

Εισαγωγή στον έλεγχο ορθής λειτουργίας ψηφιακών συστημάτων. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Εξαγωγή Διανυσμάτων Δοκιμής. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

Σωστή απάντηση το: Γ. Απάντηση

σφαλμάτων Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

Κεφάλαιο 15 o. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Έλεγχος Ορθής Λειτουργίας 2

f(x, y, z) = y z + xz

Προβλήµατα και τεχνικές

Ενότητα ΑΡΧΕΣ ΑΚΟΛΟΥΘΙΑΚΗΣ ΛΟΓΙΚΗΣ LATCHES & FLIP-FLOPS

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

Bλάβες, ελαττώματα και. Δημήτρης Νικολός, Τμήμα Μηχ. Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν. Πατρών

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

Κυκλωμάτων» Χειμερινό εξάμηνο

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Έλεγχος Ψηφιακών κυκλωμάτων και σχεδιασμός για δοκιμαστικότητα

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. στον αναστρέφοντα ακροδέκτη. Στον χρόνο t = 0 η έξοδος υ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

Εισαγωγή Η VHDL υποστηρίζει τους εξής τρείς βασικούς και διαφορετικούς τρόπους περιγραφής

Δίκτυα Επικοινωνιών ΙΙ: ATM

ΣΧΕΔΙΑΣΗ ΚΑΙ ΚΑΤΑΣΚΕΥΗ ΗΛΕΚΤΡΟΝΙΚΩΝ ΚΥΚΛΩΜΑΤΩΝ. Δρ. Δ. Λαμπάκης (1 η σειρά διαφανειών)

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

«Εγχειρίδιο Προγράμματος Hope (version 2)»

Αρχιτεκτονική υπολογιστών

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

ΑΣΚΗΣΗ 9. Tα Flip-Flop

ΜΕΤΑΠΤΥΧΙΑΚΗ ΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ψηφιακά Κυκλώματα (1 ο μέρος) ΜΥΥ-106 Εισαγωγή στους Η/Υ και στην Πληροφορική

Πανεπιστήμιο Αιγαίου Σχολή Θετικών Επιστημών. Τμήμα Μηχανικών Πληροφοριακών & Επικοινωνιακών Συστημάτων. Διπλωματική Εργασία

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

«Εγχειρίδιο Προγράμματος Atalanta 2.0»

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

Ψηφιακά ολοκληρωμένα κυκλώματα

Ψηφιακή Λογική Σχεδίαση

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Κεφάλαιο 5. Λογικά κυκλώματα

ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ασύγχρονοι Απαριθμητές. Διάλεξη 7

7.1 Θεωρητική εισαγωγή

Ελίνα Μακρή

Ενότητα 7 ΑΠΟΚΩΔΙΚΟΠΟΙΗΤΕΣ - ΚΩΔΙΚΟΠΟΙΗΤΕΣ ΑΠΟΠΛΕΚΤΕΣ - ΠΟΛΥΠΛΕΚΤΕΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Εργαστήριο Ψηφιακών Κυκλωμάτων

Πανεπιστήμιο Πειραιώς Τμήμα Πληροφορικής Πρόγραμμα Μεταπτυχιακών Σπουδών «Προηγμένα Συστήματα Πληροφορικής» Μεταπτυχιακή Διατριβή

C D C D C D C D A B

i Το τρανζίστορ αυτό είναι τύπου NMOS. Υπάρχει και το συμπληρωματικό PMOS. ; Τι συμβαίνει στο τρανζίστορ PMOS; Το τρανζίστορ MOS(FET)

Ψηφιακή Λογική Σχεδίαση

Εισαγωγή στην πληροφορική

Η διασύνδεση Υλικού και λογισμικού David A. Patterson και John L. Hennessy. Chapter 5. Ο επεξεργαστής: διαδρομή δεδομένων και μονάδα ελέγχου

Σύνθεση Ψηφιακών Συστηµάτων. Χ. Καβουσιανός

ΕΙΣΑΓΩΓΙΚΟ ΕΓΧΕΙΡΙ ΙΟ ΓΙΑ ΣΧΕ ΙΑΣΜΟ ΜΕ ΧΡΗΣΗ ΤΗΣ ΓΛΩΣΣΑΣ VHDL

Ψηφιακή Λογική και Σχεδίαση

Τεχνικές βελτιστοποίησης µε σκοπό την επίτευξη χαµηλής κατανάλωσης ισχύος

ΠΕΡΙΕΧΟΜΕΝΑ Υλικό και Λογισμικό Αρχιτεκτονική Υπολογιστών Δομή, Οργάνωση και Λειτουργία Υπολογιστών 6

Μάθημα 7: Μικροϋπολογιστικό Σύστημα και Μνήμες

ΑΣΚΗΣΗ 3 ΣΥΝΔΥΑΣΤΙΚΑ ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ: ΑΝΑΛΥΣΗ ΚΑΙ ΣΧΕΔΙΑΣΗ

ΑΣΚΗΣΗ 7 FLIP - FLOP

Κεφάλαιο 7 ο. Γ. Τσιατούχας. VLSI Technology and Computer Architecture Lab. Ακολουθιακή Λογική 2

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

ΧΑΜΗΛΗ ΚΑΤΑΝΑΛΩΣΗ ΕΝΕΡΓΕΙΑΣ ΣΕ ΑΝΑΔΙΠΛΟΥΜΕΝΕΣ ΑΛΥΣΙΔΕΣ ΣΑΡΩΣΗΣ Η ΜΕΤΑΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΕΞΕΙΔΙΚΕΥΣΗΣ. Υποβάλλεται στην

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

ΛΥΣΕΙΣ ΘΕΜΑΤΩΝ. = + + εφαρμόζονται στις. αποτελεί το χρήσιμο σήμα ενώ το σήμα συχνότητας ω

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ. Σχεδίαση και αξιολόγηση ψευδοτυχαίων γεννητριών για μειωμένη κατανάλωση ισχύος κατά τον έλεγχο ορθής λειτουργίας

Ελεγχος, Αξιοπιστία και Διασφάλιση Ποιότητας Λογισµικού Πολυπλοκότητα

9. Συστολικές Συστοιχίες Επεξεργαστών

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΑΝΑΛΥΣΗ ΤΗΣ ΔΡΑΣΤΗΡΙΟΤΗΤΑΣ ΕΝΑΛΛΑΓΗΣ ΛΟΓΙΚΩΝ ΤΙΜΩΝ ΣΕ ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ ΚΑΤΑ ΤΗ ΔΙΑΡΚΕΙΑ ΤΗΣ ΕΞΕΤΑΣΗΣ ΤΟΥΣ

20-Ιαν-2009 ΗΜΥ Εισαγωγή στην Ψηφιακή Επεξεργασία Σημάτων

Απαριθμητές. Παραδείγματα Απαριθμητής Modulo 4 ελαττούμενης δυαδικής μέτρησης (2 F-F).

Κεφάλαιο 10 ο. Γ. Τσιατούχας. VLSI Systems and Computer Architecture Lab. Ακολουθιακή Λογική 2

Αρχιτεκτονική Υπολογιστών

ΣΧΕΔΙΑΣΗ ΓΙΑ ΕΞΕΤΑΣΙΜΟΤΗΤΑ (DFT) ΣΕ ΜΙΚΤΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ

Ειδικής Υποδομής Υποχρεωτικό

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΥΛΙΚΟ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ. Ενότητα 1. Λογικής Σχεδίασης. Καθηγητής Αντώνης Πασχάλης

Σχεδιασμός Ολοκληρωμένων Κυκλωμάτων VLSI II

ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων

Πρότυπο περιφερειακής ολίσθησης για ψηφιακά. Std ) Δημήτρης Νικολός, Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Παν.

Εργαστήριο Εισαγωγής στη Σχεδίαση Συστημάτων VLSI

4/10/2008. Στατικές πύλες CMOS και πύλες με τρανζίστορ διέλευσης. Πραγματικά τρανζίστορ. Ψηφιακή λειτουργία. Κανόνες ψηφιακής λειτουργίας

Ολοκληρωμένα κυκλώματα 1 ο σετ ασκήσεων

ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΥΠΟΛΟΓΙΣΤΕΣ. ΜΑΘΗΜΑ 2 ο. ΑΛΓΕΒΡΑ Boole ΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

ΗΥ220: Εργαστήριο σχεδίασης ψηφιακών κυκλωμάτων Χριστόφορος Κάχρης

Κεφάλαιο 4 : Λογική και Κυκλώματα

Transcript:

Σχεδίαση για Δοκιμαστικότητα (Design for Testability DFT)

Έλεγχος Πολύπλοκων Συστημάτων Μπορούμε να εξάγουμε διανύσματα δοκιμής για την ανίχνευση όλων των σφαλμάτων που μας ενδιαφέρουν; O χρόνος εξαγωγής του συνόλου δοκιμής είναι αρκετά μικρός ώστε να μην έχουμε προβλήματα κόστους; Ο χρόνος ελέγχου της ορθής λειτουργίας του ολοκληρωμένου κυκλώματος μετά την κατασκευή του θα είναι μικρός ώστε να μην έχουμε οικονομικά προβλήματα; 2

Σχεδιασμός για δοκιμαστικότητα (DFT) Ο Σχεδιασμός για Δοκιμαστικότητα αναφέρεται σ εκείνες τις σχεδιαστικές τεχνικές οι οποίες καθιστούν την εξαγωγή των διανυσμάτων δοκιμής και τον έλεγχο της ορθής λειτουργίας του κυκλώματος μετά την κατασκευή του (test application) αποτελεσματική και αποδοτική 3

Μέθοδοι σχεδιασμού για δοκιμαστικότητα Γενικές οδηγίες Κατά περίπτωση μέθοδοι Δομημένες μέθοδοι 4

Γενικές οδηγίες Να αποφεύγετε κυκλώματα που έχουν λογικό πλεονασμό Να αποφεύγετε την ασύγχρονη λογική Να απομονώνετε τα σήματα χρονισμού από τα δεδομένα Να αποφεύγονται πύλες με μεγάλο πλήθος εισόδων Να προσθέτετε εισόδους ελέγχου για σήματα που είναι δύσκολο να ελεγχθούν Να σχεδιάζετε με τρόπο που διευκολύνεται η διάγνωση 5

Tεχνικές που εφαρμόζονται ανάλογα της περίπτωσης Eισαγωγή σημείων δοκιμής (Test points) Ψευδοεξαντλητικός έλεγχος ορθής λειτουργίας (Pseudoexhaustive testing) 6

Εισαγωγή σημείων δοκιμής (Test Points) Σημεία παρατήρησης (Observation points) Σημεία ελέγχου (Control points) 7

Εισαγωγή σημείων παρατήρησης (Observation points) είσοδοι έξοδοι A B C G E ΣΠ 8

Παράδειγμα μείωσης του συνόλου δοκιμής εισάγοντας σημεία παρατήρησης A B C D E G1 G2 F H G3 Έξι διανύσματα απαιτούνται για την ανίχνευση όλων των απλών σφαλμάτων μόνιμης τιμής. 10111 11011 00110 11111 01101 01111 Z A B C D E G1 G2 F H OP Πέντε διανύσματα είναι αρκετά. 11111 01111 10101 11001 00010 G3 Z 9

Η εισαγωγή σημείων παρατήρησης οδηγεί στην ανίχνευση μη ανιχνεύσιμων σφαλμάτων OP A B C E D G1 G2 H G3 F G G4 G5 Y Z A B C E D G1 G2 H G3 F G G4 G5 Y Z ES1 και DS1 είναι μη ανιχνεύσιμα ES1 και DS1 είναι άνιχνεύσιμα 10

Εισαγωγή σημείων ελέγχου 1/6 Η εισαγωγή σημείων ελέγχου οδηγεί σε αύξηση της ελεγξιμότητας των κόμβων του κυκλώματος 11

Εισαγωγή σημείων ελέγχου 2/6 είσοδοι έξοδοι A B C G E ΣΠ 12

Εισαγωγή σημείων ελέγχου 3/6 είσοδοι έξοδοι A B C G E σημείο ελέγχου ΣΠ 13

Εισαγωγή σημείων ελέγχου 4/6 είσοδοι έξοδοι A B C G E σημείο ελέγχου ΣΠ 14

Εισαγωγή σημείων ελέγχου 5/6 είσοδοι έξοδοι A B C G E σημείο ελέγχου Z είσοδος ελέγχου πολυπλέκτη ΣΠ 15

Εισαγωγή σημείων ελέγχου 6/6 W P U CP 16

Παραδείγματα εισαγωγής σημείων ελέγχου D SET Q D SET Q (a) CLR Q CLR Q CP CP (b) M N 17

Ψευδοεξαντλητικός έλεγχος Διαμέριση του κυκλώματος με υλικό (Hardware partitioning) Διαμέριση του κυκλώματος μέσω της ευαισθητοποίησης μονοπατιών (Sensitized path segmentation) ti ) Διαμέριση του κυκλώματος μέσω της ευαισθητοποίησης μονοπατιών αλλά και χρήσης υλικού (Partial Hardware Partitioning) Διαμέριση του κυκλώματος που βασίζεται στη σχέση εισόδων και εξόδων (Verification testing ή cone segmentation) 18

Παράδειγμα διαμέρισης του κυκλώματος με υλικό I 1 I 2 Subcircuit G1 A B Subcircuit G2 Circuit Subcircuit G1 M U X M U X Subcircuit G2 MUX MUX O 1 O 2 αρχικό κύκλωμα Γενική δομή του κυκλώματος για διαμέριση 19

Παράδειγμα διαμέρισης του κυκλώματος με υλικό n1 n3 n2 n4 n8 Subcircuit G1 MUX n6 M U X M U X n5 Subcircuit G2 MUX n7 Subcircuit G1 MUX M U X M U X Subcircuit G2 MUX Εξαντλητικός έλεγχος του G1 Εξαντλητικός έλεγχος του G2 20

Διαμέριση του κυκλώματος μέσω της ευαισθητοποίησης μονοπατιών A B R α Z1 Εξαντλητικός έλεγχος: 256 διανύσματα δοκιμής C D E F G H β V W γ Z2 Ψευδοεξαντλητικός έλεγχος: α: 4 διανύσματα δοκιμής β: 8 διανύσματα δοκιμής γ: 8 διανύσματα δοκιμής Συνολικά 20 διανύσματα δοκιμής 21

Διαμέριση του κυκλώματος μέσω της ευαισθητοποίησης μονοπατιών αλλά και χρήσης υλικού (Partial Hardware Partitioning) i A B R α Z1 C D S E 0 W S β I 1 0 F 1 G H V γ Z2 22

Διαμέριση του κυκλώματος που βασίζεται στη σχέση εισόδων και εξόδων (cone segmentation) Εξαντλητικός έλεγχος: a b c d e f g h 32 διανύσματα δοκιμής Ψευδοεξαντλητικός έλεγχος f: 8 διανύσματα δοκιμής g: 8 διανύσματα δοκιμής h: 4 διανύσματα δοκιμής Συνολικά 20 διανύσματα δοκιμής 23

Μέγιστη ταύτιση σημάτων δοκιμής (Maximum Test Concurrency) Εάν δύο κύριες είσοδοι του κυκλώματος δεν επηρεάζουν την ίδια κύρια έξοδό του, τότε κατά τον έλεγχο της ορθής λειτουργίας του κυκλώματος μπορούν να οδηγούνται με το ίδιο σήμα 24

Μέγιστη ταύτιση σημάτων δοκιμής παράδειγμα 1 Πίνακας εξάρτησης Εξαντλητικός έλεγχος : 32 διανύσματα Ψευδοεξαντλητικός έλεγχος: 20 διανύσματα 25

Μέγιστη ταύτιση σημάτων δοκιμής παράδειγμα 1 Πίνακας εξάρτησης ης και δύο διαμερίσεις Εξαντλητικός έλεγχος : 32 διανύσματα Ψευδοεξαντλητικός έλεγχος: 20 διανύσματα Σύνολο δοκιμής Μέγιστης ταύτισης σημάτων δοκιμής : 8 διανύσματα 26

Μέγιστη ταύτιση σημάτων δοκιμής παράδειγμα 2 A R B Z1 C D W E G H V Εξαντλητικός έλεγχος: 256 διανύσματα δοκιμής Ψευδοεξαντλητικός έλεγχος : F Z2 96 διανύσματα δοκιμής Μέγιστης ταύτισης σημάτων δοκιμής : 64 διανύσματα δοκιμής 27