PORT TTL STNDRD 1 Scopul lucrării Studiul parametrilor circuitelor TTL standard şi determinarea caracteristicilor porţii logice fundamentale 2 parate necesare - panou logic - sursă dublă de alimentare - voltmetru electronic (sau tip MO-35) - ampermetru (tip MO-35) - versatester - osciloscop cu 2 canale - cordoane de legătură 3 Consideraţii teoretice Structura porţii ŞI-NU (NND) în tehnologie TTL standard este dată în figura 31 Dacă tensiunea pe cel puţin una din intrări este nulă, tranzistorul T1 are cel puţin o joncţiune polarizată direct şi potenţialul bazei lui T1 este de circa 0,6 În aceste condiţii, tranzistorii T2 şi T3 sunt blocaţi, iar tranzistorul T4 conduce, rezultând la ieşire starea 1 logic Tensiunea la ieşire este OH (output high): OH CC E ( T 4) F ( D1) Dacă tensiunile pe intrări sunt în 1 logic, joncţiunea C a tranzistorului T1 conduce, polarizând baza tranzistorului T2 Intrarea în conducţie a lui T2 determină şi conducţia lui T3, rezultând la ieşire 0 logic Tensiunea la ieşire este OL (output low): Caracteristica f( ) out in OL CEsat ( T 3) se numeşte caracteristica de transfer de tensiune a porţii şi are forma din figura 32, pentru o anumită tensiune de alimentare şi temperatură Tensiunea de intrare se aplică simultan pe cele 2 intrări şi ale porţii, care devine astfel un simplu inversor R 1 R 2 R 4 4K 1K6 130 cc T 1 T 2 T 4 D 1 out D D R 3 1K T 3 Fig 31 Structura porţii ŞI-NU în tehnologie TTL standard 1
Fig 32 Caracteristica de transfer a inversorului TTL standard Fig 33 Consumul de curent de la sursa de alimentare Nivele logice de ieşire şi intrare garantate prin standard pentru o încărcare a ieşirii cu 10 intrări TTL standard (fan-out 10) sunt: - IL, nivelul de tensiune necesar pentru a avea 0 logic la intrare: IL ILMX 08, - IH, nivelul de tensiune necesar pentru a avea 1 logic la intrare: IH IHMIN 2 - OL, nivelul de tensiune de la ieşire în starea 0 logic: OL OLMX 04, - OH, nivelul de tensiune de la ieşire în starea 1 logic:oh OHMIN 2,4 Caracteristica Iin f( in ) se numeşte caracteristică de intrare şi este reprezentată în figura 34, pentru o anumită tensiune de alimentare şi temperatură Caracteristica out f ( Iout ) se numeşte caracteristică de ieşire Există două caracteristici de ieşire, câte una pentru fiecare din cele două stări logice (figurile 35 şi 36) Figura 37 prezintă o comparaţie între caracteristicile de transfer pentru diverse grupe ale familiei logice TTL Se observă asemănarea lor, deci putem spune că toate grupele TTL se pot interconecta direct, cu observaţia că frecvenţa de lucru trebuie să fie mai mică decât frecvenţa maximă a celor mai lente circuite din structură 2
Fig 34 Caracteristica de intrare Fig 35 Caracteristica de ieşire în 1 logic Fig 36 Caracteristica de ieşire în 0 logic Fig 37 Diverse grupe TTL Structura porţii ŞI-NU cu colector în gol (open colector) este reprezentată în figura 38 În circuitul de ieşire a tranzistorului cu colector în gol se conectează rezistenţa ceastă modificare permite deplasarea nivelului semnalului logic de la ieşire din TTL (circa 0-4) în 0 - cc, unde cc poate fi o tensiune mai mare de 5 Configuraţia cu colector în gol permite şi realizarea funcţiei logice ŞI, prin conectarea directă a ieşirilor, fără a mai utiliza alte porţi logice în acest scop Circuitul astfel obţinut se numeşte ŞI cablat, deoarece funcţia ŞI a fost obţinută numai prin legarea împreună a ieşirilor unor porţi cu colectorul în gol Dezavantajul acestei structuri este dat de faptul că rezistenţa de ieşire este dată de valoarea rezistenţei, valoare mai mare decât rezistenţa de ieşire a etajului în contratimp de la poarta standard aloarea rezistenţei depinde de numărul n al porţilor cu colector în gol conectate în paralel şi de numărul N al sarcinilor comandate Din condiţia de respectare a nivelelor standard de tensiune pentru fiecare din cele două nivele logice rezultă două valori pentru, iar valoarea rezistenţei se alege în acest interval cc R 1 R 2 4K 1K6 T 1 T 2 out * D D R 3 1K T 3 Fig 38 Structura porţii ŞI-NU cu colector în gol 3
CC CC I IH I IL I OH I OH I OL n I OH I IH curenţii în circuit pentru 1 logic N n curenţii în circuit pentru 0 logic I IL N pentru 1 logic: ( ) Fig 39 Calculul rezistenţei n I N I R min, deci R OH CC OH IH C OH pentru 0 logic: ( ) I N I R, deci R OL CC OL IL C OLMX CMX C min CC OH n I N I I OHMX CC OLMX N I OLMX min ILMX IHMX 4 Modul de lucru Se alimentează panoul logic cu o tensiune de 5 de la o sursă de tensiune reglabilă TENŢIE L RESPECTRE POLRITĂŢII ŞI L LORE INIŢILĂ TENSIUNII! Datorită diodei din reţeaua de protecţie se măsoară cu un voltmetru tensiunea între pinii de alimentare indicaţi de catalog (la circuitele de pe panou, între pinii 14 şi 7) Se porneşte de la 0 şi se măreşte tensiunea de la sursă, până ce valoarea măsurată ajunge la 5 ceastă tensiune este tensiunea nominală de alimentare! aloarea limită absolută de catalog este de 7 Depăşirea valorii limită absolute va distruge cu o mare probabilitate circuitul integrat! _ 14 13 12 11 10 9 8 _ 5 cc 1 2 3 4 5 6 7 Fig 41 Stabilirea tensiunii corecte de alimentare a panoului logic 41 Se realizează montajul din figura 42 La intrarea porţii ŞI-NU cu intrările conectate împreună se aplică o tensiune continuă, variabilă între 0 şi 5, iar valorile măsurate ale tensiunii de ieşire se trec într-un tabel Se reprezintă punct cu punct caracteristica statică de transfer f( ) out Să se compare cu caracteristica de transfer din figura 32, obţinută prin simulare analogică PSPICE Sarcina porţii este considerată rezistenţa de intrare a voltmetrului analogic de tip MO-35 in 4
cc 5 in 05 sarcină out Fig 42 Montajul pentru trasarea punct cu punct a caracteristicii de transfer 42 Se realizează montajul din figura 43 La intrarea porţii ŞI-NU cu intrările conectate împreună se aplică un semnal sinusoidal cu amplitudinea de circa 2 şi frecvenţa de circa 100Hz Se scoate baza de timp a osciloscopului şi pe ecranul tubului catodic apare caracteristica de transfer Măsuraţi nivelele logice de ieşire şi intrare garantate prin standard Modificaţi sarcina porţii prin adăugarea circuitului care simulează 10 intrări TTL standard (vezi figura 46) şi refaceţi măsurătorile Comentaţi modificarea caracteristicii cu frecvenţa semnalului de intrare şi explicaţi ce se întâmplă dacă una din intrările porţii este lăsată în aer generator cc 5 in R int sarcină out Y X Fig 43 Montajul pentru vizualizarea caracteristicii de transfer 43 Se măsoară în cazurile cele mai defavorabile curenţii de intrare pentru cele două nivele logice, folosind montajele din figura 44 Testarea în cazul cel mai defavorabil este realizată pentru toate circuitele, pentru a garanta funcţionarea în toate condiţiile posibile CC are valoarea maximă admisă (5,25 la seria 74SN) pentru a maximiza curentul I IL Cu excepţia intrării supuse testării, celelalte intrări nefolosite sunt conectate la 1 logic pentru a maximiza orice contribuţie a acestor intrări asupra curentului de intrare I IL cest 1 logic este de 4,5, valoare în general superioară lui OH alorile obţinute trebuie să fie în concordanţă cu datele de catalog: I I 16, m I I 40µ IL ILMX IH IHMX DCĂ MPERMETRUL ESTE NLOGIC (TIP MO-35), TENŢIE L POLRITTE ŞI L DOMENIUL DE MĂSURĂ! cc 5,25 cc 5,25 IL 0,4_ 4,5 m IH 2,4 m I IH _ I IL Fig 44 Montajele pentru măsurarea curentului de intrare 5
44 Folosind montajul din figura 45 se trasează caracteristicile de ieşire ale porţii TTL Dacă ampermetrul este analogic (tip MO-35), atenţie la polaritate şi la domeniul de măsură! Comparaţi rezultatele cu cele din figurile 35 şi 36, obţinute prin simulare analogică PSPICE cc 5 I out _ m () (-) _ out 5K 100 Fig 45 Montajul pentru trasarea caracteristicilor de ieşire 45 Se măsoară timpii de propagare prin poartă cu ajutorul montajului din figura 46 Generatorul furnizează la intrare impulsuri TTL cu frecvenţa de circa 1MHz Circuitul de ieşire ( C 15 L pf ) simulează încărcarea porţii cu o sarcină echivalentă cu 10 intrări TTL standard Se măsoară timpii de propagare şi pentru C 220 L pf şi se compară rezultatele Dacă performanţele osciloscopului nu sunt satisfăcătoare pentru efectuarea măsurătorii, se poate încerca înserierea mai multor porţi identice şi medierea rezultatelor astfel obţinute in out 50% 50% t phl t plh 50% 50% generator TTL R int 2,4 in cc 5 out C L 400Ω Fig 46 Definirea timpilor de propagare şi montajul pentru măsurarea lor 46 Se realizează montajul din figura 47 folosind al doilea circuit integrat de pe panoul logic Se calculează limitele de variaţie admise pentru valoarea rezistenţei de colector şi se verifică dacă rezistenţa de pe panou se încadrează între aceste limite Se verifică conexiunea "ŞI cablat" folosind tabelul de adevăr al funcţiei binare Y, precum şi excursia tensiunii la ieşire cc 5 Y Y C C Fig 47 Montajul pentru verificarea conexiunii "ŞI cablat" 6
5 Probleme rezolvate 51 Să se calculeze valoarea maximă a rezistenţei ce poate fi cuplată între două inversoare TTL standard, fără a afecta funcţionarea lor R Fig 51 Rezistenţă conectată între 2 inversoare TTL standard Rezolvare: - pentru starea logică 0 la ieşirea primului inversor: ILMX OLMX 08, 04, RMX 250Ω I ILMX 16, m O valoare mai mare a rezistenţei nu mai asigură un curent de intrare suficient pentru al doilea inversor - pentru starea logică 1 la ieşirea primului inversor: OH min IH min 24, 2 RMX 10KΩ I IHMX 40µ Deci starea logică 0 este cea care limitează valoarea maximă a rezistenţei la 250Ω Oricum introducerea unei rezistenţe de această valoare elimină complet marginea de zgomot de curent continuu pentru nivelul de 0 logic 52 Două porţi cu colector în gol sunt conectate ca în figura 52 Caracteristicile de intrare ale inversoarelor TTL sunt cele standard, iar caracteristicile de ieşire ale porţilor cu colector în gol sunt: IOHMX 100µ, OLMX 0, 4, iar I 16 OLMX m a) Să se scrie expresia funcţiei de ieşire f b) Să se dimensioneze rezistenţa de colector, astfel încât marginea de zgomot în starea 1 logic să fie mai mare de 1 c) Să se calculeze marginea de zgomot în starea 0 logic CC R C D * * 1 8 f (,, C, D) Fig 52 Schema logică pentru problema 52 Rezolvare: f,, C, D C D CC IH min MH 5 2 1 b) RMXH 3, 846KΩ 2 I 8 I 2 01, m 8 004, m a) ( ) ( ) R min L OHMX I CC OLMX 8 I IHMX OLMX ILMX 5 04, 1, 437KΩ 16m 8 1, 6m 7
Se alege pentru rezistenţa R o valoare standardizată cuprinsă în intervalul [1,437KΩ 3,846KΩ] Nu am luat aici în considerare variaţiile admisibile ale tensiunii de alimentare In această situaţie, ar trebui să luăm în calcul valoarea care minimizează R MXH, adică CC min, respectiv valoarea care maximizează R min L, adică CCMX c) M 04, 08, 04, L OLMX ILMX 53 Se înlocuiesc cele 8 inversoare ale circuitului din figura 52 cu un număr necunoscut N de porţi ŞI-NU cu câte 2 intrări conectate împreună, în tehnologie TTL standard Să se calculeze N, dacă se ştie că R 1KΩ şi marginea de zgomot în 1 logic trebuie să fie mai mare de 1 Rezolvare: - pentru starea logică 1: ( ) R 2 IOHMX 2 NH IIHMX CC IH min MH, adică CC IH min MH 2 R IOHMX 5 2 1 2 1KΩ 01, m N H 22, 5 2 R IIHMX 21 KΩ 004, m Curentul de intrare în poartă pentru starea logică 1 este suma curenţilor de pe fiecare intrare Dacă variază şi CC, atunci se ia în calcul CC min - pentru starea logică 0: ( ) R IOLMX NL IILMX CC OLMX CC OLMX R IOLMX K m N L 5 04, 1 Ω 16 712, R IILMX 1KΩ 16, m Curentul de intrare în poartă pentru starea logică 0 este acelaşi, indiferent de numărul de intrări ale porţii Dacă variază şi CC, atunci se ia în calcul CCMX Deci răspunsul este N 7 6 Probleme propuse 61 Să se calculeze curenţii şi tensiunile din schema porţii ŞI-NU cu 2 intrări TTL standard, dacă 08, IL şi 24 OH, Să se repete calculul pentru 2 IH şi 04, OL 62 Să se repete problema 51 pentru două inversoare realizate în tehnologie LTTL ( I 10µ, I 0, 18m, 0, 3 ) IHMX ILMX OLMX 63 Să se proiecteze un circuit ŞI cu 8 intrări, folosind porţi ŞI cu câte 2 intrări cu colector în gol; să se dimensioneze rezistenţa de colector pentru o sarcină de 5 intrări TTL standard 64 Se înlocuiesc cele 8 inversoare ale circuitului din figura 52 cu un singur inversor în tehnologie CMOS - seria 4000 a) Să se dimensioneze rezistenţa R pentru o margine de zgomot de cel puţin 2 în starea 1 logic b) Să se calculeze marginea de zgomot garantată în starea 0 logic 8