Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter)

Transcript

1 ΗΜΥ211 Εργαστήριο Ψηφιακών Συστηµάτων Στοιχεία Μνήμης, JKκαιD (Flip-Flops) Μετρητής Ριπής (Ripple Counter) ιδάσκων: ρ. Γιώργος Ζάγγουλος Πανεπιστήµιο Κύπρου Τµήµα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

2 Ατζέντα 1. Στόχοι 5 ου Εργαστηρίου 2. Στοιχεία Μνήμης (JK και D Flip-Flops) 3. Ασύγχρονος Μετρητής (Ριπής) 4. Επιπλέον Ρυθμίσεις στο Quartus II 5. Ανάλυση 4 ης εργαστηριακής άσκησης 6. Σχεδιασμός 4 ης άσκησης στο εργαστήριο Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 2

3 Στόχοι Εργαστηρίου Με την ολοκλήρωση αυτού του εργαστηρίου, θα πρέπει να είστε σε θέση: 1. Να υλοποιείτε ασύγχρονους μετρητές και άλλα ακολουθιακά κυκλώματα χρησιμοποιώντας JK και D Flip-Flops. 2. Nα ορίζετε διαφορετικούς σχεδιασμούς ως Top-Level Entity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς (αρχεία.bsf), και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. 3. Να δημιουργείτε και να χρησιμοποιείτε σωστά τους διαύλους (data/address busses) και τις ονομασίες καλωδίων στο Quartus. 4. Να ρυθμίζετε πλήρως τις παραμέτρους σε μια προσομοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασμό. Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 3

4 Σύμβολα JK και D Flip-Flops στο Quartus II PRN: αρνητικής λογικής preset CLRN: αρνητικής λογικής Clear CLK (θετικά ακµοπυροδοτούµενο ρολόι) Clkn (αρνητικά ακµοπυροδοτούµενο ρολόι) J, K, D: Είσοδοι Flip-Flops Q, Qn: συµπληρωµατικές έξοδοι Flip-Flops Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 4

5 Χαρακτηριστικός Πίνακας Flip-Flops Καθορίζει τις λογικέςιδιότητες/χαρακτηριστικά ενός flip-flop (όπως ένας πίνακας αληθείας για μια λογική πύλη). Q(t) παρούσα κατάσταση στο χρόνοt Q(t+1) επόμενη κατάσταση στο χρόνοt+1 Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 5

6 Χαρακτηριστικός Πίνακας JK Flip-Flop Χρόνος t εννοείται (δηλ. J(t) και K(t)) J K Q(t+1) 0 0 Q(t) JK Flip-FlopFlop Λειτουργία Καµία Αλλαγή/Hold Reset Set 1 1 Q(t) Συµπλήρωµα Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 6

7 Χαρακτηριστικός Πίνακας D Flip-Flop D D Flip-FlopFlop Q(t+1) Λειτουργία 0 0 Reset 1 1 Set Χαρακτηριστική Εξίσωση: Q(t+1) = D(t) (Characteristic Equation) Εκφράζει την τιµή των εξόδων στο χρόνο t+1 σε σχέση µε την τιµή των εισόδων στο χρόνο t, για ένα flip-flop Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 7

8 Ασύγχρονο Set/Reset Πολλές φορές είναι επιθυμητό να μπορούμε να θέσουμε την τιμή ενός FF (set 1 ήreset 0 ) ανεξάρτητα με το ρολόι ασύγχρονο set/reset Παράδειγμα:Στο ξεκίνημα (power-up) χρησιμοποιούμε ασύγχρονο set/resetέτσι ώστε να ξεκινούμε από μια γνωστή κατάσταση (known state). Ασύγχρονοset(δεν απαιτεί ρολόι) Preset (PR ή PRN) Ασύγχρονο reset (δεν απαιτεί ρολόι) Clear (CLR ή CLRN) Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 8

9 Μετρητές (Counters) Ένας μετρητής είναι ένας καταχωρητής που «μετρά» μια προκαθορισμένη ακολουθία καταστάσεων, μόνο με την χρήσιμοποίηση των παλμών του ρολογιού (CLK). Οι μετρητές κατηγοριοποιούνται σε: Μετρητές Ριπής: Το ρολόι του συστήματος ενώνεται στην είσοδο ρολογιού του LSB FF. Για τα υπόλοιπα FFs,η έξοδος ενός FF ενώνεται στην είσοδο ρολογιού του επόμενου σημαντικού FF. Δεν υπάρχει κοινό ρολόι. Σύγχρονους Μετρητές: Όλα ταffs έχουν κοινό ρολόι Χρήση λογικής για υλοποίηση της επόμενης κατάστασης. Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 9

10 Μετρητής Ριπής προς-τα-πάνω 4ων-bit, με JK FFs J=K=1 Q i (t+1) = Q i (t) FFs είναι αρνητικά ακµοπυροδοτούµενα Θυµηθείτε... Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 10

11 Μετρητής Ριπής προς-τα-πάνω 4ων-bit, με JK Το Q0αλλάζει σε κάθε αλλαγή (1 σε 0) του σήματος CLK Το Q1αλλάζει κατάσταση σε κάθε αλλαγή (1 σε 0) του Q0 Το Q2αλλάζει κατάσταση σε κάθε αλλαγή (1 σε 0) του Q1 Το Q3αλλάζει κατάσταση σε κάθε αλλαγή (1 σε 0) του Q2 t = 0 t = 1 t= 2 t = 3 t = 4 t= 5 t = 6 t = 7 Q Q Q Q t= 14 t = 15 t = Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 11

12 Μετρητής Ριπής προς-τα-κάτω 4ων-bit με JK-FFs Χρησιμοποιήστε ασύγχρονο Set(ή Preset) (S) για να ξεκινήσει από Εναλλακτικοί σχεδιασμοί: Αλλαγή της ακμοπυροδότησης σε θετική Ένωση της συμπληρωμένης εξόδου του κάθε FF στην είσοδο ρολογιούc του επόμενου σημαντικού FF στη σειρά Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 12

13 Μετρητής Ριπής Modulo16-8 Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 13

14 Εργαστηριακή Άσκηση 4 Σχεδιάστε έναν μετρητή ριπής με 4 bits (modulo 16) και προσθέστε συνδυαστική λογική (3 πύλες ΝAND3) για μετατροπή του σε Modulo16/8. Χρησιμοποιώντας την γραφική που είναι διαθέσιμη στην ιστοσελίδα, εκτελέστε τόσο functional όσο και timing simulation και επιβεβαιώστε την ορθή του λειτουργία. Καταγράψτε την μέγιστη καθυστέρηση αλλά και τις μεταβατικές καταστάσεις από το 0 μέχρι και το 7. Δημιουργήστε αντίγραφο του σχεδιασμού modulo16/8 και τροποποιήστε το ανάλογα τη συνδυαστική λογική έτσι ώστε να φτιάξετε έναν μετρητή modulo16/n. Δημιουργήστε ένα νέο αρχείο προσομοίωσης και εξετάστε την ορθή του λειτουργία. Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 14

15 Μαθησιακά Αποτελέσματα Με την ολοκλήρωση αυτού του εργαστηρίου θα πρέπει να μπορείτε να: Υλοποιείτε κυκλώματα ασύγχρονων μετρητών. Ορίζετε διαφορετικούς σχεδιασμούς ως Top-LevelEntity, να δημιουργείτε σύμβολα από δικούς σας σχεδιασμούς και να είστε σε θέση να ρυθμίζετε σωστά τις σχετικές παραμέτρους στο Quartus II. Σχεδιάζετε και να χρησιμοποιείτε τα ακολουθιακάκυκλώματα με JK και D Flip-Flops. Ορίζετε και να χρησιμοποιείτε σωστά τους διαύλους και τις ονομασίες καλωδίων στο Quartus II. Ρυθμίζετε πλήρως τις παραμέτρους σε μια προσομοίωση και να υπολογίζετε τις χρονικές καθυστερήσεις που προκύπτουν σε κάποιο σχεδιασμό. Οκτώβριος 14 Εργαστήριο Ψηφιακών Συστηµάτων Γ.Ζ. - 15