ECE 407 Computer Aided Design for Electronic Systems. CMOS Logic. Instructor: Maria K. Michael. Overview

HTML
DOWNLOAD

Μέγεθος: px

Εμφάνιση ξεκινά από τη σελίδα:

Download "ECE 407 Computer Aided Design for Electronic Systems. CMOS Logic. Instructor: Maria K. Michael. Overview"

Βενέδικτος Ζωγράφου
8 χρόνια πριν
Προβολές:

1 407 Computer Aided Design for Electronic Systems CMOS Logic Instructor: Maria K. Michael 1 Overview MOS transistors (nmos, pmos) CMOS processing technology CMOS design/layout rules MOS transistors as ideal switches CMOS logic: Inverter Combinational logic NAND/NOR gates Compound/Complex gates Multiplexers/XOR gates Sequential logic cells (latches, FFs) 2 1

2 Metal-Oxide-Semiconductor (MOS) transistors licon, basic starting material Created by superimposing several layers of conducting (αγωγός) material, insulating (µόνωση) and transistor forming material Construction process is carried out on a single crystal of silicon (wafer) Source Gate Drain 3 Insulation Substrate (bulk) Typical MOS structure layer Diffusion (doping of silicon w/ impurities) Polysilicon (=polycrystalline silicon) for interconnect and transistor Gate Aluminum (metal) for interconnect All of the above are separated by insulating material/layers (silicon dioxide = oxide) (diffused silicon) Source Gate (polysilicon) Drain (diffused silicon) 4 Insulation (oxide) Substrate (bulk) (diffused silicon) 2

3 Semiconductor Materials and Properties Valence electrons: electrons in the outmost shell of an atom A silicon atom has 4 valence electrons A silicon crystal at ~0 C is an insulator 5 silicon atom w/ 4 valence electrons silicon crystal To make transistors, it is necessary to make silicon act as a semiconductor extra electron Add (diffuse/dope) electrons on silicon: add impurities (other material) w/ higher # of valance electrons eg. Phosphorous (P), w/ 5 v.e. e P donor impurity n-dopped/n + Add holes on silicon: add impurities (other material) w/ fewer # of valance electrons eg. Boron (B), w/ 3 v.e. strong bonds, no electron movement hole B acceptor impurity p-dopped/p + CMOS transistors CMOS = Complementary Metal Oxide Semiconductors nmos (n-type) Negatively diffused silicon (rich in electrons) for Drain and Source, in positively diffused substrate pmos (p-type) Positively diffused silicon (rich in holes) for Drain and Source, in negatively diffused substrate Gate is Polysilicon 6 3

4 CMOS transistors Physical structure of nmos (cross section) n-type diffusion Physical structure of pmos (cross section) p-type diffusion n + n+ p + p-type substrate p + p + n + n-type substrate nmos schematic G 3 terminals: G, S, D (substrate 4 th ) G: control input, affects flow of electrons in the channel G pmos schematic D S D S substrate needs G=1 to conduct 7 substrate needs G=0 to conduct CMOS transistors A MOS transistor is a majority carrier (φορέας πλειοψηφίας) Current between S and D (channel) is modulated by a voltage applied to G nmos S n + pmos S p + G substrate p + G substrate n + D n + majority carriers = electrons +voltage on G enhances the # of electrons in the channel à conductivity increases D majority carriers = holes -voltage on G enhances the # of holes in the channel à conductivity increases p + 8 4

5 Threshold Voltage (V th ) Most important parameter that characterizes the switching behavior of a transistor V th : the voltage at which a MOS transistor begins to conduct (turn-on). For nmos V G > V th For pmos V G < V th The switching (turn on/off) is defined by the mode of a MOS device: I DS = D-to-S current V GS = G-to-S voltage V DS = D-to-S voltage V GD = G-to-D voltage to turn-on (very simplistic explanation!) determine the operation of the device 9 10 CMOS Processing Technology (Basic concepts) base = SILICON, if pure it behaves as an insulator; to alter its conductivity, we add impurities called dopands (add electrons/holes) 2 categories of dopands: Donors: supply free electrons (ex. Phosphorus, Arsenic) Acceptors: add holes (ex. Boron) Wafer Processing: Wafer: a thin slice of crystal silicon (grown at 1500 C); size usually varies from mm in diameter and mm in thickness Process starts with a silicon crystal, sliced into wafers Each wafer is polished (at least one of its faces) to a flat, scratch-free mirror finish (this side is used to implement the CMOS devices) 5

6 CMOS Processing Technology (Basic concepts) Oxidation: To manufacture CMOS devices, silicon dioxide (O 2 ) must be produced very reliably Achieved by heating silicon wafers in an oxidizing atmosphere such as oxygen or water vapor Lithography: The process of transferring a pattern to a layer on a chip by utilizing appropriate masks At each step of the fabrication process, impurities are introduced on certain areas of the wafer. Masks are used to define these areas. 11 CMOS Design Rules (also, Layout Rules) Provide a necessary communication between the circuit designer and the process designer during the fabrication process Specify to the designer certain geometric characteristics / constraints on the layout (so that design topology & geometry is preserved) 2 issues: Geometric reproduction of features by the mask-making lithographical process Interaction between different layers lamda (λ) = size of smallest feature on transistor (usually 2λ defines the technology) λ based rules = all rules (if possible) given as multiples of λ (see example in tbl 2.7, pg. 61 of your textbook) 12 6

7 MOS transistors as ideal switches Βασικό στοιχείο: τρανζίστορ Υπάρχουν 2 τύποι τρανζίστορ: n-κανάλι (n-channel): τρανζίστορ nmos p-κανάλι (p-channel): τρανζίστορ pmos Ο τύπος εξαρτάται από τα υλικά του ηµιαγωγού που χρησιµοποιήθηκαν για την υλοποίηση του τρανζίστορ Μοντελοποιούµε την συµπεριφορά του τρανζίστορ σε λογικό επίπεδο για να µπορέσουµε να µελετήσουµε τη συµπεριφορά κυκλωµάτων CMOS à τρανζίστορ pmos/nmos ως διακόπτες 13 nmos FET (Field-Effect Transistor) 14 7

8 Τρανζίστορ CMOS ως διακόπτες 3 άκρα (terminals) στα τρανζίστορ CMOS: G: Πύλη (Gate) D: Ακροδέκτης MOSFET (Drain) S: Πηγή (Source) nmos τρανζίστορ/διακόπτης X=1, διακόπτης κλείνει (ON) X=0, διακόπτης ανοίγει (OFF) pmos τρανζίστορ/διακόπτης X=0, διακόπτης κλείνει (ON) X=1, διακόπτης ανοίγει (OFF) 15 Δίκτυα διακόπτων Χρησιµοποιούµε διακόπτες για τη δηµιουργία δικτύων που αναπαριστάνουν λογικά κυκλώµατα CMOS. Για να υλοποιήσουµε µια συνάρτηση F, δηµιουργούµε ένα δίκτυο έτσι ώστε να υπάρχει ένα µονοπάτι δια µέσου του δικτύου όταν το F = 1, και να µην υπάρχει όταν το F = 0. Δύο βασικές δοµές: Τρανζίστορ σε σειρά Παράλληλα τρανζίστορ 16 8

9 Τρανζίστορ σε Σειρά/Παράλληλα nmos σε σειρά a a X X:X Y Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν Χ και Y είναι 1 à X Y παράλληλο nmos a a X Y X:X Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το X ή το Y είναι 1 à X+Y pmos σε σειρά a a X X:X Y Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το Χ και Y είναι 0 à X Y παράλληλο pmos a a X Y X:X Y:Y b b υπάρχει µονοπάτι µεταξύ των σηµείων a και b εάν το X ή το Y είναι 0 à X +Y 17 Δίκτυα διακόπτων (συν.) Γενικά: 1. Το nmos σε σειρά υλοποιεί την λογική πύλη AND 2. Το pmos σε σειρά υλοποιεί την λογική πύλη NOR 3. Το παράλληλο nmos υλοποιεί την λογική πύλη OR 4. Το παράλληλο pmos υλοποιεί την λογική πύλη NAND Παρατηρήστε ότι: Το 1 είναι ο δυϊσµός του 3, και αντίστροφα Το 2 είναι ο δυϊσµός του 4, και αντίστροφα 18 9

10 Πλήρως Συµπληρωµατικά CMOS Κάθε πλήρως συµπληρωµατικό δίκτυο CMOS ακολουθεί τη δοµή στα δεξιά. Το κάθε ένα από τα δύο υπoδίκτυα υλοποιεί τη συνάρτηση δυϊσµού του άλλου. Στατική CMOS (static CMOS): υλοποιεί την F() (όλους τους συνδυασµούς που δίνουν 1) και το συµπλήρωµά της F () (όλους τους συνδυασµούς που δίνουν 0). Υπάρχει πάντα ένα µονοπάτι που οδηγεί στην έξοδο (F), είτε από την πηγή +V (λογικό 1) είτε από τη γείωση (λογικό 0). Γιατί; Pull-up δίκτυο (από +V) Pull-down δίκτυο (από GRD) 19 Πλήρως Συµπληρωµατικά CMOS Παράδειγµα -- Αντιστροφέας +V X F = X X F = X Λογικό σύµβολο GRD Σχηµατικό σε επίπεδο τρανζίστορ Λειτουργία: q X=1 à ο διακόπτης nmos κλείνει (pmos παραµένει ανοικτός) και η έξοδος άγει από το GRD à F = 0 q X=0 à ο διακόπτης pmos κλείνει (nmos παραµένει ανοικτός) και η έξοδος άγει από το +V à F =

11 Πλήρως ολοκληρωµένα δίκτυα CMOS Βασικές Πύλες (NOR, NAND, NOT) 21 Πλήρως ολοκληρωµένα CMOS Γιατί τα δίκτυα pmos είναι συνδεδεµένα στο +V και τα nmos στο GRD? Τα στοιχεία pmos είναι σχεδόν ιδανικά όταν τα διαπερνά υψηλή τάση (Η) και αδύνατα όταν τα διαπερνά χαµηλή τάση (L). Τα στοιχεία nmos είναι σχεδόν ιδανικά όταν τα διαπερνά χαµηλή τάση και αδύνατα όταν τα διαπερνά υψηλή τάση (Η). Εποµένως, η δοµή του CMOS εξασφαλίζει την παραµονή των τιµών των διαφόρων σηµάτων στα κατάλληλα υψηλά και χαµηλά λογικά επίπεδα, όταν µεταδίδονται δια µέσω του δικτύου και φθάνουν στην έξοδο

12 Πλήρως ολοκληρωµένα δίκτυα CMOS Σύνθετες Πύλες (Complex Gates) Δεδοµένης µιας συνάρτησης F(): 1. Βρείτε και απλοποιήστε την F (). Βεβαιωθείτε ότι θα προχωρήσετε µέχρι που τα συµπληρώµατα να φτάσουν στο επίπεδο παραγόντων (literal). 2. Υλοποιήστε την F () σαν ένα nmos δίκτυο και ακολούθως συνδέστε το µε το GRD και την έξοδο F() à δίκτυο pull-down 3. Βρείτε το δυϊσµό της F (), υλοποιήστε την ως ένα pmos δίκτυο και ακολούθως συνδέστε το µε το +V και την έξοδο F() à δίκτυο pull-up 4. Συνδέστε τις εισόδους σε κάθε ένα από τα δίκτυα pullup και pull-down. 23 Πλήρως ολοκληρωµένα δίκτυα CMOS Σύνθετες Πύλες - Παράδειγµα F = AB +AC+BC 24 12

13 Πύλη Μετάδοσης CMOS 25 MUX 2-εισόδων και XOR µε πύλες µετάδοσης CMOS MUX (= multiplexer) = Πολυπλέκτης: Επιλέγει να περάσει την τιµή µίας από τις εισόδους βάση της τιµής του C 26 13

14 In addition (in class) Resolution of Gate Output Level Complex gate vs standard gate implementation Sequential Logic (laches, FFs) Datapath logic design Adders Multipliers Other datapath cells I/O cells 27 14

Σχετικά έγγραφα

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

ΗΜΥ 210 ΣΧΕΔΙΑΣΜΟΣ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ Χειµερινό Εξάµηνο 2016 ΔΙΑΛΕΞΗ 5: Το CMOS transistor και κυκλώµατα CMOS ΧΑΡΗΣ ΘΕΟΧΑΡΙΔΗΣ Επίκουρος Καθηγητής, ΗΜΜΥ (ttheocharides@ucy.ac.cy) Περίληψη q Κυκλώµατα