Κεφάλαιο 11 ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ 11.1. Εισαγωγή Τα ψηφιακά κυκλώματα κατασκευάζονται κυρίως με χρήση ολοκληρωμένων κυκλωμάτων (που λέγονται για συντομία ICs INTEGRATED CIRCUITS). Κάθε IC είναι ένας μικρός κρύσταλλος ημιαγωγού πυριτίου (Si), καλούμενος CHIP. Το CHIP περιλαμβάνει ηλεκτρικά στοιχεία όπως τρανζίστορς, διόδους αντιστάσεις και πυκνωτές. Τα στοιχεία αυτά έιναι συνδεδεμένα μέσα στο CHIP ώστε να σχηματίζουν ένα ηλεκτρονικό κύκλωμα. Το CHIP τοποθετείται πάνω σε μεταλλικό ή πλαστικό στέλεχος και οι συνδέσεις συγκολλούνται σε εξωτερικά ποδαράκια, έτσι σχηματίζεται το IC. Τα ολοκληρωμένα κυκλώματα διαφέρουν από τα συμβατικά κυκλώματα διακριτών στοιχείων στο ότι τα στοιχεία τους δεν μπορούν να διαχωριστούν ή να αποσυνδεθούν από το κύκλωμα του εσωτερικού του ολοκληρωμένου πακέτου. Η σύνδεση του ολοκληρωμένου με το υπόλοιπο εξωτερικό κύκλωμα γίνεται μόνο με τους εξωτερικούς του ακροδέκτες (ποδαράκια). Πλεονεκτήματα των IC: 1) Πολύ μικρό μέγεθος 2) Χαμηλή τιμή κόστους μαζικής παραγωγής. 3) Μικρή κατανάλωση ισχύος. 4) Υψηλή αξιοπιστία λειτουργίας. 5) Υψηλή ταχύτητα λειτουργίας. 6) Μείωση εξωτερικών καλωδιακών συνδέσεων. 11. 2. Χαρακτηριστικά Τα χαρακτηριστικά των ψηφιακών λογικών οικογενειών συνήθως συγκρίνονται με ανάλυση του κυκλώματος της βασικής πύλης κάθε οικογένειας. Το πιο σημαντικά χαρακτηριστικά που χρησιμοποιούνται για τη σύγκριση αυτή, είναι τα ακόλουθα: 1) Ταχύτητα. (Χρόνος καθυστερήσεως της διαδόσεως propagation delay Tpd ). Σχήμα 11.1α VIN VO Σχήμα 11.1β Σχήμα 11.1γ Αν υποθέσουμε ότι στη βάση του τρανζίστορ του σχ. 11.1.β επιβάλλεται ο παλμός του σχ.7.1.α. Τότε υπάρχει κάποιος χρόνος αντιδράσεως της πύλης αντιστροφής που σχεδιάσαμε. Στο σχήμα 11.1.γ και στην κυματομορφή του παλμού εισόδου VIN η στάθμη τάσης V(0) παριστάνει την τάση του κατωφλίου από τη χαμηλή στάθμη στην υψηλή. Για την μετάβαση από τη ψηλή στάθμη στη χαμηλή αυτή η τάση κατωφλίου παριστάνεται με τη V (1). Αντίστοιχα στην έξοδο προκαλείται μια μεταβολή από τη ψηλή στάθμη στη χαμηλή. Οι τάσεις κατωφλίου αντίστοιχα όπως φαίνονται και στο σχ.7.1.γ είναι V(1) και V (0). Ορίζεται ως TON η διαφορά: TON=V(1)-V(0), δηλαδή ο χρόνος που χρειάσθηκε η
πύλη να αλλάξει κατάσταση, όταν αλλάζει η είσοδος. Αντίστοιχα για το τέλος του παλμού εισόδου και την τελική αλλαγή στην έξοδο έχουμε TOFF=V (0)-V (1). Ορίζεται σαν χρόνος καθυστερήσεως της διασόσεως η παράσταση: Tpd=1/2 (TON+TOFF) (propagation delay). 2) Πλήθος εισόδων (fan-in) πλήθος εξόδων (fan-out). Ο ορισμός των παραπάνω φαίνεται στο ακόλουθο σχήμα 11.2. 3) Αναισθησία θορύβου (noise immunity). Σχήμα 11.2 Σχήμα 11.3 Είναι η ικανότητα των πυλών στο να παρέχουν κάποιο περιθώριο θορύβου, ώστε να μην αλλάζουν κατάσταση, (π.χ. η Λογική Μονάδα 2), από τυχόν θόρυβο στη γραμμή μεταφοράς, επηρεάζεται και επηρεάζει τα επόμενα λογικά κυκλώματα. Βλέπε σχ. 11.3. 4) Απαιτήσεις για τροφοδοσία: Τα πιο απλά απαιτούν μόνο μια τάση τροφοδοσίας. Άλλες οικογένειες πυλών απαιτούν περισσότερες τάσεις τροφοδοσίας θετικές ή και αρνητικές. 5) Καταναλισκόμενη ισχύς (power dissipation). 6) Καταλληλότητα για κατασκευή ολοκληρωμένου κυκλώματος. 7) Θερμοκρασιακή περιοχή λειτουργίας. 8) Πλήθος διαθεσίμων λογικών πράξεων (δυνατότητα για ενσύρματη λογική). 9) Κόστος. Τέλος ένας παράγοντας για την εκλογή μιας συγκεκριμένης κατηγορίας πυλών είναι η προσωπική εκτίμηση και πείρα του σχεδιαστή μηχανικού. 11. 3. Οικογένειες Λογικών Κυκλωμάτων Τα IC κατατάσσονται όχι μόνο με βάση τη λειτουργία τους αλλά και την κατάταξή τους σε κάποια οικογένεια λογικών κυκλωμάτων. Κάθε λογική οικογένεια έχει το δικό της βασικό ηλεκτρονικό δίκτυο, που αποτελεί το δομικό στοιχείο για την κατασκευή πιο σύνθετων κυκλωμάτων. Το βασικό στοιχείο κάθε οικογένειας είναι είτε η πύλη NAND. Η τοπολογία της βασικής πύλης, δίνει το όνομα στις λογικές οικογένειες. Μερικές από τις πιο γνωστές είναι οι TTL, ECL, I2L, MOS και CMOS.
11. 3. 1. TTL (Transistor Transistor Logic) Είναι η πιο δημοφιλής οικογένεια ολοκληρωμένων. Λειτουργούν με μία τάση τροφοδοσίας (+5V). Το βασικό τους στοιχείο είναι πύλες NAND. Σχήμα 11.4 Το κύκλωμα της βασικής αυτής πύλης φαίνεται στο σχ. 11.4. Το τρανζίστορ Q1 είναι ένα τρανζίστορ πολλαπλών εκπομπών, πράγμα που υλοποιείται με την τεχνολογία κατασκευής των ολοκληρωμένων κυκλωμάτων. Οι είσοδοι Α, Β και C υποτίθεται ότι τροφοδοτούνται από εξόδους όμοιων πυλών. Το ίδιο και η έξοδος Υ τροφοδοτεί μια από τις εισόδους (Α, Β ) μιας επόμενης όμοιας πύλης. α) Αν μία τουλάχιστον από τις εισόδους Α, Β, ή C είναι χαμηλά (0, 2V=τάση κόρου εξόδου προηγούμενης βαθμίδας), τότε η αντίστοιχη δίοδος του εκπομπού του Q1 άγει και η τάση στη βάση του Q1 θα είναι Vp=(0,2+0,7)V=0,9V. (Το 0,7V είναι η πτώση τάσης στα άκρα της αγούσης διόδου). Η τάση όμως αυτή δεν είναι ικανή για να φέρει σε αγωγή τα τρανζίστορ Q2 και Q3, διότι απαιτείται τάση τουλάχιστον 0,7+0,7+0,7=2,1V (0,7V=Vγ διόδου B-C του Q1, ενώ οι υπόλοιπες δύο τάσεις των 0,7V είναι οι τάσεις για την έναρξη της λειτουργίας των Q2 και Q3). Άρα τα Q2 και Q3 βρίσκονται στην αποκοπή και Υ=5V (ψηλά). β) Αν όλες οι είσοδοι είναι ψηλά (5V), παύουν να λειτουργούν οι δίοδοι εκπομπού-βάσης του Q1, αλλά η βάση βρίσκεται σε δυναμικό περίπου 5V. Τότε λειτουργεί η δίοδος βάσης-συλλέκτη και ικανό ρέει προς τη βάση του Q2, το οποίο ωθείται στον κόρο. Το ίδιο συμβαίνει και για το Q3, η δε έξοδος αποκτά την τάση κόρου 0,2V Y=0,2V. Έτσι επαληθεύεται πίνακας αλήθειας της πύλης NAND. Μέχρι τώρα από τη θεώρηση που αναφέραμε, φαίνεται ότι το τρανζίστορ Q1 συμπεριφέρεται σαν σύστημα δύο διόδων στη σειρά με κοινή άνοδο. Στη μεταβατική όμως κατάσταση από την κατάσταση αγωγής προς την αποκοπή, δρα σαν τρανζίστορ στην ενεργό περιοχή και απομακρύνει γρήγορα τα φορτία της βάσης του Q2 (και Q3), συντελώντας στην αύξηση της ταχύτητας της πύλης. Δηλαδή, όταν τα Q2 και Q3 βρίσκονται στον κόρο η VB2=0,8+0,8=1,6V(άθροισμα των δύο τάσεων VBE2+VBE3 κόρου). Αυτή η τάση 1,6V είναι η τάση συλλέκτη του Q1. Τώρα όταν μία από τις εισόδους πάει χαμηλά (0,2V), τότε όπως εξηγήθηκε παραπάνω Vp=0,9V. Έτσι η ένωση εκπομπού πολώνεται ορθά και του συλλέκτη-βάσης ανάστροφα 1,6-0,9=0,7V. Το τρανζίστορ εργάζεται στην ενεργό περιοχή και απομακρύνει τα φορτία της βάσης του Q2 (και του Q3). Έτσι το Q1 έρχεται στην κατάσταση που περιγράφηκε στο μέρος (α). Βαθμίδες εξόδου του T.T.L.: Λόγω χωρητικού φαινομένου της ανάστροφα πολωμένης διόδου της επόμενης βαθμίδας, όταν η έξοδος Υ μεταβάλλεται από χαμηλή σε ψηλή στάθμη, η σταθερά χρόνου RC*CL, όπου RC είναι το φορτίο του Q3 και CL η χωριτικότητα της διόδου της επόμενης βαθμίδας, εισάγει απαγορευτικές καθυστερήσεις (Tpd πολύ μεγάλο) για το κύκλωμα που αναφέραμε στην έξοδο. Για να διορθώσουμε αυτό το μειονέκτημα αντικαθιστούμε την RC με ένα τρανζίστορ και μία δίοδο,
οπότε η απόκριση είναι πολύ βελτιωμένη ως προς το χρόνο (βλέπε σχ. 11. 5). Δεν βάλαμε αντίσταση π.χ. RC=100Ω για να επιφέρουμε βελτίωση, διότι τότε θα είχαμε πολύ μεγάλη κατανάλωση ισχύος στην περίπτωση που το Υ είναι χαμηλό. Το μόνο που χάνεται μ αυτή τη βελτίωση είναι η αδυναμία πραγματοποίησης λογικής με απευθείας σύνδεση (βλέπε παρακάτω: ενσύρματη λογική), διότι τότε θα είχαμε ισχυρά ρεύματα στις μεταβατικές φάσεις. Σχήμα 11. 5. Μετατροπή του κυκλώματος εξόδου για τη βελτίωση του χρόνου απόκρισης της πύλης NAND (TTL). Υπάρχουν αρκετές παραλλαγές των TTL. Οι βασικότερες από αυτές και τα κύρια χαρακτηριστικά τους φαίνονται στον ακόλουθο πίνακα: Όνομα Παραλλαγής Συντομογραφία Propagation delay (nsec) Power Dissipation Speed power Product (pj) Παράδειγμα συμβολισμού πύλης (mw)/πύλη STANDARD TTL 10 10 100 7400 LOW-POWER LTTL 33 1 33 74L00 HIGH-SPEED HTTL 6 22 132 74H00 SCHOTTKY STTL 3 19 57 74S00 LOW-POWER SCHOTTKY LSTTL 11.5 2 19 74LS00 11. 3. 2. EMMITER COUPLED LOGIC ECL Οι οικογένεια ECL χρησιμοποιείται για συστήματα που απαιτούν λειτουργία σε υψηλές ταχύτητες. Τα TRANSISTORS στις πύλες ECL λειτουργούν σε κατάσταση όχι-κόρου (NONSATURATION STATE). Η συνθήκη αυτή επιτρέπει την ύπαρξη PROPAGATION DELAY από 1 ως 2 NS. Το βασικό κύκλωμα των ECL είναι η πύλη NOR, πολλά όμως ολοκληρωμένα ECL παρέχουν έξοδο και για την πύλη OR. Το σύμβολο της οικογένειας πυλών ECL είναι το ακόλουθο:
Το βασικό τους ηλεκτρονικό κύκλωμα είναι ένας διαφορικός ενισχυτής του τύπου που φαίνεται στο Σχ. 11. 6. HVIN, συγκρίνεται με την τάση αναφοράς VREF και τα τρανζίστορ λειτουργούν πάντα στην ενεργό περιοχή (αύξηση ταχύτητας). Απαιτούμενες τάσεις τροφοδοσίας V CC =-5.2V V REF =-1.5V V (0) =-1.7V V (1) =-0.9V Κύρια χαρακτηριστικά της E.C.L.: Σχήμα 11.6: Κύκλωμα ECL 1) Πολύ μεγάλη ταχύτητα Tpd 1/8 Ns 2) Λίγος παραγόμενος θόρυβος στο εσωτερικό της 3) Παίρνουμε την έξοδο καθώς και το συμπλήρωμά της (Υ.Υ) 4) Οι έξοδοι μπορούν να ενωθούν για πραγματοποίηση ενσύρματης λογικής. 5) Καλή αναισθησία θορύβου (μεγάλη), λόγω μικρών συνθετών αντιστάσεων. 6) Μεγάλη κατανάλωση ισχύος ~ 80 mw/πύλη. 7) Πολλές και διάφορες στάθμες τάσεων τροφοδοσίας, πράγμα που τις κάνει δύσχρηστες και δύσκολες στην προσαρμογή τους με άλλες κατηγορίες ηλεκτρονικών πυλών. Γενικά η χρήση τους είναι ανεπιθύμητη εκεί που δεν απαιτείται υψηλή ταχύτητα. Βρίσκουν ευρεία εφαρμογή στους ηλεκτρονικούς υπολογιστές. 11. 3. 3. ΚΥΚΛΩΜΑΤΑ I2L ή IIL (Intergrated Injection Logic ή Current Injection Logic) Το ολοκληρωμένο κύκλωμα των πυλών αυτών, περιλαμβάνει μία μονάδα παροχής σταθερού ρεύματος Ι, (τρανζίστορ TR1), και το τρανζίστορ TR2 που είναι μια πύλη αντιστροφής Σχ. 11.7.
Σχήμα 11.7. Οικογένεια πύλης I2L. Πραγματοποίηση λογικού NOT. Λειτουργία: Για χαμηλή στάθμη εισόδου, το ρεύμα I ακολουθεί τον αριστερό κλάδο προς την είσοδο Α, το τρανζίστορ TR2 αποκόπτεται (OFF) και οι έξοδοι είναι σε υψηλή στάθμη. Εάν η στάθμη εισόδου είναι ψηλά, τότε το ρεύμα I θέτει σε λειτουργία το τρανζίστορ TR2, που πηγαίνει στον κόρο, ενώ οι έξοδοί του γίνονται Υ1=Υ2=0,2V (χαμηλά).έτσι το κύκλωμα λειτουργεί σαν πύλη αντιστροφής NOT. Με τη λογική απευθείας σύνδεσης (Παρ. 11.4) επιτυγχάνεται και η παραγωγή και των άλλων λογικών συναρτήσεων. Στα σχήματα 11.8 και 11.9 φαίνονται τα κυκλώματα I2L που πραγματοποιούν τις λογικές πράξεις NOR και NAND αντίστοιχα. Σχήμα 11.8 Y=A+B Σχήμα 11.9Y=ABΓ 11. 3. 4. METAL OXIDE SEMICONDUCTOR MOS και C-MOS Το MOS είναι ένα μονοπολικό TRANSISTOR στο οποίο λαμβάνει χώρα, ροή ενός μόνο είδους ηλεκτρικού φορτίου που μπορεί να είναι είτε ηλεκτρόνια (N-CHANNEL) είτε οπές (P- CHANNEL).Ένα P-CHANNEL MOS, απαιτεί αρνητική τάση για τη λειτουργία του και αναφέρεται ως PMOS, ενώ ένα N-CHANNEL MOS, απαιτεί θετική τάση για τη λειτουργία του και αποκαλείται NMOS. Τα CMOS (COMPLEMENTARY MOS) χρησιμοποιούν ένα PMOS και ένα NMOS και απαιτούν θετική τάση για τη λειτουργία τους. Τα τρία βασικά πλεονεκτήματα των MOS έναντι του διπολικού TRASISTOR είναι τα ακόλουθα: 1. Υψηλή πυκνότητα ολοκλήρωσης, που επιτρέπει την ύπαρξη, σε δεδομένο CHIP, περισσοτέρων κυκλωμάτων. 2. Απλούστερες και οικονομικότερες τεχνικές κατασκευής.
3. Μικρή κατανάλωση ισχύος. 11. 4. ΛΟΓΙΚΗ ΑΠΕΥΘΕΙΑΣ ΣΥΝΔΕΣΗΣ (Wired logic) Σχήμα 11.10. Σχήμα 11.11. Συνδέοντας μαζί τις εξόδους δύο (ή και περισσότερων) πυλών NAND, θα έχουμε την εξής λειτουργία. Αν μία από τις εξόδους των πυλών είναι χαμηλά, η Υ επίσης πάει χαμηλά. Έτσι πραγματοποιείται μία πράξη AND μεταξύ των αρχικών εξόδων. Η τελική έξοδος Υ, σε σχέση με τις εισόδους θα είναι: Y Y1 Y2 ( A B)( C D E) AB CDE Έτσι πραγματοποιείται η Λογική Απευθείας Σύνδεσης και η λογική πράξη λέγεται AND-OR-INVERT (AOI). Σημείωση: Επειδή με τη συνδεσμολογία αυτή παραλληλίζονται οι αντιστάσεις φορτίου, αυξάνεται η κατανάλωση ισχύος. Για την αποφυγή αυτού του φαινομένου, διατίθενται πύλες με ανοικτόκυκλωμένο συλλέκτη, (open-collector), και έτσι μπορούν χωρίς πρόβλημα να συνδεθούν οι έξοδοι (συλλέκτες) και κατόπιν με μία μόνο RC να γίνει η σύνδεση με τοvcc. 11. 5. ΠΟΛΥΠΛΟΚΟΤΗΤΑ ΠΥΛΩΝ Συνηθίζεται να κατατάσσονται τα IC στις τέσσερις ακόλουθες κατηγορίες, ανάλογα με την πυκνότητα πυλών που υπάρχουν σε ένα CHIP: 1. SSI(SMLL SCALE INTEGRATION): λιγότερες από 10 πύλες στο CHIP 2. MSI (MEDIUM SCALE INTEGRATION): από 10 εως 100 πύλες. 3. LSI (LARGE SCALE INTEGRATION): πάνω από 100 πύλες. 4. VLSI (VERY LARGE SCALE INTEGRATION):πάνω από 1000 πύλες. 11. 6. ΣΥΣΚΕΥΑΣΙΑ ΟΛΟΚΛΗΡΩΜΕΝΩΝ Οι δύο βασικές συσκευασίες των IC, η FLAT και η DIP (DUAL IN LINE PACKAGE) φαίνονται στα σχήματα 11.12 και 11.13 αντίστοιχα. FLAT PACKAGE DUAL-IN-LINE PACKAGE Σχήμα 11.12. Σχήμα 11.13. Μικρότερα σε διαστάσεις ολοκληρωμένα κυκλώματα με τους ακροδέκτες στην άνω επιφάνεια (περίπου σαν τα flat package αλλά πιο μικρά) είναι τα chip με την τεχνολογία SMD (Surface Mounting Devices).