ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S Q

Σχετικά έγγραφα
ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ. Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; R Q

K24 Ψηφιακά Ηλεκτρονικά 9: Flip-Flops

K24 Ψηφιακά Ηλεκτρονικά 10: Ακολουθιακά Κυκλώματα

ΑΣΚΗΣΗ 10 ΣΥΓΧΡΟΝΟΙ ΑΠΑΡΙΘΜΗΤΕΣ

f(x, y, z) = y z + xz

ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ Ι ΕΞΕΤΑΣΕΙΣ ΦΕΒΡΟΥΑΡΙΟΥ 2010

K15 Ψηφιακή Λογική Σχεδίαση 7-8: Ανάλυση και σύνθεση συνδυαστικών λογικών κυκλωμάτων

Κεφάλαιο 3 ο Ακολουθιακά Κυκλώματα με ολοκληρωμένα ΤΤL

ΓΡΑΠΤΗ ΕΞΕΤΑΣΗ ΣΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕ ΙΑΣΗ

K24 Ψηφιακά Ηλεκτρονικά 6: Πολυπλέκτες/Αποπολυπλέκτες

ΑΣΚΗΣΗ 10 ΣΧΕΔΙΑΣΗ ΑΚΟΛΟΥΘΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ

Ελίνα Μακρή

Λογική Σχεδίαση Ι - Εξεταστική Φεβρουαρίου 2013 Διάρκεια εξέτασης : 160 Ονοματεπώνυμο : Α. Μ. Έτος σπουδών:

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΕΦΑΡΜΟΓΕΣ ΚΑΤΑΧΩΡΗΤΩΝ ΟΛΙΣΘΗΣΗΣ

ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΜΑΘΗΜΑΤΑ ΨΗΦΙΑΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ. ΓΙΑΝΝΗΣ ΛΙΑΠΕΡΔΟΣ Επίκουρος Καθηγητής ΤΕΙ Πελοποννήσου

Ανάλυση Σύγχρονων Ακολουθιακών Κυκλωμάτων

Συνδυαστικά Λογικά Κυκλώματα

Ελίνα Μακρή

Α. ΣΚΟΔΡΑΣ ΠΛΗ21 ΟΣΣ#2. 14 Δεκ 2008 ΠΑΤΡΑ ΕΛΛΗΝΙΚΟ ΑΝΟΙΚΤΟ ΠΑΝΕΠΙΣΤΗΜΙΟ 2008 Α. ΣΚΟΔΡΑΣ ΧΡΟΝΟΔΙΑΓΡΑΜΜΑ ΜΕΛΕΤΗΣ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης 2017

Εισαγωγή στην πληροφορική

ΠΡΟΓΡΑΜΜΑ ΣΠΟΥ ΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

Σχεδίαση Ψηφιακών Συστηµάτων

Η συχνότητα f των παλµών 0 και 1 στην έξοδο Q n είναι. f Qn = 1/(T cl x 2 n+1 )

ΑΣΚΗΣΗ 9 ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ (COUNTERS)

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΗΜΥ 210: Σχεδιασμό Ψηφιακών Συστημάτων, Χειμερινό Εξάμηνο 2008

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Άσκηση 3 Ένα νέο είδος flip flop έχει τον ακόλουθο πίνακα αληθείας : I 1 I 0 Q (t+1) Q (t) 1 0 ~Q (t) Κατασκευάστε τον πίνακα

Σχεδίαση Ψηφιακών Συστημάτων

ΑΣΚΗΣΗ 9. Tα Flip-Flop

Πανεπιστήμιο Δυτικής Μακεδονίας. Τμήμα Μηχανικών Πληροφορικής & Τηλεπικοινωνιών. Ψηφιακή Σχεδίαση

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

w x y Υλοποίηση της F(w,x,y,z) με πολυπλέκτη 8-σε-1

C D C D C D C D A B

6 η Θεµατική Ενότητα : Σχεδίαση Συστηµάτων σε Επίπεδο Καταχωρητή

104Θ Αναλογικά Ηλεκτρονικά 12: Φίλτρα

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

Κεφάλαιο 6. Σύγχρονα και ασύγχρονα ακολουθιακά κυκλώματα

K24 Ψηφιακά Ηλεκτρονικά 4: Σχεδίαση Συνδυαστικών Κυκλωμάτων

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

ΑΣΚΗΣΗ 7 FLIP - FLOP

Μετρητής Ριπής ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ. Αναφορά 9 ης. εργαστηριακής άσκησης: ΑΦΡΟΔΙΤΗ ΤΟΥΦΑ Α.Μ.:

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ Ανώτατο Εκπαιδευτικό Ίδρυμα Πειραιά Τεχνολογικού Τομέα. Σχεδίαση Ψηφιακών Συστημάτων. Ενότητα: ΚΑΤΑΧΩΡΗΤΕΣ - ΑΠΑΡΙΘΜΗΤΕΣ

Ψηφιακή Λογική Σχεδίαση

ΨΗΦΙΑΚΗΛΟΓΙΚΗΣΧΕΔΙΑΣΗ

Ηλεκτρολόγοι Μηχανικοί ΕΜΠ Λογική Σχεδίαση Ψηφιακών Συστημάτων Διαγώνισμα κανονικής εξέτασης Θέμα 1ο (3 μονάδες)

ΑΡΧΗ 1ΗΣ ΣΕΛΙ ΑΣ ΠΑΝΕΛΛΑ ΙΚΕΣ ΕΞΕΤΑΣΕΙΣ ΗΜΕΡΗΣΙΩΝ ΕΠΑΓΓΕΛΜΑΤΙΚΩΝ ΛΥΚΕΙΩΝ (ΟΜΑ Α Β ) ΚΑΙ ΜΑΘΗΜΑΤΩΝ ΕΙ ΙΚΟΤΗΤΑΣ

Σωστή απάντηση το: Γ. Απάντηση

Ακολουθιακά Κυκλώματα Flip-Flops

ΤΙΤΛΟΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΑΣΚΗΣΗΣ ΑΣΥΓΧΡΟΝΟΙ ΜΕΤΡΗΤΕΣ

e-book ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ ΑΣΚΗΣΕΙΣ

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Ακολουθιακή Λογική. Επιμέλεια Διαφανειών: Δ.

Κυριάκης - Μπιτζάρος Ευστάθιος Τμήμα Ηλεκτρονικών Μηχανικών Τ.Ε.

K15 Ψηφιακή Λογική Σχεδίαση 1: Εισαγωγή

Θέμα 1ο (3 μονάδες) Υλοποιήστε το ακoλουθιακό κύκλωμα που περιγράφεται από το κατωτέρω διάγραμμα

15 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

5. Σύγχρονα Ακολουθιακά Κυκλώματα

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ακολουθιακά Κυκλώματα: Μανδαλωτές και Flip-Flops 1

Γ2.1 Στοιχεία Αρχιτεκτονικής. Γ Λυκείου Κατεύθυνσης

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Ανάλυση Ακολουθιακών Κυκλωμάτων 1

Καταστάσεων. Καταστάσεων

και Ac είναι οι απολαβές διαφορικού και κοινού τρόπου του ενισχυτή αντίστοιχα.

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2006

ΤΕΛΟΣ 1ΗΣ ΑΠΟ 5 ΣΕΛΙ ΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2009

ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων. Μετρητές 1

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙ ΕΥΤΙΚΟ Ι ΡΥΜΑ (Τ.Ε.Ι.) ΚΡΗΤΗΣ Τµήµα Εφαρµοσµένης Πληροφορικής & Πολυµέσων. Ψηφιακή Σχεδίαση. Κεφάλαιο 5: Σύγχρονη Ακολουθιακή

Πανεπιστήμιο Πατρών Τμήμα Φυσικής Εργαστήριο Ηλεκτρονικής. Ψηφιακά Ηλεκτρονικά. Καταχωρητές και Μετρητές 2. Επιμέλεια Διαφανειών: Δ.

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2016

ΘΕΜΑΤΑ & ΕΝΔΕΙΚΤΙΚΕΣ ΛΥΣΕΙΣ

Κ. ΕΥΣΤΑΘΙΟΥ, Γ. ΠΑΠΑΔΟΠΟΥΛΟΣ ΠΑΤΡΑ

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων

Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής Χειμερινό Εξάμηνο

100 ΕΡΩΤΗΣΕΙΣ ΜΕ ΤΙΣ ΑΝΤΙΣΤΟΙΧΕΣ ΑΠΑΝΤΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ ΨΗΦΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

Ψηφιακά Συστήματα. 9. Μετρητές

ΠΕΡΙΕΧΟΜΕΝΑ ΠΕΡΙΕΧΟΜΕΝΑ.3 ΑΣΥΓΧΡΟΝΟΣ ΔYΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.5 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ.7 ΑΣΥΓΧΡΟΝΟΣ ΔΕΚΑΔΙΚΟΣ ΑΠΑΡΙΘΜΗΤΗΣ ΜΕ LATCH.

8.1 Θεωρητική εισαγωγή

Σχεδιασμός Ψηφιακών Συστημάτων

Σχεδιασμός Ψηφιακών Συστημάτων

Η κανονική μορφή της συνάρτησης που υλοποιείται με τον προηγούμενο πίνακα αληθείας σε μορφή ελαχιστόρων είναι η Q = [A].

ΑΣΚΗΣΗ 8 ΠΟΛΥΠΛΕΚΤΕΣ ( MULTIPLEXERS - MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMULTIPLEXERS - DEMUX)

Ψηφιακή Λογική Σχεδίαση

ΕΡΓΑΣΤΗΡΙΑΚΗ ΑΣΚΗΣΗ 11

Επίπεδο Ψηφιακής Λογικής (The Digital Logic Level)

Άσκηση 12 Ο ΤΕΛΕΣΤΙΚΟΣ ΕΝΙΣΧΥΤΗΣ ua741 ΕΦΑΡΜΟΓΕΣ

Ψηφιακά Συστήματα. 7. Κυκλώματα Μνήμης

6.1 Καταχωρητές. Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f.

Ψηφιακή Λογική Σχεδίαση

3 ΤΕΛΟΣ 1ΗΣ ΑΠΟ 6 ΣΕΛΙ ΕΣ

ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2007

8. Στοιχεία μνήμης. Οι δυο έξοδοι του FF είναι συμπληρωματικές σημειώνονται δε σαν. Όταν αναφερόμαστε στο FF εννοούμε πάντα την κανονική έξοδο Q.

Σχεδίαση Ψηφιακών Συστημάτων

ΠΕΡΙΕΧΟΜΕΝΑ 1 ΣΥΣΤΗΜΑΤΑ ΑΡΙΘΜΩΝ ΚΑΙ ΚΩ ΙΚΕΣ 1

ΑΣΚΗΣΗ 6 ΠΟΛΥΠΛΕΚΤΕΣ (MUX) ΑΠΟΠΛΕΚΤΕΣ (DEMUX)

ΣΥΓΧΡΟΝΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ

ΨΗΦΙΑΚΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

ΚΕΦΑΛΑΙΟ 6 ΒΑΣΙΚΑ ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ. 6.1 Εισαγωγή

Transcript:

ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΚΑΛΑΜΑΤΑΣ = ΠΑΡΑΡΤΗΜΑ ΣΠΑΡΤΗΣ = ΤΜΗΜΑ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ Συμπληρώνεται από τον διδάσκοντα (2.0) 2 (2.5) 3 (3.0) 4 (2.5) Σ ΕΞΕΤΑΣΗ ΤΟΥ ΜΑΘΗΜΑΤΟΣ ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ Εξάμηνο: Β Κατεύθυνση: - Διδάσκων: Γιάννης Λιαπέρδος Διάρκεια εξέτασης: 2 ώρες Σπάρτη, 2 Ιουνίου 202 ΠΕΡΙΤΤΟΙ (5:30-7:30) ΟΝΟΜΑΤΕΠΩΝΥΜΟ: ΑΡΙΘΜΟΣ ΜΗΤΡΩΟΥ: ΕΞΑΜΗΝΟ: 2 0 Παρακαλούμε να παραδώσετε το φύλλο των θεμάτων μαζί με την κόλλα σας. Τα θέματα θα αναρτηθούν στο e-class την επομένη της εξέτασης. ΘΕΜΑ ο (2.0 μονάδες) Να μελετηθεί η λειτουργία του ακόλουθου κυκλώματος. Ποιος ο ρόλος των εισόδων του (R και S) και πού βρίσκει εφαρμογή; S R SR-Latch (Θεωρία) ΘΕΜΑ 2 ο (2.5 μονάδες) Να εξετάσετε αν το κύκλωμα του σχήματος είναι ελαττωματικό ή όχι. Στην περίπτωση που η απάντησή σας είναι καταφατική, να εντοπίσετε τις πύλες στις οποίες πιθανόν να οφείλεται το σφάλμα. Υποθέστε ότι πιθανό σφάλμα του κυκλώματος οφείλεται σε ελάττωμα μιας και μόνο επιμέρους πύλης και όχι των αγωγών διασύνδεσης. Να εξετάσετε μόνο την περίπτωση όπου τα ελαττώματα θέτουν μόνιμα τις εξόδους των πυλών στη λογική μονάδα.

Χ a b c f d e Από την εφαρμογή στο κύκλωμα των συγκεκριμένων τιμών εισόδου βρίσκουμε πως η έξοδος θα πρέπει να βρίσκεται στη λογική τιμή «0» και όχι στην τιμή που δίνει ο έλεγχος. Άρα, το κύκλωμα είναι ελαττωματικό. Ελάττωμα στην πύλη d θέτει την έξοδό της μόνιμα στην τιμή, άρα η πύλη d ενδέχεται να είναι ελαττωματική. Ελάττωμα στην πύλη c θέτει μόνιμα την έξοδό της στην τιμή, γεγονός που επηρεάζει την αναμενόμενη τιμή της εξόδου του κυκλώματος, άρα το σφάλμα πιθανόν να οφείλεται στην πύλη c. Ελάττωμα στην πύλη e δεν επηρεάζει την τιμή εξόδου της στην ορθή λειτουργία, οπότε το σφάλμα δεν μπορεί να αποδοθεί στην πύλη e. Το τελευταίο ισχύει και για την πύλη f. Η έξοδος της πύλης c είναι ανεξάρτητη της εξόδου των πυλών a και b, άρα καμία από τις δύο δεν μπορεί να προκαλέσει το συγκεκριμένο σφάλμα λειτουργίας, για τον τύπο ελαττωμάτων που εξετάζουμε. Συμπερασματικά, μονάχα ελάττωμα στην πύλη d ή στην πύλη c μπορεί να δώσει ανιχνεύσιμο σφάλμα στην έξοδο του κυκλώματος. ΘΕΜΑ 3 ο (3.0 μονάδες) Να σχεδιάσετε το διάγραμμα καταστάσεων δυαδικού κυκλικού απαριθμητή περιττών αριθμών μέχρι και το επτά (7). Η απαρίθμηση να είναι φθίνουσα. Να σχεδιάσετε, επίσης, το απλούστερο δυνατό κύκλωμα που να υλοποιεί τον πιο πάνω απαριθμητή, με τη χρήση D-flip flops. (Να υποθέσετε ότι το κύκλωμα διαθέτει μηχανισμό αρχικοποίησης [preset] με τον οποίο μπορεί να τεθεί στην κατάσταση 7, ώστε να αποκλείεται η αρχική μετάπτωσή του σε οποιαδήποτε μη επιτρεπτή κατάσταση. Δεν ζητείται να συμπεριλάβετε τον μηχανισμό αρχικοποίησης στη σχεδίαση του κυκλώματος). Χ a b 0 c 0 0 f d 0 e Το ζητούμενο διάγραμμα καταστάσεων έχει ως εξής:

7 5 3 Κάθε κατάσταση αντιστοιχεί σε έναν τριψήφιο δυαδικό αριθμό. Δεδομένου ότι για την αποθήκευση ενός ψηφίου χρησιμοποιείται ένα flip-flop, το κύκλωμα θα περιέχει τρία flip-flops. Με βάση το διάγραμμα καταστάσεων του πιο πάνω σχήματος θα σχεδιάσουμε τον αντίστοιχο πίνακα καταστάσεων, ως εξής: Τρέχουσα Επόμενη 2 0 2 0 7 0 5 0 5 0 3 0 3 0 0 0 0 7 Στον πίνακα καταστάσεων του κυκλώματος θα προσθέσουμε τις εισόδους των τριών D flip-flops που θα χρησιμοποιηθούν, λαμβάνοντας υπόψη τον πίνακα διέγερσης του D flip-flop, ο οποίος έχει ως εξής: Επιθυμητή μετάβαση D 0 0 0 0 0 0 Ο πίνακας καταστάσεων συμπληρώνεται με τις εισόδους των τριών flip-flops ως εξής (στις περιπτώσεις μη επιτρεπτών καταστάσεων (άρτιοι αριθμοί ή μηδέν) συμπληρώνουμε με αδιάφορους όρους (Χ)):

Τρέχουσα Επόμενη Είσοδοι Flip-Flops 2 0 2 0 FF-2 FF- FF-0 D 2 D D 0 0 0 0 Χ Χ Χ Χ Χ Χ 0 0 0 0 Χ Χ Χ Χ Χ Χ 0 0 0 0 0 0 0 Χ Χ Χ Χ Χ Χ 0 0 0 0 Χ Χ Χ Χ Χ Χ 0 0 Λαμβάνοντας υπόψη τις τιμές για τις τρέχουσες καταστάσεις των flip-flops, σχεδιάζουμε τους χάρτες Karnaugh για τις εισόδους των flip-flops, ως εξής: D 0 : 2 0 00 0 0 0 Χ Χ Χ Χ Υποθέτοντας Χ=, παίρνουμε: D 0 =. D : 2 0 00 0 0 0 Χ 0 Χ Χ 0 Χ άρα D =. D 2 : 2 0 00 0 0 0 Χ 0 Χ Χ 0 Χ άρα D 2 =.

Με βάση τις πιο πάνω εκφράσεις για τις εισόδους των flip-flops προκύπτει το ακόλουθο κύκλωμα: 2 0 FF-2 FF- D D ΠΑΡΑΤΗΡΗΣΗ: Το FF-0 βρίσκεται διαρκώς σε κατάσταση set (D 0 =), επομένως δίνει 0 = και για το λόγο αυτό μπορεί να παραλειφθεί. ΘΕΜΑ 4 ο (2.5 μονάδες) Να βρεθεί η ένδειξη στην οθόνη 7 τμημάτων του κυκλώματος του σχήματος κατά τη χρονική στιγμή που υποδεικνύει ο αστερίσκος. Να υποτεθεί ότι πριν την εκκίνηση του συστήματος το flip-flop βρίσκεται σε κατάσταση reset, και πως πυροδοτείται κατά τη μετάβαση 0. Ο πολυπλέκτης 2: επιλέγει την είσοδο Α όταν το σήμα επιλογής (select) είναι μηδενικό.

5V J K R A _ * 2: B _2 select Το διάγραμμα χρονισμού του κυκλώματος έχει ως εξής:

_ * _2 select = Κ J (=) Επομένως, τη ζητούμενη χρονική στιγμή είναι =, και στην οθόνη απεικονίζεται ο αριθμός «9»: 5V = =0