Κυκλώµατα CMOS και Λογική Σχεδίαση 2

5 η Θεµατική Ενότητα : Κυκλώµατα CMOS και Λογική Σχεδίαση Επιµέλεια διαφανειών:. Μπακάλης Σχεδίαση Λογικών Πυλών CMOS Παράγοντες που µπορούν να οδηγήσουν µία λογική πύλη CMOS σε λανθασµένη λειτουργία: Λανθασµένες ή ανεπαρκείς τροφοδοσίες ισχύος (θόρυβος στις τροφοδοσίες ισχύος) Θόρυβος στις εισόδους πυλών Λανθασµένα τρανζίστορ Λανθασµένες συνδέσεις σε τρανζίστορ Λανθασµένοι λόγοι τρανζίστορ στη λογική µε λόγο διαστάσεων Καταµερισµός φορτίου ή ακατάλληλα ρολόγια σε δυναµικές πύλες Κυκλώµατα CMOS και Λογική Σχεδίαση 2

Σχεδίαση Λογικών Πυλών CMOS Μια σωστά κατασκευασµένη συµπληρωµατική πύλη CMOS θα λειτουργεί πάντα αξιόπιστα όταν τροφοδοτείται µε σωστές τροφοδοσίες ισχύος. Οι δυναµικές πύλες και οι πύλες µε λόγο διαστάσεων παρέχουν µέτρια σχεδίαση, φτωχό φυσικό σχέδιο και µη προβλέψιµο θόρυβο. Κυκλώµατα CMOS και Λογική Σχεδίαση 3 Σχεδίαση Λογικών Πυλών CMOS Ένα σηµαντικό τµήµα του κύκλου σχεδίασης ενός ολοκληρωµένου CMOS αφιερώνεται στη βελτιστοποίηση της ταχύτητας του κυκλώµατος. t r / f C = k β V eff load DD k = σταθερά ( 2-4) β eff = ενεργό β της αλυσίδας του οδηγού πάνω ή κάτω C load = χωρητικότητα που φαίνεται από την πύλη V DD = τάση τροφοδοσίας ισχύος Κυκλώµατα CMOS και Λογική Σχεδίαση 4

Σχεδίαση Λογικών Πυλών CMOS To β eff επηρεάζεται από: Τον αριθµό και το µέγεθος των εν-σειρά (ή παράλληλων) τρανζίστορ στον οδηγό πάνω (χρόνος ανόδου) ή στον οδηγό κάτω (χρόνος καθόδου). Η χωρητικότητα C load εξαρτάται από: Το µέγεθος των τρανζίστορ στην πύλη. Το µέγεθος και τον αριθµό των τρανζίστορ στα οποία είναι συνδεδεµένη η πύλη. Τη χωρητικότητα διασυνδέσεων µεταξύ µίας πύλης και αυτών που οδηγεί. Η ταχύτητα µιας πύλης επηρεάζεται και από το χρόνο ανόδου/καθόδου της εισόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 5 Σχεδίαση Λογικών Πυλών CMOS Σε πολλές σχεδιάσεις υπάρχουν αρκετά λογικά µονοπάτια τα οποία δεν απαιτούν ιδιαίτερη µελέτη χρονισµού. Υπάρχει ένας αριθµός µονοπατιών, που καλούνται κρίσιµα µονοπάτια (critical paths), τα οποία απαιτούν προσοχή σε θέµατα χρονισµών. Τα κρίσιµα µονοπάτια µπορούν να επηρεαστούν από τις αποφάσεις στο: Αρχιτεκτονικό επίπεδο (αποδοτικοί αλγόριθµοι) Επίπεδο RTL/λογικής πύλης (διοχέτευση,επιλογή πυλών) Επίπεδο κυκλώµατος (µεταβολή διαστάσεων τρανζίστορ) Επίπεδο φυσικής σχεδίασης (επανατοποθέτηση στοιχείων) Κυκλώµατα CMOS και Λογική Σχεδίαση 6

Σχεδίαση Λογικών Πυλών CMOS Βαθµός εισόδου (fan-in) µιας λογικής πύλης είναι ο αριθµός των εισόδων µιας πύλης. Ο βαθµός εισόδου µιας πύλης επηρεάζει την ταχύτητα της πύλης. Κυκλώµατα CMOS και Λογική Σχεδίαση 7 Σχεδίαση Λογικών Πυλών CMOS Βαθµός οδήγησης εξόδου (fan-out) µιας λογικής πύλης είναι ο συνολικός αριθµός εισόδων των πυλών που οδηγούνται από την έξοδο της πύλης. Κυκλώµατα CMOS και Λογική Σχεδίαση 8

Σχεδίαση Λογικών Πυλών CMOS t t dr df = t int ernal r + k = t int ernal f + k t t output r output f k = βαθµός οδήγησης εξόδου πύλης Η ταχύτητα µιας πύλης είναι ανάλογη του βαθµού οδήγησης εξόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 9 Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 10

Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 11 Σχεδίαση Λογικών Πυλών CMOS t r = 6.2 ns t f = 2.7 ns t r = 5.24 ns t f = 2.3 ns t r = 3.19 ns t f = 2.6 ns Κυκλώµατα CMOS και Λογική Σχεδίαση 12

Σχεδίαση Λογικών Πυλών CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 13 Σχεδίαση Λογικών Πυλών CMOS Κανόνες για το πως σχεδιάζεται ένα κύκλωµα σε συµπληρωµατική λογική CMOS µε κριτήριο την ταχύτητα: Χρησιµοποίηση πυλών NAND όπου αυτό είναι δυνατό Τοποθέτηση αντιστροφέων σε κόµβους µε µεγάλο βαθµό οδήγησης Αποφυγή χρήσης δοµών NOR κυρίως σε περιπτώσεις µεγάλου βαθµού εισόδου και µεγάλου βαθµού οδήγησης Χρησιµοποίηση βαθµού οδήγησης κάτω από 5-10 Χρησιµοποίηση πυλών ελάχιστου µεγέθους σε κόµβους µε µεγάλο βαθµό οδήγησης για την ελαχιστοποίηση του φορτίου ιατήρηση των απότοµων ακµών ανόδου/καθόδου Σε σχεδιασµούς µε κριτήριο την ισχύ ή την επιφάνεια, η χρήση συµπληρωµατικών πυλών µε µεγάλο βαθµό οδήγησης θα οδηγήσει σε κύκλωµα που θα δουλεύει πάντα εάν δίνεται ικανός χρόνος Κυκλώµατα CMOS και Λογική Σχεδίαση 14

Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 15 Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 16

Φυσική Σχεδίαση Αντιστροφέα Κυκλώµατα CMOS και Λογική Σχεδίαση 17 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 1 Κυκλώµατα CMOS και Λογική Σχεδίαση 18

Φυσική Σχεδίαση Αντιστροφέα P-diff Metal 1 N-diff Κυκλώµατα CMOS και Λογική Σχεδίαση 19 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 20

Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 3 Metal 1 Κυκλώµατα CMOS και Λογική Σχεδίαση 21 Φυσική Σχεδίαση Αντιστροφέα Metal 2 Metal 1 Metal 3 Κυκλώµατα CMOS και Λογική Σχεδίαση 22

Φυσική Σχεδίαση Αντιστροφέα Αύξηση του µεγέθους των τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 23 Φυσική Σχεδίαση Αντιστροφέα Παράλληλη σύνδεση αντιστροφέων Κυκλώµατα CMOS και Λογική Σχεδίαση 24

Φυσική Σχεδίαση Αντιστροφέα Χρήση κυκλικών τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 25 Φυσική Σχεδίαση Πύλης NAND Κυκλώµατα CMOS και Λογική Σχεδίαση 26

Φυσική Σχεδίαση Πύλης NAND Κυκλώµατα CMOS και Λογική Σχεδίαση 27 Φυσική Σχεδίαση Πύλης NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 28

Φυσική Σχεδίαση Πύλης NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 29 Φυσική Σχεδίαση Πυλών Όλες οι συµπληρωµατικές πύλες µπορούν να σχεδιαστούν µε µία σειρά n-mos πάνω ή κάτω από µία σειρά p-mos που έχουν ευθυγραµµιστεί ώστε να υπάρχουν κοινές συνδέσεις πύλης. Οι περισσότερες απλές πύλες µπορούν να σχεδιαστούν χρησιµοποιώντας µια συνεχή σειρά από τρανζίστορ στα οποία εφάπτονται οι συνδέσεις πηγής-υποδοχής (γραµµή διάχυσης) Στην περίπτωση αυτή υπάρχουν τεχνικές για την αυτόµατη σχεδίαση. Κυκλώµατα CMOS και Λογική Σχεδίαση 30

Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 31 Φυσική Σχεδίαση Πυλών Αλγόριθµος για την παραγωγή φυσικού σχεδίου: 1. Εύρεση όλων των µονοπατιών Euler που καλύπτουν τον γράφο. 2. Εύρεση ενός p- και ενός n- µονοπατιού Euler που να έχουν ταυτόσηµη ακολουθία ονοµάτων σε κάθε κόµβο. 3. Εάν δεν βρεθούν µονοπάτια στο βήµα 2 τότε θα πρέπει η πύλη να κοµµατιαστεί σε ένα ελάχιστο αριθµό τµηµάτων έτσι ώστε να επιτευχθεί το βήµα 2 µε ξεχωριστά µονοπάτια Euler. Κυκλώµατα CMOS και Λογική Σχεδίαση 32

Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 33 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 34

Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 35 Φυσική Σχεδίαση Πυλών Κυκλώµατα CMOS και Λογική Σχεδίαση 36

Φυσική Σχεδίαση Πυλών Τα τρανζίστορ οµαδοποιούνται σε λωρίδες για να είναι εφικτή η µέγιστη δυνατή σύνδεση πηγής/υποδοχής µέσω γειτνίασης. Οι στήλες πολυπυριτίου εναλλάσονται ώστε να αυξηθεί η γειτνίαση. Κυκλώµατα CMOS και Λογική Σχεδίαση 37 Φυσική Σχεδίαση Πυλών Οι οµάδες που προκύπτουν τοποθετούνται σε σειρές µε τις οµάδες που κυρίως συνδέονται στους αγωγούς τροφοδοσίας να είναι πιο κοντά σε αυτούς. Κυκλώµατα CMOS και Λογική Σχεδίαση 38

Φυσική Σχεδίαση Πυλών Οι διασυνδέσεις επιτυγχάνονται µε διάχυση ή µε οριζόντιες και κάθετες διασυνδέσεις µετάλλου. Κυκλώµατα CMOS και Λογική Σχεδίαση 39 Σχεδίαση Τυποποιηµένων Κυττάρων Απαιτούµενα χαρακτηριστικά τυποποιηµένων κυττάρων: 1. Κανονικότητα στην γεωµετρία. Το φυσικό ύψος είναι καθορισµένο και το πλάτος µεταβάλλεται σύµφωνα µε την λειτουργία τους. Οι διάδροµοι τροφοδοσίας/γείωσης περνούν από καθορισµένα σηµεία οριζόντια στο επάνω και κάτω µέρος του κυττάρου. Υπάρχουν γραµµές εξωτερικής διαδρόµισης. 2. Κοινά ηλεκτρικά χαρακτηριστικά. Για την επιλογή των κατάλληλων W n και W p θα πρέπει να ληφθούν υπόψη παράµετροι όπως η κατανάλωση ισχύος, η καθυστέρηση διάδοσης και η ανοσία θορύβου. Κυκλώµατα CMOS και Λογική Σχεδίαση 40

Σχεδίαση Τυποποιηµένων Κυττάρων Κυκλώµατα CMOS και Λογική Σχεδίαση 41 Σχεδίαση Τυποποιηµένων Κυττάρων Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 42

ιάταξη πυλών (Gate Array) Κυκλώµατα CMOS και Λογική Σχεδίαση 43 ιάταξη πυλών (Gate Array) Κυκλώµατα CMOS και Λογική Σχεδίαση 44

Θάλασσα πυλών (Sea of Gates) Κυκλώµατα CMOS και Λογική Σχεδίαση 45 Θάλασσα πυλών (Sea of Gates) NAND-3 Κυκλώµατα CMOS και Λογική Σχεδίαση 46

Θάλασσα πυλών (Sea of Gates) 2 INV NOR-2 Κυκλώµατα CMOS και Λογική Σχεδίαση 47 Γενικοί Κανόνες Φυσικής Σχεδίασης Ολοκλήρωση της ηλεκτρικής σχεδίασης της πύλης Τοποθέτηση των αγωγών µετάλλου V DD και V SS στο πάνω και κάτω µέρος του κυττάρου Τοποθέτηση µιας κάθετης γραµµής πολυπυριτίου για κάθε είσοδο της πύλης Ταξινόµηση των σηµάτων της πύλης πολυπυριτίου ώστε να επιτραπεί η µέγιστη σύνδεση µεταξύ των τρανζίστορ µέσω της γειτνίασης των συνδέσεων πηγής-υποδοχής Τοποθέτηση του n-τµήµατος κοντά στο V SS και του p-τµήµατος κοντά στο V DD Ολοκλήρωση της πύλης µε συνδέσεις µε πολυπυρίτιο, µέταλλο ή διάχυση Κυκλώµατα CMOS και Λογική Σχεδίαση 48

Γενικοί Κανόνες Φυσικής Σχεδίασης Η φυσική σχεδίαση περιλαµβάνει βελτιστοποίηση των διασυνδέσεων που γίνονται στο επίπεδο του τρανζίστορ και όχι στο επίπεδο πύλης. Εάν σχεδιάζουµε λογικές δοµές 10-100 τρανζίστορ πετυχαίνουµε µικρότερες και ίσως γρηγορότερες φυσικές σχεδιάσεις Η βελτίωση στην πυκνότητα οφείλεται: Στην καλύτερη χρήση των στρώσεων διασύνδεσης Στις περισσότερες «συγχωνευµένες» συνδέσεις πηγήςυποδοχής Στην περισσότερη χρήση του «λευκού» χώρου Στη χρησιµοποίηση βέλτιστων µεγεθών τρανζίστορ Κυκλώµατα CMOS και Λογική Σχεδίαση 49 AND-4 Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 50

Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 51 Βελτιστοποίηση Φυσικής Σχεδίασης Κυκλώµατα CMOS και Λογική Σχεδίαση 52

Φυσική Σχεδίαση Πύλης Μετάδοσης Poly Metal 2 Κυκλώµατα CMOS και Λογική Σχεδίαση 53 Φυσική Σχεδίαση Πύλης Μετάδοσης Κυκλώµατα CMOS και Λογική Σχεδίαση 54

Φυσική Σχεδίαση Πολυπλέκτη Κυκλώµατα CMOS και Λογική Σχεδίαση 55 Λογικές οµές CMOS Πολλές φορές οι προδιαγραφές µιας σχεδίασης δεν καλύπτονται από τις συµπληρωµατικές πύλες CMOS (πχ επιφάνεια και ταχύτητα). Τότε απαιτούνται άλλες δοµές που παρέχουν τα απαιτούµενα χαρακτηριστικά µε κόστος την αυξηµένη σχεδιαστική και λειτουργική πολυπλοκότητα και πιθανώς το µειωµένο περιθώριο θορύβου. CVSL Συµπληρωµατική CMOS BiCMOS NP-διαδοχικής επίδρασης Τρανζίστορ Περάσµατος Ψεύδο-nMOS Domino-CMOS C 2 MOS υναµική-cmos Κυκλώµατα CMOS και Λογική Σχεδίαση 56

Συµπληρωµατική Λογική CMOS NOT NAND NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 57 Συµπληρωµατική Λογική CMOS Οι συµπληρωµατικές πύλες σχεδιάζονται ως κυκλώµατα χωρίς καθορισµένο λόγο διαστάσεων (ratioless). Η µεταβολή του κατωφλίου, της ταχύτητας, των περιθωρίων θορύβου και της κατανάλωσης επιτυγχάνεται µε τη µεταβολή του λόγου των τρανζίστορ ή της τάσης τροφοδοσίας. Μια συµπληρωµατική πύλη CMOS αποτελείται από δύο τµήµατα, το n-τµήµα και το p-τµήµα και εποµένως απαιτεί 2n τρανζίστορ για µία πύλη n-εισόδων. Το χωρητικό φορτίο σε κάθε είσοδο είναι τουλάχιστον δύο φορές η χωρητικότητα εισόδου της πύλης του τρανζίστορ µε µοναδιαίο µέγεθος. Κυκλώµατα CMOS και Λογική Σχεδίαση 58

Λογική BiCMOS ΝAND NOT Κυκλώµατα CMOS και Λογική Σχεδίαση 59 Λογική BiCMOS Τα BiCMOS κυκλώµατα αποτελούνται από MOS και διπολικά τρανζίστορ. Τα διπολικά τρανζίστορ µπορούν να βελτιώσουν σηµαντικά την ικανότητα οδήγησης εξόδου µιας πύλης. Η λογική BiCMOS χρησιµοποιείται κατά κύριο λόγο σε εφαρµογές που απαιτούν µεγάλη ικανότητα οδήγησης και σε µικτού-σήµατος ολοκληρωµένα κυκλώµατα. Κυκλώµατα CMOS και Λογική Σχεδίαση 60

Λογική Ψευδο-nMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 61 Λογική Ψευδο-nMOS Πλεονεκτήµατα: 1. Καλή Οδήγηση Προηγούµενων Βαθµίδων. Το χωρητικό φορτίο στην είσοδο είναι το µισό από τις συµπληρωµατικές πύλες CMOS αφού τα οδηγούµενα τρανζίστορ είναι τα µισά. 2. Μεγάλη πυκνότητα. Σε µία ψευδό-nmos πύλη n-εισόδων απαιτούνται n+1 τρανζίστορ. Μειονεκτήµατα: 1. Στατική Κατανάλωση Ισχύος. Όταν το δίκτυο των nmos τρανζίστορ άγει, υπάρχει µονοπάτι από την τροφοδοσία στη γείωση κατά τη στατική λειτουργία. 2. Απαιτεί σχεδίαση Ratio λογικής (περιθώρια θορύβου, απόκλιση παραµέτρων κατασκευής). Κυκλώµατα CMOS και Λογική Σχεδίαση 62

Συνδυασµένη Λογική CMOS Είναι ένα άλλο κύκλωµα ψευδο-nmos που καλείται και συµµετρική πύλη NOR CMOS. Απαιτεί την κατάλληλη επιλογή του λόγου των διαστάσεων των p, n τρανζίστορ για να λειτουργήσει σωστά. Με κατάλληλη επιλογή του λόγου των διαστάσεων των p, n τρανζίστορ µπορεί να λειτουργήσει ως πύλη NAND. Κυκλώµατα CMOS και Λογική Σχεδίαση 63 υναµική Λογική CMOS Το σήµα clk καθορίζει τη φάση της προφόρτισης και τη φάση του υπολογισµού. Η χωρητικότητα εισόδου της πύλης είναι ίδια µε τη χωρητικότητα της ψευδο-nmos πύλης. Ο χρόνος καθόδου είναι αυξηµένος λόγω του διακόπτη γείωσης. Κυκλώµατα CMOS και Λογική Σχεδίαση 64

υναµική Λογική CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 65 υναµική Λογική CMOS Ο διακόπτης της γείωσης µπορεί να παραληφθεί αν εξασφαλιστεί ότι οι είσοδοι παραµένουν στο µηδέν κατά τη διάρκεια της προφόρτισης. Προβλήµατα 1. Οι είσοδοι µπορούν να αλλάζουν µόνο κατά τη διάρκεια της φάσης προφόρτισης και πρέπει να παραµένουν σταθερές κατά τη διάρκεια του κύκλου υπολογισµού. 2. Εξαιτίας του (1) δεν µπορούν να οδηγήσουν η µία την άλλη διαδοχικά. Κυκλώµατα CMOS και Λογική Σχεδίαση 66

υναµική Λογική CMOS Κυκλώµατα CMOS και Λογική Σχεδίαση 67 Λογική CMOS µε ρολόι (C 2 MOS) Χρησιµοποιήθηκε για τη σχεδίαση λογικής CMOS µε χαµηλή κατανάλωση ισχύος. Οι πύλες έχουν την ίδια χωρητικότητα εισόδου µε τις συµπληρωµατικές πύλες, αλλά µεγαλύτερους χρόνους ανόδου/καθόδου. Τα εν-σειρά τρανζίστορ ρολογιού µπορούν να είναι είτε στην έξοδο της πύλης είτε στα άκρα της τροφοδοσίας ισχύος. Κυκλώµατα CMOS και Λογική Σχεδίαση 68

Λογική Τρανζίστορ Περάσµατος Μοντέλο λογικής Οι παράγοντες γινοµένου αποτελούνται από έναν αριθµό από εν σειρά τρανζίστορ τα οποία τροφοδοτούνται µε µία µεταβλητή περάσµατος και ελέγχονται από µεταβλητές ελέγχου. F=P 1 V 1 +P 2 V 2 + +P n V n Παράδειγµα: ο πολυπλέκτης 2:1 Κυκλώµατα CMOS και Λογική Σχεδίαση 69 Λογική Τρανζίστορ Περάσµατος F=ΑΒ+(-Α)(-Β) ΧΝΟR δύο εισόδων µε λογική τρανζίστορ περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 70

Λογική Τρανζίστορ Περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 71 Λογική Τρανζίστορ Περάσµατος Κυκλώµατα CMOS και Λογική Σχεδίαση 72

Λογική CMOS ιαδοχικής Επίδρασης (Domino) Κατά τη διάρκεια της φάσης προφόρτισης (clk=0), η έξοδος της πύλης είναι 1 και η έξοδος της αποµονωτικής βαθµίδας είναι 0. Κατά τη φάση υπολογισµού η αποµονωτική βαθµίδα µπορεί να κάνει το πολύ µία µετάβαση από 0 σε 1, εποµένως µπορεί να οδηγήσει διαδοχικές λογικές δοµές. Κυκλώµατα CMOS και Λογική Σχεδίαση 73 Λογική CMOS ιαδοχικής Επίδρασης (Domino) Κυκλώµατα CMOS και Λογική Σχεδίαση 74

Λογική CMOS ιαδοχικής Επίδρασης (Domino) Οποιοσδήποτε αριθµός από λογικές βαθµίδες µπορεί να µπει σε διαδοχική σειρά αρκεί ο υπολογισµός της κάθε βαθµίδας να µπορεί να ολοκληρωθεί κατά τη διάρκεια του ρολογιού της φάσης υπολογισµού. Περιορισµοί: 1. Σε κάθε πύλη υπάρχει αποµονωτική βαθµίδα. 2. Μόνο µη-αντιστρέψιµες δοµές είναι δυνατές. 3. Φαινόµενο ανακατανοµής φορτίου Κυκλώµατα CMOS και Λογική Σχεδίαση 75 ΝΡ Λογική ιαδοχικής Επίδρασης Κυκλώµατα CMOS και Λογική Σχεδίαση 76

ΝΡ Λογική ιαδοχικής Επίδρασης Κοινά πλεονεκτήµατα δυναµικών λογικών µορφών: 1. Μικρότερη επιφάνεια από τις πλήρως στατικές πύλες. 2. Μικρότερη παρασιτική χωρητικότητα και συνεπώς µεγαλύτερη ταχύτητα. 3. Αποφυγή ανεπιθύµητων glitches µε προσεκτική σχεδίαση. Μειονέκτηµα: Απαιτείται επιπλέον σχεδιαστική προσπάθεια για την εξασφάλιση της σωστής λειτουργίας υπό οποιεσδήποτε συνθήκες (χρονικές ακολουθίες, ευαισθησία στον θόρυβο κλπ). Κυκλώµατα CMOS και Λογική Σχεδίαση 77 ιαδοχική Λογική ιακοπτικής Τάσης (CVSL) Απαιτεί και τις κανονικές και τις συµπληρωµατικές τιµές των εισόδων. Κυκλώµατα CMOS και Λογική Σχεδίαση 78

Λογική CVSL µε ρολόι XOR-4 Μειονέκτηµα η πολυπλοκότητα που σχετίζεται µε τη διαφορική λογική. Κυκλώµατα CMOS και Λογική Σχεδίαση 79 Λογική SFPL ΝOR-4 Η λογική SFPL είναι παρόµοια µε τη ψευδό-nmos λογική µε τη διαφορά ότι ο οδηγός «πάνω» ελέγχεται από τις εισόδους. Κυκλώµατα CMOS και Λογική Σχεδίαση 80

Σύγκριση Η συµπληρωµατική λογική είναι κατάλληλη για την πλειονότητα των κυκλωµάτων CMOS. Οι πύλες BiCMOS χρησιµοποιούνται σε περιπτώσεις µικτού σήµατος ή σε εφαρµογές υψηλής ταχύτητας. Η ψευδο-nmos λογική χρησιµοποιείται σε πύλες NOR µε µεγάλους βαθµούς εισόδου. Η λογική πύλης µετάδοσης επιτυγχάνει σηµαντική βελτίωση στην ταχύτητα σε δοµές µε λίγες σειρές από πύλες µετάδοσης. Η λογική CMOS domino χρησιµοποιείται σε λογικές χαµηλής κατανάλωσης ισχύος ή υψηλής ταχύτητας. Η λογική CVSL δίνει γρήγορες πύλες και εύκολη σύνθεση. Κυκλώµατα CMOS και Λογική Σχεδίαση 81 Συστήµατα µε ρολόι Τα στοιχεία αποθήκευσης που χρησιµοποιούνται σε µηχανές πεπερασµένων καταστάσεων ή σε συστήµατα διοχέτευσης ορίζονται ως συνάρτηση του ρολογιού. Η επιλογή µιας συγκεκριµένης στρατηγικής ρολογιού επηρεάζει τον αριθµό των τρανζίστορ που χρησιµοποιούνται ανά στοιχείο αποθήκευσης και τον αριθµό των σηµάτων ρολογιού που απαιτούνται για να διασχίσουν το ολοκληρωµένο. Κυκλώµατα CMOS και Λογική Σχεδίαση 82

Ρολόι µίας φάσης Αν τα δεδοµένα δεν υπακούουν στους περιορισµούς των χρόνων αποκατάστασης και συγκράτησης, είναι δυνατό να δηµιουργηθούν προβλήµατα ανταγωνισµού ρολογιού (clock race). Κυκλώµατα CMOS και Λογική Σχεδίαση 83 Μανδαλωτής D ευαίσθητος σε στάθµη Κυκλώµατα CMOS και Λογική Σχεδίαση 84

Ακµοπυροδότητος καταχωρητής τύπου D Κυκλώµατα CMOS και Λογική Σχεδίαση 85 Υλοποίηση ακµοπυροδότητου D καταχωρητή Κυκλώµατα CMOS και Λογική Σχεδίαση 86

Υλοποίηση ακµοπυροδότητου T καταχωρητή Κυκλώµατα CMOS και Λογική Σχεδίαση 87 Υλοποίηση ακµοπυροδότητου JK καταχωρητή AND NOR NOR Κυκλώµατα CMOS και Λογική Σχεδίαση 88

Ακµοπυροδότητος D καταχωρητής οµές µνήµης µίας φάσης Κυκλώµατα CMOS και Λογική Σχεδίαση 89 οµές µνήµης µίας φάσης Κυκλώµατα CMOS και Λογική Σχεδίαση 90

οµές µνήµης µίας φάσης Gated D latch Κυκλώµατα CMOS και Λογική Σχεδίαση 91 οµές µνήµης µίας φάσης Ασύγχρονα τιθέµενος και επαναφερόµενος D καταχωρητής Κυκλώµατα CMOS και Λογική Σχεδίαση 92

οµές µνήµης µίας φάσης υναµικοί µανδαλωτές και καταχωρητές απλού ρολογιού Κυκλώµατα CMOS και Λογική Σχεδίαση 93 Τεχνικές ρολογιού µε PLL Οι βρόχοι κλειδωµένης φάσης (Phased Locked Loop PLL) χρησιµοποιούνται για την παραγωγή εσωτερικών ρολογιών στα ολοκληρωµένα για δύο λόγους: Για το συγχρονισµό του εσωτερικού ρολογιού του ολοκληρωµένου µε το εξωτερικό ρολόι. Για δηµιουργία εσωτερικού ρολογιού µε µεγαλύτερη συχνότητα από το εξωτερικό ρολόι. Κυκλώµατα CMOS και Λογική Σχεδίαση 94

Τεχνικές ρολογιού µε PLL Κυκλώµατα CMOS και Λογική Σχεδίαση 95 Τεχνικές ρολογιού µε PLL Κυκλώµατα CMOS και Λογική Σχεδίαση 96

Στρατηγική ρολογιού δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 97 Στρατηγική ρολογιού δύο φάσεων Πρέπει να εξασφαλιστεί ότι σε καµία περίπτωση τα δύο ρολόγια δεν επικαλύπτονται. Κυκλώµατα CMOS και Λογική Σχεδίαση 98

οµές µνήµης δύο φάσεων Οι καταχωρητές δύο φάσεων συνήθως είναι όµοιες µε τις δοµές µίας φάσης µε το phi1 να τροφοδοτεί τον αφέντη και το phi2 να τροφοδοτεί το σκλάβο του καταχωρητή. Κυκλώµατα CMOS και Λογική Σχεδίαση 99 οµές µνήµης δύο φάσεων Μείωση στον αριθµό των γραµµών ρολογιού µπορεί να γίνει χρησιµοποιώντας µόνο n τρανζίστορ στην πύλη µετάδοσης. Κυκλώµατα CMOS και Λογική Σχεδίαση 100

Γεννήτρια ρολογιού δύο φάσεων Η γεννήτρια ρολογιού δύο φάσεων αποτελεί τροποποίηση του RS latch έτσι ώστε να ικανοποιούνται οι συνθήκες οδήγησης και οι απαιτήσεις επικάλυψης. Κυκλώµατα CMOS και Λογική Σχεδίαση 101 Λογικές δοµές δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 102

Λογικές δοµές δύο φάσεων Κυκλώµατα CMOS και Λογική Σχεδίαση 103 Κατανοµή ρολογιού Το ρολόι πρέπει να οδηγήσει µεγάλο χωρητικό φορτίο σε πολύ µικρό χρόνο και µε µεγάλο ρυθµό επανάληψης. Χρησιµοποιούνται συνήθως δύο τεχνικές: Μιας µεγάλης αποµονωτικής βαθµίδας. Προσέγγιση κατανεµηµένου δένδρου ρολογιού. Κυκλώµατα CMOS και Λογική Σχεδίαση 104

οµές Εισόδου/Εξόδου Οι δοµές Ε/Ε απαιτούν µεγάλη εµπειρία σχεδίασης κυκλωµάτων σε συνδυασµό µε λεπτοµερή γνώση της τεχνολογίας. Συνήθως γίνεται χρήση µίας καλά χαρακτηρισµένης βιβλιοθήκης συναρτήσεων. Το µέγεθος του ακροδέκτη ορίζεται από το ελάχιστο µέγεθος µε το οποίο µπορεί να συνδεθεί ένας αγωγός. Η απόσταση των ακροδεκτών ορίζεται από την ελάχιστη απόσταση στην οποία µπορούν να λειτουργήσουν οι ειδικές συσκευές κατασκευής των αγωγών που συνδέονται στους ακροδέκτες. Κυκλώµατα CMOS και Λογική Σχεδίαση 105 Συνολική οργάνωση Κυκλώµατα CMOS και Λογική Σχεδίαση 106

Συνολική οργάνωση Κυκλώµατα CMOS και Λογική Σχεδίαση 107 Ακροδέκτες V dd /V ss Οι ακροδέκτες V dd /V ss αποτελούνται από ένα σύνολο στρώσεων µετάλλου ακροδέκτη και είναι συνδεδεµένοι µε τον κατάλληλο διάδροµο. Κυκλώµατα CMOS και Λογική Σχεδίαση 108

Ακροδέκτες εξόδου Ένας ακροδέκτης εξόδου πρέπει να έχει επαρκή ικανότητα οδήγησης για την επίτευξη καλών χρόνων ανόδου/καθόδου για ένα δεδοµένο χωρητικό φορτίο. Χρησιµοποιούν αποµονωτικές βαθµίδες µε κατάλληλα επιλεγµένα µεγέθη τρανζίστορ ώστε να είναι ικανά να οδηγήσουν το χωρητικό φορτίο και το εσωτερικό κύκλωµα να έχει το ελάχιστο δυνατό φορτίο. Κυκλώµατα CMOS και Λογική Σχεδίαση 109 Ακροδέκτες εισόδου Οι ακροδέκτες εισόδου πρέπει να αντέχουν τάσεις πέρα από τις κανονικές αφού είναι άµεσα συνδεδεµένοι µε το εξωτερικό κύκλωµα. Κυκλώµατα CMOS και Λογική Σχεδίαση 110

Ακροδέκτες εισόδου Κυκλώµατα CMOS και Λογική Σχεδίαση 111 Ακροδέκτες ρολογιού Οι ακροδέκτες ρολογιού έχουν πολύ µεγάλο εσωτερικό φορτίο και πρέπει να δίνουν γρήγορους χρόνους ανόδου/καθόδου. Κυκλώµατα CMOS και Λογική Σχεδίαση 112

Τρισταθείς ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 113 ικατευθυντήριοι ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 114

ικατευθυντήριοι ακροδέκτες Κυκλώµατα CMOS και Λογική Σχεδίαση 115