HY330 Ψηφιακά Κυκλώματα - Εισαγωγή στα Συστήματα VLSI Διδάσκων: Χ. Σωτηρίου, Βοηθοί: θα ανακοινωθούν http://inf-server.inf.uth.gr/courses/ce330 1 ΗΥ330 - Διάλεξη 12η - Κυκλώματα Μνήμης Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 2 1
Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ MOS NAND ROM Ισοδύναμα μοντέλα Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 3 Είδη Ολοκληρωμένων Μνημών Μνήμη Ανάγνωσης και Εγγραφής Random Access Τυχαίας (Αυθαίρετης) Πρόσβασης Non-Random Access Μη Τυχαίας (μη αυθαίρετης) πρόσβασης Μη-Προσωρινές Μνήμες EPROM (Electrically Programmable ROM) E 2 PROM FLASH Μνήμη Μόνο Ανάγνωσης PROM (Programmable ROM) SRAM (Στατική RAM) DRAM (Δυναμική RAM) FIFO (First-In, First- Out) LIFO (Last-In, First- Out) Καταχωρητής Ολίσθησης CAM (Content- Addressable Memory προσβάσιμη βάση περιεχομένων 4 2
Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ MOS NAND ROM Ισοδύναμα μοντέλα Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 5 Χρονισμός Μνήμης - Ορισμοί 6 3
Decoder 1/2/2015 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ MOS NAND ROM Ισοδύναμα μοντέλα Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 7 Αρχιτεκτονική Μνήμης Αποκωδικοποιητές M bits M bits S 0 Word 0 S 0 Word 0 words S 1 S 2 Word 1 Word 2 Storage cell A 0 A 1 Word 1 Word 2 Storage cell N S N-2 Word N2 2 A K-1 Word N2 2 S N-1 Word N2 1 Word N2 1 K = log 2 N Input-Output (M bits) Input-Output (M bits) Για πρόσβαση Ν λέξεων απαιτούνται Ν σήματα Με την χρήση αποκωδικοποιητή τα μειώνουμε σε log 2 N 8 4
Δομή και Αρχιτεκτονική Μνήμης Α Κ Α Κ+1 Α L-1 Ενίσχυση σήματος στα ψηφιακά επίπεδα VDD/VSS Α 0 Α Κ-1 Επιλογή κατάλληλης λέξης 9 Ιεραρχική Οργάνωση Μνήμης Καλύτερη κατανάλωση (1 μονάδα ενεργή την φορά) Καλύτερη ταχύτητα, αν οι μονάδες αποθηκεύουν γειτονικές διευθύνσεις 10 5
I/O Buffers Commands Address Decoder 2 9 Validity Bits Priority Encoder 1/2/2015 Σχεδιάγραμμα 4Mbit SRAM Clock generator Z-address buffer X-address buffer Predecoder and block selector Bit line load Sub-global Row Decoder Global Row Decoder Sub-global Row Decoder Block 30 Block 31 CS, WE buffer I/O buffer Transfer gate Column decoder Sense amplifier and write driver x1/x4 controller Y-address buffer X-address buffer Local Row Decoder 11 Μνήμη Προσπέλασης Βάση Περιεχομένων (Content-Addressable Memory) Data (64 bits) Comparand Mask Control Logic R/W Address (9 bits) CAM Array 2 9 words 3 64 bits 12 6
Χρονισμός Μνημών DRAM Σειρά και Στήλη SRAM Βάση Διεύθυνσης 13 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 14 7
Κύτταρα Μόνο-Ανάγνωσης (ROM) 1 WL WL WL 0 WL WL WL GND Diode ROM MOS ROM 1 MOS ROM 2 15 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 16 8
MOS OR ROM [0] [1] [2] [3] WL[0] WL[1] WL[2] WL[3] V bias 17 Φορτία Καθέλκυσης MOS NOR ROM Συσκευές Ανέλκυσης WL[0] WL[1] GND WL[2] GND WL[3] [0] [1] [2] [3] 18 9
MOS NOR Διάταξη Cell (9.5l x 7l) WL[0] GND WL[1] Προγραμματισμός βάση του επιπέδου διάχυσης WL[2] GND WL[3] Polysilicon Metal1 Diffusion Metal1 on Diffusion 19 MOS NOR Διάταξη Cell (11l x 7l) WL[0] GND WL[1] Προγραμματισμός μέσω των επαφών WL[2] GND WL[3] Polysilicon Metal1 Diffusion Metal1 on Diffusion 20 10
MOS NAND ROM Pull-up devices [0] [1] [2] [3] WL[0] WL[1] WL[2] WL[3] Τα σήματα λέξης WL είναι ενεργά αρνητικά (0 = ενεργό) 21 MOS NAND ROM Διάταξη [0] [1] [2] [3] Cell (8l x 7l) WL[0] WL[1] WL[2] Προγραμματισμός βάση του Μετάλλου 1 Δεν απαιτούνται ενδιάμεσες επαφές Μικρότερο μέγεθος Χαμηλότερης απόδοσης από την NOR ROM WL[3] Polysilicon Diffusion Metal1 on Diffusion 22 11
MOS NAND ROM Διάταξη Cell (5l x 6l) Προγραμματισμός μέσω εμφύτευσης που ρίχνει το Vt Polysilicon Threshold-altering implant Metal1 on Diffusion 23 Ισοδύναμο μοντέλο για NOR ROM WL r word C bit c word Παρασιτικές στο WL Χωρητικότητες συνδέσεων και πυλών Αντίσταση πολυπυρητίου Παρασιτικές στο Αντίσταση αμελητέα Χωρητικότητες Drain και Gate-Drain 24 12
Ισοδύναμο μοντέλο για NAND ROM r bit C L WL r word c bit c word Παρασιτικές στο WL Χωρητικότητες συνδέσεων και πυλών Αντίσταση πολυπυρητίου Παρασιτικές στο κυριαρχεί η αντίσταση των εν σειρά τρανζίστορ χωρητικότητες Gate-Source, Gate-Drain σε κάθε τρανζίστορ 25 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 26 13
Μείωση Καθυστέρησης WL WL Driver Polysilicon word line Metal word line (a) Driving the word line from both sides Metal bypass WL K cells Polysilicon word line (b) Using a metal bypass (c) Use silicides 27 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 28 14
MOS NOR με προφόρτιση f pre PMOS Προφόρτισης WL[0] WL[1] GND WL[2] GND WL[3] [0] [1] [2] [3] Τα μεγέθη των PMOS μπορούν να είναι όσο μεγάλα απαιτείται Απαιτείται μεγάλη οδηγητική ικανότητα στο ρολόι 29 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 30 15
Σταθερές Μνήμες Floating-gate τρανζίστορ Source Floating gate Gate Drain D t ox G n + Substrate p t ox n +_ S Device cross-section Schematic symbol 31 Προγραμματισμός Floating-gate τρανζίστορ 20 V 0 V 5 V 10 V 5 V 20 V - 5 V 0 V - 2.5 V 5 V S D S D S D Avalanche injection Removing programming voltage leaves charge trapped Programming results in higher V T. 32 16
Χαρακτηριστικά Floating-gate 33 FLOTOX EEPROM Floating gate Source Gate Drain I 20 30 nm n 1 Substrate p n 1 10 nm -10 V 10 V V GD FLOTOX transistor Fowler-Nordheim I-V characteristic 34 17
Κύτταρο EEPROM WL Absolute threshold control is hard Unprogrammed transistor might be depletion 2 transistor cell 35 FLASH Τρανζίστορ - Μνήμη Πύλη Ελέγχου Επιπλέουσα Πύλη διαγραφή n + source προγραμματισμός p-substrate Λεπτό οξύ φαινόμενο τούνελ n + drain Πολλές διαφορετικές εκδοχές 36 18
Βασικές Λειτουργίες FLASH - Σβήσιμο 37 Βασικές Λειτουργίες FLASH - Εγγραφή 38 19
Βασικές Λειτουργίες FLASH Ανάγνωση 39 NAND FLASH Μνήμη Word line(poly) Unit Cell Gate ONO Gate Oxide FG Source line (Diff. Layer) 40 20
Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ MOS NAND ROM Αισθητήρας Ενισχυτής Μνήμης Ισοδύναμα μοντέλα Μείωση Καθυστέρησης WL 41 RAM Στατική Δεδομένα αποθηκευμένα στατικά για όσο είναι το κύκλωμα συνδεδεμένο στην πηγή Μεγάλο μέγεθος κυττάρων (6 τρανζίστορ) Γρήγορη ταχύτητα Διαφορικές έξοδοι Δυναμική Περιοδική ανανέωση των αποθηκευμένων δεδομένων απαιτείται Μικρό μέγεθος κυττάρων (1-3 τρανζίστορ) Πιο αργά από τα στατικά Μονή έξοδος 42 21
Περιεχόμενα Είδη Ολοκληρωμένων Μνημών Χρονισμός Μνήμης Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα Μείωση Καθυστέρησης WL MOS NOR με προφόρτιση Σταθερές Μνήμες RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης 43 SRAM Κύτταρο 6 Τρανζίστορ WL M 2 M 4 Q M Q M 5 6 M 1 M 3 44 22
Voltage Rise (V) 1/2/2015 SRAM Κύτταρο 6 Τρανζίστορ - Ανάγνωση WL M 4 Q = 0 M 5 Q = 1 M 6 M 1 C bit C bit Τα, προφορτίζονται στο Vdd Κατά την ανάγνωση δεν πρέπει να αλλάξουν τα δεδομένα του κυττάρου Το δυναμικό στο Q (μεταξύ Μ5, Μ1) δεν πρέπει να ανέβει και να επηρεάσει τον αντιστροφέα Μ3/Μ4 Πρέπει R(M5) > R(M1) (διαιρετής τάσης) ή CR=W1/W5 > ~1.2 45 SRAM Κύτταρο 6 Τρανζίστορ - Ανάγνωση 1.2 1 0.8 0.6 0.4 0.2 0 0 0.5 1 1.2 1.5 2 Cell Ratio (CR) 2.5 3 46 23
SRAM Κύτταρο 6 Τρανζίστορ - Εγγραφή WL M 4 Q = 0 M 6 M 5 Q = 1 M 1 = 1 = 0 Κατά την εγγραφή πρέπει να επιβληθεί η τιμή του Το δυναμικό στο Q (μεταξύ Μ4 και Μ6) πρέπει να πέσει χαμηλά για να αλλάξει την κατάσταση του αντιστροφέα Μ1/Μ2 Πρέπει R(M6) < R(M4) (διαιρετής τάσης) ή PR = W4/W6 < ~1.8 47 SRAM Κύτταρο 6 Τρανζίστορ - Εγγραφή 48 24
Κύτταρο SRAM 6-Τρανζίστορ M2 M4 Q Q M1 M3 M5 M6 GND WL 49 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 50 25
Κύτταρο DRAM 3-Τρανζίστορ 1 2 WWL RWL WWL M 3 RWL M 1 X M 2 X - V T C S 1 2 - V T DV Η ανάγνωση δεν επηρεάζει την αποθηκευμένη τιμή Η τιμή που αποθηκεύεται για «1» είναι Vdd-Vt 51 Κύτταρο DRAM 3-Τρανζίστορ 2 1 GND RWL M3 M2 WWL M1 52 26
Περιεχόμενα Είδη Ολοκληρωμένων Μνημών Χρονισμός Μνήμης Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα Μείωση Καθυστέρησης WL MOS NOR με προφόρτιση Σταθερές Μνήμες RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης 53 Κύτταρο DRAM 1-Τρανζίστορ CS V V VPRE ( VBIT VPRE ) C C Ο πυκνωτής φορτίζεται ή εκφορτίζεται στο μέσω του WL Στην ανάγνωση το φορτίο Cs μοιράζεται στο Cs, C Η άνοδος/πτώση του δυναμικού είναι μικρή, ~250mV S 54 27
Κύτταρο DRAM 1-Τρανζίστορ Απαιτεί αισθητήρα ενισχυτή για την διάγνωση της μεταφοράς του φορτίου Μονή έξοδος, αντί της διαφορικής στην SRAM Η ανάγνωση καταστρέφει την αποθηκευμένη τιμή Απαιτείται ανάγνωση και ανανέωση Το κύτταρο 1-τρανζίστορ απαιτεί πρόσθεση χωρητικότητας κατάλληλου μεγέθους Η εγγραφή του λογικού-1 στο κύτταρο DRAM υποφέρει από πτώση τάσης Vt Το χάσιμο φορτίου (δυναμικού) μπορεί να προσπεραστεί οδηγώντας τα WL σε δυναμικό μεγαλύτερο του Vdd 55 Κύτταρο DRAM 1-Τρανζίστορ Capacitor Metal word line Διατομή Poly n + n + Inversion layer Poly induced by plate bias SiO 2 Field Oxide Diffused bit line Polysilicon gate Διάταξη Polysilicon plate M 1 word line Χρησιμοποιεί χωρητικότητα poly-si, διάχυσης 56 28
Κύτταρο DRAM 1-Τρανζίστορ 57 Περιεχόμενα Είδη Ολοκληρωμένων Μνημών MOS NOR με προφόρτιση Χρονισμός Μνήμης Σταθερές Μνήμες Αρχιτεκτονικές Μνήμης Αποκωδικοποιητές Δομή κατά ύψος, πλάτος Ιεραρχική Μνήμη Μνήμη CAM Κύτταρα Μόνο-Ανάγνωσης (ROM) Εκδοχές ROM MOS OR ROM MOS NOR ROM MOS NAND ROM Ισοδύναμα μοντέλα RAM Τρανζίστορ Επιπλέουσας Πύλης (Floating Gate) EEPROM Τρανζίστορ FLASH SRAM Κύτταρο 6 τρανζίστορ Ανάγνωση, Εγγραφή, Διάταξη DRAM Κύτταρο 3 τρανζίστορ DRAM Κύτταρο 1 τρανζίστορ Αισθητήρας Ενισχυτής Μνήμης Μείωση Καθυστέρησης WL 58 29
Λειτουργία Αισθητήρα Ενισχυτή V V (1) V PRE DV(1) V(0) Ενεργοποίηση Ενισχυτή Αισθητήρα Ενεργοποίηση Word line t 59 Διαφορικός Αισθητήρας Ενισχυτής M 3 M 4 y Out bit M 1 M 2 bit SE M 5 60 30