ΠΑΡΑΔΟΤΕΟ (Π c) ΥΠΗΡΕΣΙΑ ΕΡΓΑΣΤΗΡΙΟΥ ΣΧΕΔΙΑΣΜΟΥ ΚΑΙ ΑΝΑΛΥΣΗΣ ΕΥΡΥΖΩΝΙΚΩΝ ΔΙΚΤΥΩΝ ΕΠΙΚΟΙΝΩΝΙΩΝ

ΠΑΡΑΔΟΤΕΟ (Π 3.2.2.1c) ΓΙΑ ΤΟ ΥΠΟΕΡΓΟ 2 «ΑΝΑΠΤΥΞΗ ΥΠΗΡΕΣΙΩΝ ΠΡΟΣΤΙΘΕΜΕΝΗΣ ΑΞΙΑΣ ΕΙΚΟΝΙΚΩΝ ΕΡΓΑΣΤΗΡΙΩΝ» ΤΟΥ ΕΡΓΟΥ «ΥΠΗΡΕΣΙΕΣ ΕΙΚΟΝΙΚΩΝ ΕΡΓΑΣΤΗΡΙΩΝ ΤΟΥ ΤΕΙ ΑΘΗΝΑΣ» (MIS 304191) ΥΠΗΡΕΣΙΑ ΕΡΓΑΣΤΗΡΙΟΥ ΣΧΕΔΙΑΣΜΟΥ ΚΑΙ ΑΝΑΛΥΣΗΣ ΕΥΡΥΖΩΝΙΚΩΝ ΔΙΚΤΥΩΝ ΕΠΙΚΟΙΝΩΝΙΩΝ Π3.2.2.1 ΤΡΕΙΣ ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΚΑΙ ΔΥΟ ΟΛΟΚΛΗΡΩΜΕΝΕΣ ΜΕΛΕΤΕΣ ΠΕΡΙΠΤΩΣΗΣ ΣΕ ΤΗΛΕΠΙΚΟΙΝΩΝΙΕΣ (ΜΕΡΟΣ Γ) Δρ. ΑΘΑΝΑΣΙΟΣ ΝΑΣΙΟΠΟΥΛΟΣ, ΚΑΘΗΓΗΤΗΣ ΤΕΙ ΑΘΗΝΑΣ ΑΙΓΑΛΕΩ, ΣΕΠΤΕΜΒΡΙΟΣ 2013

ΜΕΛΕΤΗ ΠΕΡΙΠΤΩΣΗΣ Ένας περίπατος στο διάζωμα της Γέφυρας που ενώνει τον Ψηφιακό με τον Αναλογικό Κόσμο ΟΙ ΜΕΤΑΤΡΟΠΕΙΣ ΨΗΦΙΑΚΟΥ ΣΗΜΑΤΟΣ ΣΕ ΑΝΑΛΟΓΙΚΟ (Digital to Analog Converters: DACs) του Καθηγητή Αθανάσιου Νασιόπουλου Τμήμα Ηλεκτρονικής ΤΕΙ Αθήνας ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 2

Πίνακας περιεχομένων Περίληψη - Σκοπός... 4 1. Πρόλογος... 5 2. Ο μετατροπέας Ψηφιακού Σήματος σε Αναλογικό (DAC)... 5 2.1 Γενικά... 5 2.2 Είδη των DACs.... 8 2.2.1 Άμεσοι μετατροπείς DACs παράλληλης εισόδου... 9 2.2.2 Άμεσοι μετατροπείς DACs κλίμακας... 10 2.2.3 Μετατροπέας DAC σειριακής εισόδου... 15 2.3 Έμμεσοι μετατροπείς ψηφιακού σήματος σε αναλογικό... 20 2.3.1 DACs μεταβλητού παλμού... 20 2.3.2 Στοχαστικός μετατροπέας ψηφιακού σήματος σε αναλογικό... 22 3. Χαρακτηριστικά των DACs... 24 3.1 Διακριτική ικανότητα και μέγιστη τάση ενός DAC... 24 3.2 Ο θόρυβος κβάντισης... 25 3.3 Σφάλματα στην λειτουργία των DACs... 27 3.3.2 Το σφάλμα μετατόπισης... 28 3.3.3. Το σφάλμα κέρδους... 29 3.3.4 Το σφάλμα γραμμικότητας... 30 3.4 Μονοτονία του DAC... 31 3.5 Χρόνος απόκρισης του DAC ή χρόνος μετατροπής... 32 4. Συμπέρασμα... 34 ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 3

Περίληψη - Σκοπός Η παρούσα μελέτη περίπτωσης είναι αφιερωμένη στους μετατροπείς Ψηφιακού Σήματος σε Αναλογικό (DACs). Πρόκειται για ένα περίπατο στο άλλο διάζωμα της γέφυρας που ενώνει τον Αναλογικό με τον Ψηφιακό Κόσμο, προς την αντίθετη κατεύθυνση. Οι μετατροπείς αυτοί είναι συζυγείς των ADCs που μελετήθηκαν σε άλλη Μελέτη Περίπτωσης. Μας επαναφέρουν στον αναλογικό κόσμο των σημάτων, των σημάτων και ερεθισμάτων που είναι κατανοητά από τον άνθρωπο. Στον ψηφιακό κόσμο, τον κόσμο των μηχανών και των υπολογιστών, ολοκληρώνεται η ψηφιακή επεξεργασία του σήματος με αριθμούς και σύμβολα. Το αποτέλεσμα πρέπει να ξαναβρεί την αρχική του φυσιογνωμία ως αναλογικό σήμα κάτω από τον ορίζοντα των Φυσικών Σημάτων. Αυτό διεκπεραιώνουν οι μετατροπείς του Ψηφιακού Σήματος σε Αναλογικό. Στο παρόν πόνημα εξετάζονται αναλυτικά όλα τα κυκλώματα των DACs. Μελετώνται όλα τα δομικά υλικά τους, ο σχεδιασμός τους και όλες οι παράμετροι λειτουργίας τους. Δεν λείπουν και οι συγκρίσεις μεταξύ των διαφόρων λύσεων και κυκλωματικών διατάξεων ως προς τα ποιοτικά χαρακτηριστικά τους. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 4

1. Πρόλογος ΟΙ ΜΕΤΑΤΡΟΠΕΙΣ ΨΗΦΙΑΚΟΥ ΣΗΜΑΤΟΣ ΣΕ ΑΝΑΛΟΓΙΚΟ (Digital to Analog Converters: DACs) Σε προηγούμενη εργασία μελετήσαμε του Μετατροπείς Αναλογικού Σήματος σε Ψηφιακό (ADCs), που αποτελούν την διεπαφή (γέφυρα) μεταξύ του τομέα της αναλογικής ηλεκτρονικής και του τομέα της ψηφιακής επεξεργασίας των σημάτων. Στην παρούσα μελέτη θα αναλύσουμε την συζυγή διεπαφή δηλαδή τους μετατροπείς ενός Ψηφιακού Σήματος σε Αναλογικό, (τους Digital to Analog Converters). Αντίστροφα των ADCs οι DACs αποτελούν το τελευταίο στάδιο της ψηφιακής επεξεργασίας ενός σήματος ώστε να αποδοθεί και πάλι ως αναλογικό μέγεθος στον τομέα της αναλογικής ηλεκτρονικής. Οι ρόλοι των ADCs και DACs αποδίδονται λειτουργικά στο γενικό σχήμα 1. v(t) i(t) Μετατροπή από αναλογικό σε ψηφιακό ADC Ψηφιακή Επεξεργασία Μετατροπή από ψηφιακό σε αναλογικό DAC v (t) i (t) Σχήμα 1: Οι ρόλοι των ADCs και DACs σε σύστημα ψηφιακής επεξεργασίας 2. Ο μετατροπέας Ψηφιακού Σήματος σε Αναλογικό (DAC) 2.1 Γενικά Στην έξοδο ενός ψηφιακού συστήματος επεξεργασίας του σήματος η πληροφορία αποδίδεται ως ψηφιακός κώδικας από n bits. Συνήθως ο κώδικας αυτός είναι δυαδικός ή κώδικας DCBA (δεκαδικός), χωρίς να αποκλείεται ότι σε ειδικές εφαρμογές έχει ακολουθηθεί μια άλλη διαδικασία κωδικοποίησης. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 5

Το DAC αναλαμβάνει την ευθύνη μετατροπής αυτού του αντιπροσωπευτικού κώδικα σε αναλογικό μέγεθος. Η διαδικασία μετατροπής εμπεριέχει την έννοια της κβάντισης της πληροφορίας, που την είδαμε στο προηγούμενο άρθρο για τους ADCs και φαίνεται στο σχήμα 2. Η κωδικοποιημένη πληροφορία ( από n bits) εφαρμόζεται διαδοχικά στην είσοδο του DAC το δε αποτέλεσμα της μετατροπής λαμβάνεται στην έξοδο του μετατροπέα ως αναλογικό μέγεθος. Από τον ρόλο που καλείται να παίξει το DAC πολλές από τις παραμέτρους που χαρακτηρίζουν την λειτουργία του είναι αντίστοιχες ή ίδιες με αυτές που συναντούμε στους αντίστοιχους ADCs μετατροπείς. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 6

Σχήμα 2: Η έννοια της κβάντισης του σήματος Στο σχήμα αποδίδεται η αρχή λειτουργίας ενός DAC με θετική δυναμική εισόδου και είσοδο από n bits. Βασίζεται στην αντιστοίχηση μιας ελάχιστης αναλογικής τιμής τάσης, που στην συνέχεια αποκαλείται βήμα κβάντισης ή κβάντο τάσης (συμβολίζεται q ) και προσδιορίζεται από τα στοιχεία του κυκλώματος του DAC, με την ελάχιστη τιμή διαφοροποίησης ή βήμα του χρησιμοποιούμενου ψηφιακού κώδικα στην είσοδο. Έτσι για την τάση εξόδου του μετατροπέα ισχύει: V out = [Τιμή Κώδικα].q (1) Για παράδειγμα αν θεωρήσουμε δυαδικό κώδικα δυαδικών ψηφίων στην είσοδο και θεωρήσουμε την τιμή κβάντου τάσης q = 10 mv, έχουμε: Βήμα δυαδικού κώδικα 2 0 = 1 q = 10 mv Άρα : Κ in = 00000000 = 0 V out = 0 mv Κ in = 00000001 = 1 V out = 10 mv Κ in = 00000010 = 2 V out = 20 mv Κ in = 00000011 = 3 V out = 30 mv. Κ in = 00001000 = 8 V out = 80 mv ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 7

Κ in = 00010000 = 16 V out = 160 mv Κ in = 00100000 = 32 V out = 320 mv Κ in = 01000000 = 64 V out = 640 mv Κ in = 10000000 = 128 V out = 1280 mv. Κ in = 11111110 = 254 V out = 2540 mv.. Κ in = 11111111 = 255 V out = 2550 mv Δηλαδή το αποτέλεσμα στην περίπτωση αυτή είναι: V out = [ 2 7. A 7 + 2 6. A 6 + 2 5. A 5 + 2 4. A 4 + 2 3. A 3 + 2 2. A 2 + 2 1. A 1 + 2 0. A 0 ]. q (2) όπου (Α 7 Α 6 Α 5 Α 4 Α 3 Α 2 Α 1 Α 0 ) η δυαδική λέξη στην είσοδο. Όπως θα δούμε στην συνέχεια, από τον αριθμό των δυαδικών στοιχείων εισόδου εξαρτάται η διακριτική ικανότητα του μετασχηματισμού. Από την ακρίβεια της τιμής της τάσης κβάντου q εξαρτάται η ακρίβεια του αποτελέσματος του μετασχηματισμού. 2.2 Είδη των DACs. Οι μετατροπείς ψηφιακού σήματος σε αναλογικό, με βάση την αρχή λειτουργίας τους διακρίνονται σε άμεσους (direct), όπου η μετατροπή του ψηφιακού κώδικα σε αναλογικό μέγεθος είναι άμεση και έμμεσους (indirect), όπου κατά την μετατροπή γίνεται χρήση μιας ενδιάμεσης μεταβλητής στο κύκλωμα. Επιπλέον οι άμεσοι μετατροπείς διακρίνονται σε παράλληλους μετατροπείς ή σε παράλληλους μετατροπείς κλίμακας (όταν η κωδικοποιημένη λέξη εφαρμόζεται παράλληλα στην είσοδο) και σε σειριακούς μετατροπείς όταν η κωδικοποιημένη ψηφιακή λέξη εφαρμόζεται στην είσοδο bit προς bit. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 8

2.2.1 Άμεσοι μετατροπείς DACs παράλληλης εισόδου Οι μετατροπείς αυτού του είδους στηρίζονται στην απ ευθείας υλοποίηση της σχέσης (2) με αθροιστή και κατάλληλη επιλογή των συντελεστών άθροισης μέσω των αντιστάσεων εισόδου του κυκλώματος (σχήμα 3). Σχήμα 3: Απλό DAC 8 bits με αθροιστή Οι διακόπτες Δ 1 έως Δ 7 που προϋποθέτουν την συνεισφορά του κάθε κλάδου στην άθροιση ελέγχονται από τα δυαδικά στοιχεία της ψηφιακής λέξης στην είσοδο: - Αν Α κ = 0, ο αντίστοιχος διακόπτης Δ κ είναι ανοικτός και ο κλάδος δεν συνεισφέρει στην άθροιση. - Αν Α κ = 1, τότε ο Δ κ είναι κλειστός και ο κλάδος συνεισφέρει στην άθροιση. Η τάση αναφοράς Ε ορίζει έμμεσα το βήμα μετατροπής και εκλέγεται κατάλληλα με βάση την επιθυμητή τιμή κβάντου q. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 9

Από την ανάλυση του κυκλώματος του σχήματος (3), που σχεδιάστηκε για οχτώ bits στην είσοδο εύκολα συνάγεται: V out = [ (A 7 /1)+ (A 6 /2)+ (A 5 /4)+ (A 4 /8)+ (A 3 /16)+ (A 2 /32)+ (A 1 /64)+ (A 0 /128)]. E ή V out = [ (128A 7 )+ (64A 6 )+ (32A 5 )+ (16A 4 )+ (8A 3 )+ (4A 2 )+ (2A 1 )+ (A 0 )]. (E/128) ή V out = [ 2 7. A 7 + 2 6. A 6 + 2 5. A 5 + 2 4. A 4 + 2 3. A 3 + 2 2. A 2 + 2 1. A 1 + 2 0. A 0 ]. (Ε/128) Από την παραπάνω σχέση φαίνεται ότι η τιμή του βήματος της τάσης εξόδου (τάση κβάντου) στην προκειμένη περίπτωση είναι: q = Ε/128 = Ε / 2 7. Με βάση προηγούμενο παράδειγμα αν απαιτείται q = 10 mv τότε: Ε = 1280 mv = 1,28 V. Με οκτώ bits εισόδου η έξοδος έχει 255 (0 έως και 2 8-1) διαβαθμίσεις, με δυναμική εξόδου: { 0V, 2,550 V}. Αντίστοιχα με δέκα bits στην είσοδο (οι δύο συμπληρωματικοί κλάδοι του κυκλώματος έχουν αντίστοιχα αντιστάσεις 256R = 2 8 R και 512R = 2 9 R) η έξοδος έχει 1024 (0 έως και 2 10 1) διαβαθμίσεις, με δυναμική εξόδου: {0V, 10,23V}. Η μέγιστη τάση στην έξοδο του DAC, που αντιστοιχεί στην τιμή V max = N max. q = (2 n 1).q αποτελεί βασικό χαρακτηριστικό του DAC. Το DAC του σχήματος (7) είναι μόνο θετικής δυναμικής. Η αντικατάσταση της τάσης αναφοράς με τάση αντίθετου προσήμου θα έδινε μετατροπέα αρνητικής δυναμικής (αρνητικές τάσεις εξόδου). 2.2.2 Άμεσοι μετατροπείς DACs κλίμακας Το απλό κύκλωμα του σχήματος (3) έχει ένα σοβαρό μειονέκτημα. Η αύξηση του αριθμού των ψηφίων του κώδικα εισόδου συνεπάγεται την χρήση διαφορετικής τιμής αντιστάσεων, ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 10

πολλαπλάσια μιας αρχικής τιμής R. Οι αντιστάσεις αυτές για μεγάλο αριθμό bits εισόδου αποκτούν μεγάλες τιμές, που κατασκευάζονται δύσκολα και εισάγουν σφάλματα στην λειτουργία του DAC. Στις δομές των DACs είναι λοιπόν προτιμητέα κυκλώματα όπου ο αριθμός των διαφορετικής τιμής αντιστάσεων περιορίζεται και η αύξηση του αριθμού των bits εξασφαλίζεται με την επανάληψη συστοιχιών αντιστάσεων των ίδιων τιμών. Στο σχήμα 4 φαίνεται το κύκλωμα ενός DAC άμεσης μετατροπής με αθροιστή όπου το σύνολο των διαφορικής τιμής αντιστάσεων έχει περιοριστεί σε τέσσερες (R 2R 4R 8R) που αποτελούν την συστοιχία επανάληψης. Σχήμα 4: DAC με συστοιχίες αντιστάσεων R 2R 4R 8R ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 11

Εύκολα επιβεβαιώνεται ότι η τάση στην έξοδο του τελεστικού είναι ταυτόσημη με αυτή που έχουμε στην έξοδο του προηγούμενου κυκλώματος. Πράγματι: V out = [(A 7 /1)+(A 6 /2)+(A 5 /4)+(A 4 /8)].E + [(A 3 /1)+(A 2 /2)+(A 1 /4)+(A 0 /8)].(E/16) = = [ (128A 7 )+ (64A 6 )+ (32A 5 )+ (16A 4 )+ (8A 3 )+ (4A 2 )+ (2A 1 )+ (A 0 )]. (E/128) = = [ 2 7. A 7 + 2 6. A 6 + 2 5. A 5 + 2 4. A 4 + 2 3. A 3 + 2 2. A 2 + 2 1. A 1 + 2 0. A 0 ]. (Ε/128) Η τάση αναφοράς Ε/16 δημιουργείται από την τάση Ε με την χρήση γέφυρας αντιστάσεων R 8R+4R+2R+R. Πιο δημοφιλές κύκλωμα για την κατασκευή DACs με δυαδικό κώδικα εισόδου και μεγάλη διακριτική ικανότητα αποδεικνύεται το δικτύωμα κλίμακας R 2R που φαίνεται στο σχήμα 5, όπου το σύνολο των αντιστάσεων με διαφορετική τιμή περιορίζεται σε δύο. Σχήμα 5: Αλληλουχία δικτυωμάτων R 2R ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 12

Το κύκλωμα R 2R έχει την καταπληκτική ιδιότητα (που επιβεβαιώνεται εύκολα) ότι η κατά Thevenin ισοδύναμη πηγή τάσης στο σημείο Α έχει αντίσταση εξόδου R και τιμή V = E/2 n-k, όπου k ο κλάδος στον οποίο έχει τοποθετηθεί πηγή τάσης Ε και n ο συνολικός αριθμός των δικτυωμάτων R 2R ). Σχήμα 6: DAC των 8 bits με δικτυώματα R 2R Αυτό σημαίνει ότι αν υλοποιηθεί το κύκλωμα του σχήματος 6, με βάση την αρχή της επαλληλίας ο κάθε κλάδος του κυκλώματος συνεισφέρει ρεύμα εισόδου: Ι k = -(1/R). A k.(e/2 n-k ) Άρα τάση εξόδου: V kout = A k. (E/2 n-k ). (A k = 1 σημαίνει ότι ο αντίστοιχος διακόπτης είναι κλειστός και Α k = 0 διακόπτης ανοικτός). Έτσι τελικά αν n = 7 έχουμε: V out = [ (A 7 /1)+ (A 6 /2)+ (A 5 /4)+ (A 4 /8)+ (A 3 /16)+ (A 2 /32)+ (A 1 /64)+ (A 0 /128)]. E = = [ 2 7. A 7 + 2 6. A 6 + 2 5. A 5 + 2 4. A 4 + 2 3. A 3 + 2 2. A 2 + 2 1. A 1 + 2 0. A 0 ]. (Ε/128) Το κβάντο τάσης είναι q = E/128. Η μέγιστη τάση εξόδου είναι (2 n 1 ).q. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 13

Οι διακόπτες στη δομή του σχήματος (6), όπως και στις προηγούμενες των σχημάτων (3) και (4) σε ολοκληρωμένα κυκλώματα υλοποιούνται με transistors MOSFET, όπως φαίνεται στο σχήμα 7. Σχήμα 7: Δομή του DAC R 2R με MOSFETS Η αλλαγή στην τάση αναφοράς από Ε σε Ε μετατρέπει το DAC σε αρνητικής δυναμικής. Αν ένα επιπλέον bit A 8 ελέγχει με διακόπτη την επιλογή θετικής ή αρνητικής τάσης αναφοράς το DAC διαθέτει διπλή δυναμική (θετική και αρνητική). Η τιμή του δυαδικού στοιχείου Α 8 είναι δηλωτική της δυναμικής του DAC. Στο σχήμα (8) δίνεται μια παραπλήσια δομή DAC, με συστοιχίες δικτυωμάτων R 2R που αντιστοιχούν σε ψηφιακή πληροφορία εισόδου κωδικοποιημένη σε σύστημα DCBA. Στο σχήμα σημειώνονται τα bytes (4 bits) που αντιστοιχούν στις μονάδες, τις δεκάδες και τις εκατοντάδες της κωδικοποίησης. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 14

Σχήμα 8: DAC με δικτυώματα R-2R σε συστοιχίες που επαληθεύουν κώδικα DCBA Εύκολα μπορεί να επαληθευτεί ότι: V out = [100.X +10.Y + Z]. q όπου Χ η τιμή του byte των εκατοντάδων, Υ ή τιμή του byte των δεκάδων και Z η τιμή του byte των μονάδων. 2.2.3 Μετατροπέας DAC σειριακής εισόδου Στις δομές με παράλληλη είσοδο που μελετήθηκαν πιο πάνω όλα τα bits της ψηφιακής λέξης εισόδου εφαρμόζονται ταυτόχρονα στην είσοδο του DAC. Αυτό έχει σαν αποτέλεσμα τον εύκολο συγχρονισμό του μετατροπέα με το σύστημα γένεσης του ψηφιακού κώδικα και επίσης την γρήγορη απόκριση του. Επίσης η αλλαγή ενός δυαδικού στοιχείου επηρεάζει ανεξάρτητα το αποτέλεσμα εξόδου και δεν απαιτεί την εκ νέου εφαρμογή ολόκληρης της ψηφιακής λέξης για επαναπροσδιορισμό του αποτελέσματος. Αντίθετα σε ένα DAC με σειριακή είσοδο τα bits εφαρμόζονται ένα προς ένα στην είσοδο του μετατροπέα. Για ψηφιακή λέξη των οκτώ δυαδικών στοιχείων η μετατροπή ολοκληρώνεται σε οκτώ παλμούς ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 15

του ρολογιού συγχρονισμού του DAC. Η περίπτωση ενός DAC όπου η σειριακή πληροφορία φθάνει σε ένα καταχωρητή σειριακής εισόδου και παράλληλης εξόδου (σχήμα 9) και στην συνέχεια εφαρμόζεται ως παράλληλη πληροφορία στον μετατροπέα θεωρείται τετριμμένη, δεν παρουσιάζει ιδιαίτερο ενδιαφέρον και δεν θα μας απασχολήσει περαιτέρω. Στα DAC με παράλληλη είσοδο πρέπει να καταλογίσουμε το μειονέκτημα ότι η αύξηση του αριθμού των bits εισόδου οδηγεί αναπόφευκτα σε αύξηση των δομικών στοιχείων του κυκλώματος. Σχήμα 9: DAC με σειριακή είσοδο και καταχωρητή εισόδου Στην συνέχεια περιγράφεται ένα άλλο είδος μετατροπέα ψηφιακού σήματος σε αναλογικό, που παρουσιάζει το πλεονέκτημα ότι η κυκλωματική διάταξη είναι ανεξάρτητη του αριθμού των δυαδικών στοιχείων του κώδικα εισόδου. Η αρχή λειτουργίας του εμφανίζεται στο σχήμα 10. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 16

Vout Σχήμα 10: DAC σειριακής εισόδου με προσθετή και αναλογική μνήμη - Ο διακόπτης Δ 1 ελέγχεται από την τιμή του bit που εφαρμόζεται στην είσοδο. Αποκαθιστά το κύκλωμα όταν Α k = 1 και διακόπτει όταν A k = 0. - Ο διακόπτης Δ 2 ελέγχεται από τους παλμούς του ρολογιού που συγχρονίζει την άφιξη της αλληλουχίας των bits στην είσοδο του κυκλώματος. Ο Δ 2 στην πρώτη ημιπερίοδο του ρολογιού βρίσκεται στην θέση (1) και στην δεύτερη ημιπερίοδο βρίσκεται στην θέση (2). Ο πυκνωτής C παίζει τον ρόλο αναλογικής μνήμης και αποθηκεύει την τάση που εμφανίζεται στην έξοδο στο τέλος κάθε περιόδου του ρολογιού. Με αυτή την φιλοσοφία λειτουργίας εύκολα διαπιστώνεται ότι στο τέλος του k+1 παλμού η τάση εξόδου του κυκλώματος είναι: V k+1 = (½). [ A k+1. E + V k ] όπου V k η τάση εξόδου στο τέλος του k παλμού του ρολογιού. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 17

Από την προηγούμενη σχέση φαίνεται ότι σε αυτή την δομή, η συνεισφορά του καθενός bit στο συνολικό αποτέλεσμα επηρεάζει και την συνεισφορά αυτών που ακολουθούν. Αποτέλεσμα αυτής της παρατήρησης είναι ότι η αλλαγή τιμής κάποιου bit στην είσοδο οδηγεί στην επανέναρξη όλης της διαδικασίας μετατροπής. Θεωρώντας μια πλήρη αλληλουχία από οκτώ bits εισόδου, που εφαρμόζεται διαδοχικά από το πιο ασήμαντο (LSB) (A o ) προς το πιο σημαντικό (MSB) (A 7 ) με την παραπάνω σχέση καταλήγουμε: V o = (1/2)(A o.e) V 1 = (1/2) [A 1.E + (1/2)(A o.e)] V 2 = (1/2) {A 2.E + (1/2) [A 1.E + (1/2)(A o.e)]}.. V 7 =(1/2)A 7 +(1/4)A 6 +(1/8)A 5 +(1/16)A 4 + (1/32)A 3 +(1/64)A 2 +(1/128)A 1 +(1/256)A o ].E Τελικά: V 7 = [ 2 7. A 7 + 2 6. A 6 + 2 5. A 5 + 2 4. A 4 + 2 3. A 3 + 2 2. A 2 + 2 1. A 1 + 2 0. A 0 ]. (Ε/256) Στο τέλος του όγδοου παλμού κλειδώνεται η τάση V 7, ως το τελικό αποτέλεσμα στην έξοδο. Στο σχήμα (11) δίνεται μια πλήρης παραλλαγή του κυκλώματος όπου η άθροιση των τάσεων με συντελεστή (1/2) πραγματοποιείται με τελεστικούς ενισχυτές, οι οποίοι επίσης εξασφαλίζουν την αποθήκευση και το κλείδωμα της τάσης στην έξοδο. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 18

Σχήμα 11: Υλοποίηση σειριακού DAC αναλογικής μνήμης με τελεστικούς Στο σχήμα (11) οι διακόπτες Δ 2 και Δ 2 έχουν αντικαταστήσει τις δύο θέσεις του διακόπτη Δ 2 του σχήματος (10). Ο τελεστικός Α 1 είναι ο αθροιστής ενώ ο τελεστικός Α 2 αντιστρέφει την τάση εξόδου του Α 1. Ο διακόπτης Δ 3 κλείνει στο τέλος του όγδοου παλμού του ρολογιού και κλειδώνει την τάση εξόδου στον πυκνωτή C 3. Ο τελεστικός εξόδου είναι ακόλουθος τάσης με κέρδος 1 και άπειρη αντίσταση εισόδου. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 19

2.3 Έμμεσοι μετατροπείς ψηφιακού σήματος σε αναλογικό Με τον όρο έμμεσοι μετατροπείς ομαδοποιούνται τα DACs που κατά την διαδικασία της μετατροπής χρησιμοποιούν μια ενδιάμεση μεταβλητή. Η ενδιάμεση μεταβλητή μπορεί να είναι αναλογικό ή ψηφιακό μέγεθος. Οι μέθοδοι αυτοί οδηγούν κατά την σχεδίαση στην χρήση μικρότερου αριθμού εξαρτημάτων ακριβείας στα DACs (άρα ευκολότερη σχεδίαση) με κόστος όμως την ελάττωση της ταχύτητας απόκρισης των κυκλωμάτων. Στην συνέχεια εξετάζονται δύο τύποι αυτής της οικογένειας. Τα DACs μεταβλητού παλμού και τα στοχαστικά DACs. 2.3.1 DACs μεταβλητού παλμού Σε αυτή την δομή η ψηφιακή πληροφορία εισόδου μετατρέπεται κατ αρχήν σε παλμό του οποίου η διάρκεια είναι ευθέως ανάλογη της τιμής της πληροφορίας. Στην συνέχεια με χρήση χαμηλοπερατού φίλτρου κατάλληλης σταθεράς χρόνου στην έξοδο εμφανίζεται ο μέσος όρος της τάσης που αντιπροσωπεύει την πληροφορία εισόδου. Στο σχήμα (12) δίνεται η αρχή λειτουργίας ενός τέτοιου DAC. Το πρώτο στάδιο, καθαρά ψηφιακό κύκλωμα, υλοποιείται με ένα καταχωρητή που κλειδώνει την πληροφορία στην είσοδο και ένα καθοδικό απαριθμητή (decounter) ο οποίος απαριθμεί Ν παλμούς ρολογιού, όπου Ν η τιμή της ψηφιακής πληροφορίας εισόδου. Όσο διαρκεί η αρίθμηση (μέχρι το μηδέν), ο διακόπτης παραμένει κλειστός ώστε στην είσοδο του φίλτρου διαμορφώνεται παλμός πλάτους Ε και διάρκειας: τ = Ν.Τ cl, Τ cl η περίοδος του ρολογιού. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 20

Σχήμα 12: DAC μεταβλητού παλμού με απαριθμητή και φίλτρο Εάν Τ η περίοδος μετατροπής ο μέσος όρος της τάσης στην έξοδο του φίλτρου υπολογίζεται: V out = (N.T cl / T).E Η τιμή είναι ευθέως ανάλογη της ψηφιακής πληροφορίας της εισόδου. Συνήθως οι παράμετροι επιλέγονται ώστε: Τ = 2 n. T cl, όπου n το πλήθος των δυαδικών στοιχείων της πληροφορίας. Έτσι: V out = ( N/ 2 n ).E = N.(E/2 n ) Για παράδειγμα αν η συχνότητα του ρολογιού είναι 1 MHz και n = 8 τότε η περίοδος μετατροπής Τ είναι περίπου 256 μs. Η συχνότητα αποκοπής του χρησιμοποιούμενου φίλτρου πρέπει να είναι μικρή ώστε όλες οι αρμονικές του ενδιάμεσου παλμικού σήματος να απορρίπτονται ικανοποιητικά ( f α << 1/T ) και στην έξοδο να εμφανίζεται μόνο η μέση τιμή της τάσης. Αυτό σημαίνει επιλογή μεγάλης σταθεράς χρόνου του φίλτρου t f (t f >> T), σε βάρος της μέγιστης (ταχύτητας) εναλλαγής της πληροφορίας που ανέχεται το DAC. Αύξηση της ταχύτητας επιτυγχάνεται με επιλογή μεγαλύτερης συχνότητας ρολογιού ή μικρότερου αριθμού bits εισόδου, που μεταφράζεται σε μικρότερη διακριτική ικανότητα του DAC. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 21

Παραλλαγή του κυκλώματος διαμόρφωσης παλμού του σχήματος (12) στηρίζεται στην λογική αντί του ενδιάμεσου παλμού να δημιουργηθεί αλληλουχία Ν παλμών, αριθμός ίσος με την τιμή της πληροφορίας εισόδου. Το πλεονέκτημα ενός τέτοιου μετατροπέα είναι η ανυπαρξία δομικών στοιχείων ακριβείας στο κύκλωμα, που οδηγεί σε εύκολη ολοκλήρωση. 2.3.2 Στοχαστικός μετατροπέας ψηφιακού σήματος σε αναλογικό Η αρχή λειτουργίας αυτού του DAC στηρίζεται στην στοχαστική παρουσίαση της προς μετατροπή ψηφιακής πληροφορίας. Αυτή η αρχή οδηγεί στην χρήση εξ ολοκλήρου σχεδόν ψηφιακών κυκλωμάτων και θεωρείται πλεονέκτημα γιατί οδηγεί στην εύκολη ολοκλήρωση. Ως στοχαστική παρουσίαση ενός μεγέθους Μ ορίζεται η αντιπροσώπευση αυτού του μεγέθους με κάποιο τυχαίο σήμα v(t). Συγκεκριμένα μια τιμή Α του μεγέθους Μ αντιστοιχείται με την ολική πιθανότητα P η στάθμη του τυχαίου σήματος v(t) να είναι μικρότερη της τιμής Α του μεγέθους Μ. Δηλαδή: A Α P = p(v)dv 0 όπου p(v) η πυκνότητα πιθανότητας ώστε η τιμή του τυχαίου σήματος να βρεθεί μεταξύ των v και v+dv. Στην περίπτωση που η πυκνότητα πιθανότητας είναι σταθερή, δηλαδή: p(v) = p o Τότε: A P = p o dv = p o. A 0 Από την τελευταία σχέση φαίνεται καθαρά ότι η εκτίμηση της πιθανότητας P δίνει την τιμή Α του αρχικού μεγέθους. Ένα παράδειγμα θα διευκόλυνε την κατανόηση της στοχαστικής εκτίμησης ενός μεγέθους. Έστω ότι ενδιαφερόμαστε για το μέγεθος 2, ένδειξη που υπάρχει σε μια από τις έδρες ενός ζαριού. Παίζοντας με το ζάρι η πυκνότητα πιθανότητας εμφάνισης ενός αποτελέσματος είναι (1/6). Εάν αθροίσουμε τις δοκιμές για τις οποίες το εμφανιζόμενο αποτέλεσμα είναι ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 22

μικρότερο ή ίσο με το δύο, μετά βέβαια από άπειρο αριθμό δοκιμών, θα διαπιστώσουμε ότι είναι τα (2/6) του συνόλου των δοκιμών. Αυτό το αποτέλεσμα αντιπροσωπεύει την τιμή του αρχικού μεγέθους που ήταν το 2. Με την στοχαστική ανάλυση το πρόβλημα ανάγεται στην μέτρηση ή την εκτίμηση της ολικής πιθανότητας, όπως ορίστηκε προηγούμενα. Επανερχόμενοι στην περίπτωση του DAC το μέγεθος που θέλουμε να εκτιμήσουμε είναι μια η τιμή Ν μιας ψηφιακής λέξης των n bits. Ως τυχαίο σήμα θα αξιοποιήσουμε μια ψευδοτυχαία ακολουθία Y(t) από ισάριθμα bits, που έχει 2 n συνδυασμούς. Στην περίπτωση αυτή για να εκτιμηθεί η πιθανότητα P, που αντιπροσωπεύει όλους τους συνδυασμούς της ψευδοτυχαίας ακολουθίας για τους οποίους ισχύει: Ν < Ν Y(t) η ψηφιακή λέξη συγκρίνεται με την ψευδοτυχαία ακολουθία, όπως φαίνεται στο σχήμα (13). Το αποτέλεσμα στην έξοδο του ψηφιακού συγκριτή (1 όταν N < N Y(t) και 0 στην αντίθετη περίπτωση) για μεγάλο αριθμό συγκρίσεων εμφανίζεται ως μια τυχαία ακολουθία παλμών με πλάτος παλμού Ε. Σχήμα 13: Στοχαστικό DAC με ψηφιακό συγκριτή ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 23

Το φίλτρο που ακολουθεί δίνει τον μέσο όρο του παλμικού σήματος που αντιπροσωπεύει την πιθανότητα Ρ, όπως ορίστηκε προηγούμενα και δίνει την αναλογική εκτίμηση της τιμής του Ν. Ο χρόνος μετατροπής ενός DAC με αυτή την φιλοσοφία εξαρτάται από την σταθερά του φίλτρου εξόδου. Η σταθερά αυτή πρέπει να είναι τέτοια ώστε η παραμένουσα κυμάτωση στην έξοδο να είναι μικρότερη του βήματος κβάντισης (κβάντου τάσης) για να μην υπάρχει ασάφεια στο αποτέλεσμα. Για να εκτιμηθεί η σταθερά του φίλτρου R-C ας θεωρήσουμε ότι η τιμή της ψηφιακής λέξης στην είσοδο είναι Ν. Στη διάρκεια ενός πλήρους κύκλου συγκρίσεων (2 n παλμοί ρολογιού) το παλμικό σήμα που δημιουργείται περιέχει Ν παλμούς στάθμης Ε σε τυχαία θέση. Θεωρώντας ότι οι παλμοί είναι ομοιόμορφα κατανεμημένοι στον χρόνο, απέχουν μεταξύ τους κατά μέσο όρο ΔΤ = Τ/Ν. Με αυτές τις υποθέσεις αν ΔV η κυμάτωση εξόδου και Ι το ρεύμα στον πυκνωτή του φίλτρου ισχύουν: I = C. (ΔV/ΔΤ) = (E/R).(N/2 n ) Άρα ΔV = (E/R.C). (N/2 n ). (T/N) = (E /2 n ).(T/R.C) Καθώς ΔV < (1/2).(E/2 n ) προκύπτει: R.C > 2.T 3. Χαρακτηριστικά των DACs Στην παράγραφο αυτή θα σχολιάσουμε τις βασικότερες παραμέτρους που υπεισέρχονται στην λειτουργία των μετατροπέων ψηφιακού σήματος σε αναλογικό και θα εξετάσουμε πως αυτές επηρεάζουν τα λειτουργικά χαρακτηριστικά τους. Πολλές από αυτές τις παραμέτρους τις συναντήσαμε και στην λειτουργία των ADCs σε προηγούμενο άρθρο. 3.1 Διακριτική ικανότητα και μέγιστη τάση ενός DAC Σε όλους τους ορισμούς και όλα τα παραδείγματα που συναντήσαμε ως τώρα διαπιστώσαμε ότι ένα DAC με ψηφιακή λέξη εισόδου των n bits δίνει στην έξοδο 2 n διαβαθμίσεις της τάσης εξόδου. Ως διακριτική ικανότητα (ή διακριτικότητα) του μετατροπέα ορίζεται αυστηρά ο λόγος της τάσης κβάντου q (q = E max /2 n ) προς την μέγιστη τάση εξόδου (τάση E max πλήρους κλίμακας του DAC). Δηλαδή: r = q / E max = 1/2 n = 2 -n ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 24

Πολλές φορές, απλοποιώντας την ορολογία, αναφέρεται ως διακριτική ικανότητα του DAC ο αριθμός n των bits εισόδου ή ακόμα απλούστερα η τάση κβάντου q. Η διακριτική ικανότητα εξαρτάται μόνον από το πλήθος των δυαδικών στοιχείων εισόδου και την δυναμική εξόδου του DAC και όχι από την ακρίβεια των δομικών στοιχείων κατασκευής του. 3.2 Ο θόρυβος κβάντισης Η λειτουργία των DACs ( όπως και των ADCs) έπεται της δειγματοληψίας του σήματος και προϋποθέτουν, όπως είδαμε, την κβάντιση της πληροφορίας. Η κβάντιση που ο ορισμός της επαναλαμβάνεται στο σχήμα 14α, στηρίζεται στην σχέση (1) και δείχνει ότι το αποτέλεσμα στην έξοδο του DACs δεν είναι απόλυτα αναλογικό. Η τάση εξόδου είναι ευθέως ανάλογη της διακριτής ψηφιακής πληροφορίας εισόδου με συντελεστή το κβάντο τάσης q. Η καμπύλη απόκρισης εμφανίζεται με μορφή σκάλας. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 25

(β) Σχήμα 14: Ο θόρυβος λόγω κβάντισης Αυτή η διαδικασία εισάγει ένα σφάλμα γνωστό με το όνομα σφάλμα κβάντισης ή θόρυβος κβάντισης ε(t) και έχει, ανάλογα με την περίπτωση, την μορφή της γραφικής παράστασης του σχήματος 14β με πλάτος (q/2). Στηριζόμενοι στο σχήμα 14β και την μορφή πριονωτής τάσης που εμφανίζει το σφάλμα κβάντισης με κλίση a, που είναι συνάρτηση της ταχύτητας δειγματοληψίας του σήματος (έμμεσα της μεγίστης συχνότητας του F max ) έχουμε: ε(t) = a.t και - (q/2) < a.t < (q/2) Η μέση κανονικοποιημένη ισχύς του σφάλματος κβάντισης δίνεται από την σχέση: (q/2a) Ν = ε 2 (t) = (a/q). (at) 2 dt = q 2 / 12 (-q/2a) Αν θεωρήσουμε την μέγιστη τιμή του σήματος Ε max στην έξοδο ενός DAC με n bits εισόδου, δηλαδή q = (E max / 2 n ) τότε ο λόγος σήματος ως προς θόρυβο είναι: (S /N) = (E max) 2 / ε 2 = 12. (E max) 2 / q 2 = 12. 2 2n ή σε dβ: (S/N) = 10log(12.2 2n ) = 10,8 + 6n Ο λόγος σήματος προς θόρυβο αυξάνεται κατά 6 db κάθε φορά που ο αριθμός των bits εισόδου αυξάνει κατά 1. Πρέπει επίσης να παρατηρήσουμε ότι, όταν το κβάντο τάσης είναι σταθερό όπως θεωρήσαμε ως τώρα, για μικρότερες τιμές της τάσης εξόδου ο λόγος σήματος προς θόρυβο ελαττώνεται σημαντικά σε βάρος των μικρών τιμών τάσεων. Το πρόβλημα αυτό αντιμετωπίζεται με την χρήση μη γραμμικής κβάντισης, όπου το κβάντο τάσης δεν είναι σταθερό αλλά η τιμή του εξαρτάται από την τιμή (σειρά) της ψηφιακής λέξης εισόδου. Με αυτό τον τρόπο επιτυγχάνεται σταθερός λόγος (S / N) για ευρεία δυναμική σήματος. Τέτοιες τεχνικές χρησιμοποιούνται στις τηλεπικοινωνίες. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 26

3.3 Σφάλματα στην λειτουργία των DACs 3.1.1 Γενικά περί σφαλμάτων στην λειτουργία των DACs Το λαμβανόμενο αποτέλεσμα στην έξοδο ενός DAC δεν είναι το θεωρητικά αναμενόμενο λόγω των σφαλμάτων που υπεισέρχονται στην λειτουργία του. Συγκρίνοντας το ιδανικό αποτέλεσμα με το λαμβανόμενο πραγματικό αποτέλεσμα σε ένα τυχαίο DAC, όπως αποδίδεται στο σχήμα 15, διαπιστώνεται ότι: - Οι ακραίες τιμές της κλίμακας διαφέρουν από τις θεωρητικά αναμενόμενες. - Οι ενδιάμεσες τιμές δεν είναι ευθυγραμμισμένες πάνω στην θεωρητική καμπύλη απόκρισης του DAC. Σχήμα 15: Ιδανική και μη ιδανική απόκριση του DAC Αυτές οι διαφορές οφείλονται σε ένα σύνολο από σφάλματα που υπεισέρχονται και είναι γνωστά ως: - Σφάλμα μετατόπισης - Σφάλμα κέρδους - Σφάλμα γραμμικότητας. Γενικά, αν λάβουμε υπόψη τις αποκλίσεις που εμφανίζονται κατά την λειτουργία, η εξίσωση μεταφοράς ενός DAC με οχτώ bits (εξίσωση 2) γράφεται: V out = [ (2 7 +w 7 ).A 7 + (2 6 +w 6 ).A 6 + (2 5 +w 5 ).A 5 + (2 4 +w 4 ).A 4 + (2 3 +w 3 ).A 3 + (2 2 +w 2 ).A 2 + ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 27

+(2 1 +w 1 ).A 1 + (2 0 +w 0 ).A 0 ]. (V k +ΔV k ) + V d όπου: V d : το σφάλμα μετατόπισης ΔV k : το σφάλμα κέρδους w i : το σφάλμα (βάρους) που εισάγει το i-οστό bit. Τα σφάλματα μετατόπισης και κέρδους είναι απόλυτα και οι τιμές τους δίνονται από τον κατασκευαστή. Τα σφάλματα βάρους w i δεν δίνονται από τον κατασκευαστή διότι εξαρτώνται από τον συνδυασμό (την τιμή) των υπολοίπων bits της ψηφιακής λέξης εισόδου. Αυτή η εξάρτηση του ενός bit από τα άλλα καλείται σφάλμα υπέρθεσης. Ο συνδυασμός των σφαλμάτων βάρους και του σφάλματος υπέρθεσης προκαλεί το σφάλμα γραμμικότητας του DAC. 3.3.2 Το σφάλμα μετατόπισης Το σφάλμα μετατόπισης είναι η διαφορά μεταξύ της τάσης που δίνει στην έξοδο το DAC, όταν όλα τα bits εισόδου είναι στην κατάσταση 0 και της θεωρητικά αναμενόμενης. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 28

Σχήμα 16: Το αποτέλεσμα του σφάλματος μετατόπισης Το σφάλμα αυτό προκαλεί μια κάθετη μετατόπιση της χαρακτηριστικής του μετατροπέα, όπως αποτυπώνεται στο σχήμα 16. Αυτή η μετατόπιση μπορεί να είναι θετική ή αρνητική και είναι ανεξάρτητη της τιμής της ψηφιακής λέξης εισόδου. Εκφράζεται συνήθως σε ποσοστό της τάσης αναφοράς του DAC. 3.3.3. Το σφάλμα κέρδους Το σφάλμα κέρδους εξαρτάται από την τιμή της ψηφιακής λέξης εισόδου και εκδηλώνεται ως περιστροφή της χαρακτηριστικής απόκρισης του DAC ως προς το σημείο μηδέν (σχήμα 17). Σχήμα 17: Το αποτέλεσμα του σφάλματος κέρδους Το μεγαλύτερο σφάλμα αντιστοιχεί στην μέγιστη τιμή της εισόδου. Στα κυκλώματα, όπου χρησιμοποιούνται DACs για δεδομένη θερμοκρασία λειτουργίας, προβλέπεται αντιστάθμιση των σφαλμάτων μετατόπισης και κέρδους. Όμως με αλλαγή της θερμοκρασίας τα σφάλματα αυτά επανεμφανίζονται. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 29

3.3.4 Το σφάλμα γραμμικότητας Το σφάλμα γραμμικότητας ορίζεται ως η διαφορά της τάσης (ΔV) στην έξοδο του DAC για δεδομένο συνδυασμό εισόδου και της τάσης που προσδιορίζεται στην ευθεία της απόκρισης που ενώνει τα σημεία που αντιστοιχούν στην ελάχιστη και την μέγιστη τάση εξόδου του DAC (για τον ίδιο συνδυασμό εισόδου), όπως σημειώνεται στο σχήμα 18. Σχήμα 18: Το αθροιστικό αποτέλεσμα του σφάλματος γραμμικότητας Συχνά επίσης ως γραμμικότητα του DAC ορίζεται η διαφορά της τάσης εξόδου από την θεωρητικά αναμενόμενη στην ιδανική καμπύλη απόκρισης. Το σφάλμα υπέρθεσης, που ορίστηκε προηγούμενα, μπορεί να εκτιμηθεί με την εξής διαδικασία ελέγχου ενός DAC. Θέτοντας διαδοχικά στην είσοδο του μετατροπέα ψηφιακές λέξεις, όπου μόνο ένα δυαδικό στοιχείο είναι στην κατάσταση 1 (όλα τα άλλα μηδέν) και μετρώντας κάθε φορά την τάση εξόδου, αν το αθροιστικό αποτέλεσμα αυτών των τάσεων δεν διαφέρει από την τάση που εμφανίζεται στην έξοδο όταν όλα τα δυαδικά στοιχεία είναι 1, προφανώς δεν υπάρχει σφάλμα υπέρθεσης. Στην αντίθετη περίπτωση υπάρχει σφάλμα υπέρθεσης των bits. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 30

3.4 Μονοτονία του DAC Όλα τα προηγούμενα σφάλματα επηρεάζουν την λειτουργία των DAC. Ιδιαίτερα το σφάλμα γραμμικότητας επηρεάζει την μονοτονία του μετατροπέα. Σε ιδανική λειτουργία οι στάθμες της τάσης εξόδου είναι απόλυτα προσδιορισμένες και ή απόκριση είναι αύξουσα με ελάχιστη διαφοροποίηση της τάσης κατά ένα κβάντο τάσης (q), όταν η είσοδος διαφοροποιείται κατά ένα bit (σχήμα 19α). Λόγω των εισαγομένων σφαλμάτων, που εμφανίζονται με θετικές ή αρνητικές τιμές, η διαφοροποίηση της τάσης εξόδου για διαδοχικές τιμές στην είσοδο μπορεί να μην είναι q. Σε αυτή την περίπτωση μιλάμε για διαφορικό γραμμικό σφάλμα του DAC, που δημιουργεί ασάφεια στις στάθμες της τάσης εξόδου. Αν οι προκαλούμενη ασάφεια δεν ξεπεράσει τις τιμές ±q/2 το DAC δεν χάνει την μονοτονία του και οριακά διατηρεί την γραμμική του συμπεριφορά όπως φαίνεται στο σχήμα 19β. Σχήμα 19: Μονότονη (α) οριακά μονότονη (β) και μη μονότονη (γ) συμπεριφορά του DAC ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 31

Στην περίπτωση που το ολικό σφάλμα στην τάση εξόδου ξεπερνάει τις παραπάνω τιμές το DAC είναι δυνατόν να χάσει την μονοτονία του και την γραμμική του συμπεριφορά (σχήμα 19γ). Στο σχήμα απεικονίστηκαν οι περιπτώσεις όπου το k-1 bit παρουσίασε θετική ασάφεια στάθμης και το bit k αρνητική ασάφεια. Αξίζει να τονιστεί ότι οι μεταβολές της θερμοκρασίας επηρεάζουν σημαντικά και σε ευρεία όρια τα σφάλματα που είδαμε και προφανώς τις επιδόσεις του DAC. Η επίδραση της θερμοκρασίας πρέπει να ληφθεί υπόψη κατά την σχεδίαση συγκεκριμένου κυκλώματος. Τέλος πρέπει να σημειώσουμε ότι το ολικό σφάλμα στην τιμή της τάσης εξόδου (που εκφράζεται συνήθως σε σχέση με την τάση κβάντου q) σημαίνει λειτουργικά ότι ένας αριθμός από δυαδικά στοιχεία (αρχίζοντας από το LSB) ουσιαστικά αδρανοποιείται και η διακριτική ικανότητα του DAC αλλοιώνεται. 3.5 Χρόνος απόκρισης του DAC ή χρόνος μετατροπής Ως χρόνος μετατροπής μιας ψηφιακής πληροφορίας σε αναλογική ορίζεται ως απαραίτητος χρόνος από την στιγμή που στην είσοδο του DAC εφαρμόζεται το ψηφιακό δεδομένο έως την στιγμή που στην έξοδο έχουμε σταθεροποιημένο το αποτέλεσμα της μετατροπής. Είναι προφανές ότι η χειρότερη των περιπτώσεων είναι αυτή που στην είσοδο του DAC η ψηφιακή λέξη περνά από την τιμή 00 00 στην τιμή 11 11, δηλαδή όλα τα δυαδικά στοιχεία αλλάζουν κατάσταση. Αυτή η παρατήρηση, σε συνδυασμό και με την ύπαρξη των σφαλμάτων, οδηγεί σε αυστηρότερο ορισμό του χρόνου μετατροπής. Πρόκειται για τον χρόνο που απαιτείται ώστε η τάση εξόδου του DAC να σαρώσει όλη την δυναμική των τιμών και το αποτέλεσμα να δοθεί με ακρίβεια (1/2).q. Αυτός ο χρόνος μετατροπής και η απόκριση του DAC σε βίαιη μεταβολή απεικονίζεται στην γραφική παράσταση του σχήματος 20. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 32

Σχήμα 20: Χρόνος απόκρισης του DAC Η παλινδρόμηση των τιμών της τάσης εξόδου, που εμφανίζεται σαν παρασιτική τάση ταλάντωσης με την έναρξη του φαινομένου, οφείλεται στην μη σύγχρονη αλλαγή και δράση όλων των bits (που ελέγχουν ηλεκτρονικούς διακόπτες στο κύκλωμα του DAC). Το φαινόμενο αυτό είναι γνωστό στην βιβλιογραφία και τους τεχνικούς με τον όρο glitch. Ως παράδειγμα αναφέρουμε την περίπτωση μετατροπέα με 8 bits, όπου υπάρχει αλλαγή του κώδικα εισόδου από την τιμή 00010111 στην τιμή 00100000. Αν λόγω έλλειψης απόλυτου συγχρονισμού στις εναλλαγές των διακοπτών το έκτο bit δράσει πιο γρήγορα από ότι τα υπόλοιπα, τότε το DAC, πριν φθάσει στην τελική τιμή, διέρχεται από την ενδιάμεση κατάσταση 00110111 που δικαιολογεί μεταβατικά την εμφάνιση μεγαλύτερης τάσης στην έξοδο. Ο χρόνος μετατροπής, που δίνεται ως παράμετρος από τους κατασκευαστές, πρέπει να λαμβάνεται υπόψη κατά την σχεδίαση. Το αποτέλεσμα εξόδου θεωρείται αποδεκτό μετά το πέρας του χρόνου αυτού. Έμμεσα ο χρόνος μετατροπής καθορίζει την μέγιστη ανεκτή συχνότητα μετατροπών ανά sec, δηλαδή την μέγιστη συχνότητα αξιοποίησης ενός DAC σε δεδομένη εφαρμογή. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 33

4. Συμπέρασμα Παρουσιάστηκαν τα βασικά δομικά στοιχεία ενός μετατροπέα ψηφιακών δεδομένων σε αναλογικό σήμα και οι διάφοροι τύποι των DACs που σήμερα συναντούμε σε ποικιλία κατασκευών με διακριτά στοιχεία ή υπό μορφή ολοκληρωμένων κυκλωμάτων από πολλούς κατασκευαστές. Επίσης σχολιάζοντας τα χαρακτηριστικά των DACs ο αναγνώστης διευκολύνθηκε να καταλάβει και να εκτιμήσει τις επιδόσεις ή τις αδυναμίες συγκεκριμένων κυκλωμάτων και να οδηγηθεί στις σωστές επιλογές για την εφαρμογή του. Στα περισσότερα παραδείγματα χρησιμοποιήθηκαν ως βάση DACs με πληροφορία εισόδου οχτώ δυαδικών στοιχείων. Σήμερα οι διάφοροι κατασκευαστές προτείνουν μετατροπείς με πολύ περισσότερα δυαδικά ψηφία (π.χ. 24), άρα με πολύ καλύτερη διακριτική ικανότητα, που μπορούν να ανταποκριθούν ικανοποιητικά σε όλο και υψηλότερες συχνότητες, προσαρμοσμένα σε ειδικές εφαρμογές. Σε επόμενο άρθρο θα επανέλθουμε με ολοκληρωμένες εφαρμογές των μετατροπέων ADCs και DACs. ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 34

ΠΑΡΑΔΟΤΕΟ: Π3.2.2.1c 09/2013 35